KR20170033966A - 표시장치와 그 접촉 저항 측정 방법 - Google Patents

표시장치와 그 접촉 저항 측정 방법 Download PDF

Info

Publication number
KR20170033966A
KR20170033966A KR1020150131843A KR20150131843A KR20170033966A KR 20170033966 A KR20170033966 A KR 20170033966A KR 1020150131843 A KR1020150131843 A KR 1020150131843A KR 20150131843 A KR20150131843 A KR 20150131843A KR 20170033966 A KR20170033966 A KR 20170033966A
Authority
KR
South Korea
Prior art keywords
bonding
voltage
resistance
circuit
display panel
Prior art date
Application number
KR1020150131843A
Other languages
English (en)
Other versions
KR102340938B1 (ko
Inventor
강정호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020150131843A priority Critical patent/KR102340938B1/ko
Priority to US15/265,641 priority patent/US10204023B2/en
Priority to CN201610826814.XA priority patent/CN106842656B/zh
Publication of KR20170033966A publication Critical patent/KR20170033966A/ko
Application granted granted Critical
Publication of KR102340938B1 publication Critical patent/KR102340938B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/20—Measuring earth resistance; Measuring contact resistance, e.g. of earth connections, e.g. plates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Human Computer Interaction (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 표시장치와 그 접촉 저항 측정 방법에 관한 것으로, 구동 회로 또는 연성 회로 기판 상에 배치된 다수의 더미 범프들을 상기 표시패널 상에 배치된 쇼팅 패드로 연결하고, 더미 범프들과 쇼팅 패드들 사이의 본딩 저항을 통해 입력되는 비교기의 입력 전압과 가변 기준 전압을 비교하여 본딩 저항을 측정한다.

Description

표시장치와 그 접촉 저항 측정 방법{DISPLAY DEVICE AND METHOD OF MEASURING CONTACT RESISTANCE THEREOF}
본 발명은 표시장치와 그 접촉 저항 측정 방법에 관한 것이다.
액정표시장치(Liquid Crystal Display Device: LCD), 유기 발광 다이오드 표시장치(Organic Light Emitting Diode Display : OLED Display), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP), 전기 영동 표시장치(Electrophoretic Display Device: EPD) 등 각종 평판 표시장치가 개발되고 있다.
액정표시장치는 액정 분자에 인가되는 전계를 데이터 전압에 따라 제어하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치에는 픽셀 마다 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)가 형성되어 있다.
액정표시장치의 제조 공정은 기판 세정, 기판 패터닝 공정, 배향막 형성/러빙 공정, 기판 합착 및 액정 적하 공정, 구동회로 실장 공정, 검사 공정, 리페어 공정, 액정모듈의 조립공정 등을 포함한다.
기판세정 공정은 표시패널의 상부 유리기판과 하부 유리기판 표면에 오염된 이물질을 세정액으로 제거한다. 기판 패터닝 공정은 하부 유리기판에 데이터 라인 및 게이트 라인을 포함한 신호배선, TFT, 픽셀 전극, 공통 전극 등을 형성한다. 그리고 기판 패터닝 공정은 상부 유리기판 상에 블랙 매트릭스, 컬러 필터 등을 형성한다. 배향막 형성/러빙 공정은 유리기판들 상에 배향막을 도포하고 그 배향막을 러빙포로 러빙하거나 광배향 처리한다. 이러한 일련의 공정을 거쳐 하부 유리기판에는 비디오 데이터전압이 공급되는 데이터 라인들, 그 데이터 라인들과 교차되고 스캔신호 즉, 게이트펄스가 순차적으로 공급되는 게이트 라인들, 데이터 라인들과 게이트 라인들의 교차부에 형성된 TFT들, TFT들에 연결된 픽셀 전극들 및 스토리지 커패시터(Storage Capacitor) 등을 포함한 TFT 어레이가 형성된다. 공통전극은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직 전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평 전계 구동방식에서 픽셀 전극과 함께 하부 유리기판 상에 형성된다. 상부 유리기판과 하부 유리기판 각각에는 편광판이 접착된다.
기판 합착 및 액정 적하 공정은 표시패널의 상부 및 하부 유리기판 중 어느 하나에 실런트를 드로잉(drawing)하여 액정을 적하(Dropping)한 다음, 상부 유리 기판과 하부 유리기판을 실런트로 접합한다. 액정층은 실런트에 의해 정의된 액정 영역으로 정의된다.
구동회로 실장공정은 COG(Chip On Glass) 본딩(bonding) 공정이나 TAB(Tape Automated Bonding) 본딩 공정을 이용하여 구동회로가 집적된 드라이브 집적회로(Integrated Circuit, 이하 “IC”라 함)를 이방성 도전 필름(Anisotropic conductive film, 이하 “ACF”라 함)으로 표시패널의 데이터 패드들(data pad)에 접착한다. 게이트 구동회로는 GIP(Gate In Panel) 공정으로 하부 유리 기판 상에 직접 형성되거나, 구동 회로 실장 공정에서 TAB(Tape Automated Bonding) 공정에서 ACF로 표시패널의 게이트 패드들(gate pad)에 접착될 수 있다. 구동회로 실장 공정은 IC들과 PCB(printed circuit board)를 FPC(Flexible Printed Circuit board), FFC(Flexible Flat Cable) 등의 연성 회로 기판으로 연결한다.
검사 공정은 구동회로에 대한 검사, TFT 어레이 기판에 형성된 데이터 라인과 게이트 라인 등의 배선 검사, 픽셀 전극이 형성된 후에 실시되는 검사, 기판 합착 및 액정 적하 공정 후에 실시되는 전기적 검사, 점등 검사 등을 포함한다. 검사 공정은 COG 본딩 공정에서 드라이브 IC와 표시패널의 기판 간의 접촉 저항 검사 공정(이하, “본딩 저항 검사 방법”이라 함)을 포함할 수 있다. 리페어 공정은 검사 공정에 의해 발견된 불량을 수선한다.
전술한 일련의 공정을 거쳐 표시패널이 완성되면, 액정모듈의 조립공정이 수행된다. 액정모듈의 조립 공정은 표시패널의 아래에 백라이트 유닛을 정렬하고, 가이드/케이스 부재 등의 기구를 이용하여 표시패널과 백라이트 유닛을 조립한다.
COG 본딩 공정은 도 1과 같이 기판(SUBS) 상에 ACF를 정렬하고 그 위에 드라이브 IC(DIC)를 정렬한다. 드라이브 IC(DIC)의 범프(BUMP)는 ACF를 사이에 두고 기판(SUBS) 상에 형성된 패드(PAD)와 대향한다. 이어서, 기판(SUBS)이 가열되고 드라이브 IC(DIC)가 가압 및 가열(Heating & Pressing)되어 드라이브 IC(DIC)의 범프들(BUMP)이 기판(SUBS) 상의 패드들(PAD)에 접착된다. 이 때 ACF의 도전볼(conductive Particle)(CP)이 드라이브 IC(DIC)의 범프(BUMP)와 기판(SUBS)의 패드(PAD)를 전기적으로 연결한다. 패드(PAD)는 기판(SUBS) 상에 형성된 신호 배선들에 연결된다. 드라이브 IC(DIC)는 범프(BUMP)를 통해 출력 신호를 출력하고, 그 출력 신호는 패드(PAD)를 통해 기판(SUBS)의 신호 배선에 공급된다.
COG 본딩 공정에서 접합된 드라이브 IC(DIC)의 범프와 기판의 패드 간의 접촉 저항은 “본딩 저항(Bonding resistance)”으로도 알려져 있다. 본딩 저항 검사 방법은 COG 본딩 공정에서 필수적으로 실시되고 있다. 접촉 저항이 높으면 COG 본딩 공정 불량이기 때문에 드라이브 IC(DIC)를 뜯어 내고 다시 접착하여야 한다. 본딩 저항 검사 방법을 실시하기 위하여 위하여, 기판(SUBS) 상에 패드(PAD)와 연결되는 저항 측정용 더미 패드를 별도로 마련한다. 본딩 저항 검사 방법은 검사자가 저항 측정용 더미 패드에 직접 저항 측정기의 단자를 연결하여 측정하는 비자동(manual) 측정 방법으로 실시된다.
종래의 본딩 저항 검사 방법의 문제점은 다음과 같다.
첫째, 본딩 저항을 수동으로 측정하기 위하여 표기패널의 기판 상에 형성된 더미 패드가 노출되어 그 더미 패드를 통해 정전기가 유입될 수 있다. 정전기는 오토 프로브(Auto probe) 검사를 위한 배선이나 트랜지스터에 유입되어 그 소자들의 손상(damage)를 초래한다.
둘째, 배향막의 러빙 공정에서 더미 패드를 통해 정전기가 대전되고 후속 공정 진행시에 대전된 정전기가 이웃한 신호 배선이나 트랜지스터로 방전되어 그 소자들의 손상을 초래한다.
셋째, 스마트 워치(smart watch)와 같은 웨어러블 기기(Wearable) 또는 자동차 계기판은 베젤(Bezel)이 좁기 때문에 저항 측정용 더미 패드를 배치할 공간이 부족하다. 이러한 표시패널은 다양한 형태의 곡면 설계가 적용되고 있다.
본 발명은 표시패널에 별도의 더미 패드를 배치할 필요 없이 본딩 저항을 자동으로 측정할 수 있는 표시장치와 그 구동 회로의 접촉 저항 측정 방법을 제공한다.
본 발명의 표시장치는 구동 회로 또는 연성 회로 기판 상에 배치된 다수의 더미 범프들, 상기 표시패널 상에 배치되어 상기 더미 패드들을 연결하는 소팅 패드들, 상기 더미 범프들과 상기 쇼팅 패드들 사이의 본딩 저항을 통해 입력되는 입력 전압과 가변 기준 전압을 비교하여 상기 본딩 저항을 측정하는 비교회로를 포함한다.
상기 표시장치의 접촉 저항 측정 방법은 상기 구동 회로 또는 연성 회로 기판 상에 배치된 다수의 더미 범프들을 상기 표시패널 상에 배치된 쇼팅 패드로 연결하는 단계, 및 상기 더미 범프들과 상기 쇼팅 패드들 사이의 본딩 저항을 통해 입력되는 비교기의 입력 전압과 가변 기준 전압을 비교하여 상기 본딩 저항을 측정하는 단계를 포함한다.
본 발명은 표시패널의 기판 상에 별도의 더미 패드를 배치할 필요 없이 구동 회로 또는 연성 회로 기판과, 표시패널 사이의 본딩 저항을 자동으로 측정할 수 있다.
나아가, 본 발명은 본딩 저항을 단순히 양품 수준과 불량 수준 중 어느 하나로 판단하는 것이 아니라, 도 4와 같은 회로를 이용하여 미리 설정된 저항 범위로 구분하여 저항값을 측정할 수 있다.
더 나아가, 본 발명은 드라이브 IC의 내부 회로를 이용하여 구현할 수 있기 때문에 추가 회로 부담이나 칩 사이즈 증가 없이 구현할 수 있고, 표시패널의 기판 상에 별도의 더미 패드를 마련하지 않기 때문에 그 더미 패널을 통해 표시패널로 유입되는 정전기 문제를 방지할 수 있을 뿐만 아니라, 베젤이 좁은 표시패널에서 본딩 저항을 자동으로 측정할 수 있으므로 다양한 형태의 표시패널 구조에 적용될 수 있다.
도 1은 COG 본딩 공정을 개략적으로 보여 주는 도면이다.
도 2 및 도 3은 본 발명의 접촉 저항 측정을 위한 회로 구성을 보여 주는 도면들이다.
도 4는 본 발명의 실시예에 따른 저항 측정 회로를 보여 주는 회로도이다.
도 5는 본딩 저항 측정 모드와 측정 범위를 제어하기 위한 콘트롤 데이터의 일 예를 보여 주는 도면이다.
도 6은 측정된 본딩 저항 레포트 방법의 일 예를 보여 주는 도면이다.
도 7a 및 도 7b는 EPI 인터페이스가 적용된 표시장치를 보여 주는 도면들이다.
도 8은 타이밍 콘트롤러(TCON)와 소스 드라이브 IC들(SIC#1~SIC#4) 사이의 EPI 데이터 전송을 위한 EPI 프로토콜을 보여 주는 파형도이다.
도 9는 클럭 트레이닝 패턴 신호, 콘트롤 데이터, 및 픽셀 데이터의 비트 스트림(bit stream)을 보여 주는 도면이다.
도 10은 본 발명의 실시예에 따른 표시장치의 접촉 저항 측정 방법을 보여 주는 순서도이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
본 발명의 표시장치는 액정표시장치(Liquid Crystal Display, LCD), 전계방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel, PDP), 유기발광 다이오드 표시장치(Organic Light Emitting Display, OLED 표시장치), 전기영동 표시장치(Electrophoresis Display, EPD) 등의 평판 표시장치로 구현될 수 있다. 이하의 실시예에서, 평판 표시소자의 일 예로서 액정표시장치를 중심으로 설명하지만, 이에 한정되지 않는다. 예컨대, 본 발명은 오토 프로브 검사가 필요한 어떠한 표시장치에도 적용 가능하다.
도 2 및 도 3을 참조하면, 드라이브 IC(DIC)의 양 끝단 각각에 본딩 저항 측정용 제1 및 제2 더미 범프(이하, “더미 범프”라 함)(D1, D2)가 배치된다. 표시패널의 기판(SUBS)에는 ACF를 통해 더미 범프들(D1, D2)과 전기적으로 연결되는 쇼팅 패드들(SP)을 포함한다. 하나의 쇼팅 패드(SP)는 제1 및 제2 더미 범프들(D1, D2)을 단락(short)시켜 더미 범프들(D1, D2)을 연결하는 전류 패스(current path)를 형성한다.
드라이브 IC(DIC)에서 좌측 더미 범프들(D1, D2)과 우측 더미 범프들(D1, D2) 사이에 신호 범프들(BUMP)이 배치된다. 드라이브 IC의 출력 신호 예를 들어, 데이터 신호, 스캔 신호, 구동 전압, 타이밍 제어 신호 등은 신호 범프들(BUMP)을 통해 출력된다. 신호 범프들(BUMP)은 ACF를 통해 기판(SUBS) 상의 신호 패드(PAD)와 전기적으로 연결되어 드라이브 IC(DIC)의 출력 신호를 표시패널의 신호 배선에 공급한다. 신호 배선은 표시패널의 데이터 라인 및/또는 게이트 라인일 수 있다.
더미 범프들(D1, D2)은 COG 본딩 공정에서 기판(SUBS) 상의 쇼팅 패드(SP)를 통해 연결되어 본딩 저항(Rbonding)을 측정하기 위한 범프들이다. 본딩 저항(Rbonding)은 도 2 및 도 3과 같이 제1 더미 범프(D1)와 쇼팅 패드(SP) 사이의 저항(R)과 제2 더미 범프(D2)와 쇼팅 패드(SP) 사이의 저항(R)을 합한 직렬 합성 저항 Rbonding = R + R이다. COG용 드라이브 IC(DIC)의 칩 패키지에는 다수의 더미 범프들이 배치되어 있으므로 이러한 칩 패키지에는 별도의 더미 범프를 형성할 필요가 없다. 본 발명은 더미 범프들이 없는 칩 패키지의 경우에 그 칩 패키지에 별도의 더미 범프들을 형성하여야 한다.
일반적으로, 드라이브 IC(DIC)와 기판(SUBS) 간의 본딩 상태는 COG 본딩 공정에 의해 드라이브 IC(DIC)의 칩 중앙 부분이 가장 좋고 양끝단으로 갈수록 좋지 않다. 따라서, 드라이브 IC(DIC)의 양 끝단에서 본딩 저항(Rbonding)이 가장 크기 때문에 이 본딩 저항이 양품 수준으로 측정된다면 COG 본딩 공정이 잘 된 것으로 판단될 수 있다.
본 발명은 표시패널의 기판 상에 저항 측정용 더미 패드를 형성하지 않고 본딩 저항을 자동으로 측정한다. 특히, 본 발명은 본딩 저항을 단순히 양품 수준과 불량 수준 중 어느 하나로 판단하는 것이 아니라, 도 4와 같은 회로를 이용하여 미리 설정된 저항 범위로 구분하여 저항값을 측정한다. 도 4에 도시된 회로는 드라이브 IC(DIC)에 내장될 수 있다. 도 4에 도시된 저항 측정 회로는 더미 범프들(D1, D2)과 쇼팅 패드(SP) 사이의 본딩 저항(Rbonding)을 통해 입력되는 입력 전압(Vin)과 가변 기준 전압(Vref)을 비교하여 본딩 저항(Rbonding)을 자동으로 측정한다. 이 회로는 다수의 저항들과 다수의 스위치들을 이용하여 분압 회로의 저항값을 변경하여 가변 기준 전압을 변경한다.
도 4를 참조하면, 본 발명의 저항 측정 회로는 비교기(COMP), 비교기(COMP)의 기준 전압(Vref)을 조정하기 위한 다수의 스위치들(SW1~SW4)을 포함한다. 비교기(COMP)의 비반전 단자(+)에 다수의 저항들(R1, Rs1~Rs5, Rc2~Rc5)이 연결된다. 비교기(COMP), 인버터(INV1, INV2), 점선 박스 안의 저항들(R1, Rs1~Rs5, Rc2~Rc5), 및 스위치들(SW1~SW4)은 드라이브 IC(DIC) 내에 집적될 수 있다.
비교기(COMP)는 기준 전압(Vref)이 입력되는 반전 입력 단자(-), 입력 전압(Vin)이 입력되는 비반전 입력 단자(+), 출력 전압(Vout)이 출력되는 출력 단자를 포함한다. 비교기(COMP)의 출력 단자에는 두 개의 인버터들(INV1, INV2)이 직렬 연결될 수 있다.
본딩 저항(Rbonding)은 제1 저항(Rs1)과 연결된다. 제1 더미 범프(D1)는 제1 저항(Rs1)에 연결되고, 제2 더미 범프(D2)는 그라운드(GND)에 연결된다. 비교기(COMP)의 입력 전압(Vin)은 제1 저항(Rs1)과 본딩 저항(Rbonding)으로 구성되는 분압 회로의 저항값에 따라 결정된다. Vin은 VCC 노드와 GND 사이에 직렬 연결된 제1 저항(Rs1)과 본딩 저항(Rbonding) 사이의 노드 전압이다.
본 발명은 기준 전압(Vref)과 입력 전압(Vin)을 비교하고 기준 전압(Vref)을 분압 회로의 저항값을 조절하여 본딩 저항(Rbonding)의 저항값을 측정한다.
비교기(COMP)의 동작은 아래와 같이 Vin이 Vref 보다 클 때 그라운드(GND) 전위 보다 높은 전원 전압(VCC)을 출력하는 반면, Vin이 Vref 보다 클 때 그라운드를 출력한다. 따라서, 비교기(COMP)의 출력 전압(Vout)은 Vin과 Vref의 비교 결과에 따라 VCC (또는 high level)또는 GND (또는 low level)로 결정된다.
If Vin > Vref, Vout=VCC, If Vin < Vref, Vout=GND
VCC 노드에 연결된 저항들(Rs1~Rs4)의 저항값은 동일하게 설정된다. 예를 들어, Rs1 = Rs2 = Rs3 = Rs3 = Rs4 = 10Ω
Vin은 Rs1과 Rbonding으로 이루어진 분압 회로에서 측정하고자 하는 Rbonding에 따라 달라진다. Vin은 아래와 같이 Rbonding에 비례하여 높아진다. Vin= Rbonding /(Rs1+ Rbonding)*VCC
If Rbonding = 50Ω, VCC=1.8V, Vin = 50/(10+50)*1.8V=1.5V
Rbonding을 모르는 상태이므로 스위치들(SW1~SW4)을 순차적으로 Mode 변경하여 Vin과 비교되는 Vref를 변경하면서 Rbonding의 저항 값을 추정한다.
스위치들(SW1~SW4) 각각은 분압 회로에서 두 개의 저항 사이의 노드와 비교기(COMP)의 반전 입력 단자(-) 사이에 연결되어 분압 회로의 저항에 따라 가변되는 기준 전압(Vref)을 비교기(COMP)에 공급한다.
제1 스위치(SW1)가 턴온(turn-on)되면, Vref는 Rs2와 Rc2로 이루어진 분압 회로의 저항값으로 결정된다. 이 때, Vref는 VCC 노드와 GND 사이에 직렬 연결된 Rs2 = 10Ω 와 Rc2 = 10Ω의 노드 전압이다.
SW1 On일 경우, Vref = 10/(10+10)*1.8V = 0.9V Vin(1.5V) > Vref(0.9V) 이 때,Vout = VCC (또는 high)
제2 스위치(SW2)가 턴온되면, Vref는 Rs3와 Rc3로 이루어진 분압 회로의 저항값으로 결정된다. 이 때, Vref는 VCC 노드와 GND 사이에 직렬 연결된 Rs3 = 10Ω 와 Rc3 = 100Ω의 노드 전압이다.
SW2 On 경우 : Vref=100/(10+100)*1.8V=1.64V Vin(1.5V) < Vref(1.64V) 이 때, Vout = GND (또는 low)
위와 같은 경우에, SW1이 턴-온될 때 Vout은 VCC이고 SW2가 턴-온될 때 Vout이 GND 이므로 Rbonding이 10Ω 보다 크고 100Ω 이하라는 것을 알 수 있다. 따라서, 본 발명의 저항 측정 회로는 Rbonding의 저항값이 측정되었기 때문에 SW3와 SW4를 추가로 턴-온시킬 필요 없이 그 저항값을 검사자가 알 수 있도록 출력한다. 출력 방법은 모니터 상에 저항값을 숫자와 기호로 표시할 수 있고, 도 6과 같이 직관적으로 알 수 있는 그래픽 이미지로 표시할 수 있다.
한편, SW1 및 SW2를 턴-온시켰을 때 Rbonding의 저항값을 알 수 없다면, 그 저항값을 알 수 있을 때까지 SW3과 SW4를 순차적으로 턴-온시킨다. SW3가 턴온되면, Vref는 Rs4와 Rc4로 이루어진 분압 회로의 저항값으로 결정된다. 이 때, Vref는 VCC 노드와 GND 사이에 직렬 연결된 Rs4 = 10Ω 와 Rc4 = 1KΩ의 노드 전압이다. SW4가 턴온되면, Vref는 Rs5와 Rc5로 이루어진 분압 회로의 저항값으로 결정된다. 이 때, Vref는 VCC 노드와 GND 사이에 직렬 연결된 Rs5 = 10Ω 와 Rc5 = 10KΩ의 노드 전압이다.
비교기(COMP)의 출력 전압(Vout)은 드라이브 IC(DIC)의 양 끝단에 비교기(COMP)가 배치되면 Vout이 IC 칩 중앙부에 위치하는 칩 코아(Chip Core)로 전송될 때 신호 감쇠가 될 수 있다. 인버터들(INV1, INV2)은 Vout의 신호 감쇠를 방지하여 측정값을 칩 코아까지 전송할 수 있게 한다. 인버터들(INV1, INV2)은 반드시 2 개가 연결될 필요는 없으며 하나 이상 연결될 수 있다. Vout의 감쇠가 작으면 인버터들(INV1, INV2)은 생략될 수도 있다.
전술한 드라이브 IC(DIC)는 표시장치의 구동 회로 중 적어도 일부를 포함하고 있다. 예컨대, 드라이브 IC(DIC)는 데이터 구동 회로, 게이트(또는 스캔) 구동 회로, 타이밍 콘트롤러, 터치 센서 구동 회로 중 하나 또는 둘 이상을 포함할 수 있다.
본 발명의 저항 측정 회로는 본딩 저항 측정 모드와 측정 범위를 드라이브 IC(DIC)로 전송되는 콘트롤 데이터를 이용하여 제어할 수 있다.
도 5는 본딩 저항 측정 모드와 측정 범위를 제어하기 위한 콘트롤 데이터의 일 예를 보여 준다.
도 5를 참조하면, 콘트롤 데이터는 2 개 이상의 bit로 구성될 수 있다. 도 5의 예는 2 개의 bit(C1, C2)를 예시하였다. 측정값 범위를 세분화하면 비트 수가 더 많아질 수 있다. C1과 C2의 로직 값에 따라 턴-온되는 스위치들(SW1~SW2)이 선택될 수 있다. 도 5에는 L은 Low logic level (또는 0(zero))의 이니셜이고, H는 High logic level(또는 1)의 이니셜이다. L = 0, H = 1로 표기될 수도 있다.
콘트롤 데이터의 스타트 패킷은 본딩 저항 측정 모드 진입을 지시하는 2 bit의 코드(TEST_B1/B2)가 할당될 수 있다. 이 코드(TEST_B1/B2)가 특정 시간 동안 특정 논리 예를 들면 “HH” 이면, 드라이버 IC(DIC)는 저항 측정 모드로 진입한다. 콘트롤 데이터에 이어서 발생되는 데이터 스타트 패킷에서 미리 설정된 코드(C1, C2)의 설정값에 따라 저항 측정 범위가 선정될 수 있다. 예를 들면, 도 5와 같이 C1,C2 = LL (10Ω), LH(100Ω), HL(1㏀), HH(10 ㏀) 일 수 있으나, 이에 한정되지 않는다.
도 6은 측정된 본딩 저항 레포트 방법의 일 예를 보여 주는 도면이다. 본딩 저항값 레포트 방법은 도 6에 한정되지 않는다는 것에 주의하여야 한다.
도 6을 참조하면, 측정된 저항 범위에 따라 검정색 블록과 백색 블록으로 그룹화하여 저항값을 컬러로 구분하여 표시할 수 있다. 이러한 레포트 방법은 검사자가 본딩 저항을 직관적으로 알 수 있게 한다. 드라이브 IC(DIC)의 출력 채널 개수가 1452 개일 때 좌우 각각에서 96 개씩 4 개의 그룹으로 나눌 수 있다. 본딩 저항 측정 모드 진입시에 최상단 이미지와 같이 모든 블록들이 검은색으로 표시된다. 측정된 Rbonding의 저항 값에 따라 저항 수준을 아래와 같이 백색 블록의 개수로 표시할 수 잇다.
10Ω 이상 : 제1 블록(1-Group, (1~96 Ch.))만 백색 표시
100Ω 이상 : 제1 및 제2 블록(1~2 Group(1~192Ch))만 백색 표시
1㏀ 이상 : 제1 내지 제3 블록(1~3 Group(1~288Ch))만 백색 표시
10 ㏀ 이상 : 제1 내지 제4 블록(1~4 Group(1~384 Ch.)) 모두 백색 표시
본딩 저항은 드라이브 IC(DIC)의 양 끝단에 배치된 더미 패드(D1, D2)를 통해 측정하고, 측정된 본딩 저항값은 가장 접촉 저항이 큰(Worst) 위치에서 측정한 값이므로 드라이브 IC(DIC)의 모든 채널들의 접촉 저항 대표값으로 볼 수 있다. 따라서, 본 발명은 측정된 본딩 저항 값을 모니터의 화면에 드라이브 IC에서 모든 채널들의 접촉 저항을 표시한다.
도 6과 같은 레포트 방법은 드라이브 IC(DIC)를 다수의 블록들로 가상 분할하여, 본딩 저항값을 컬러가 다른 블록 개수로 표현한다. 이러한 레포트 방법은 드라이브 IC의 내부 회로를 이용하여 구현할 수 있기 때문에 추가 회로 부담이나 칩 사이즈 증가 없이 구현할 수 있다. 본 발명은 본딩 저항 측정을 위하여 표시패널의 기판(SUBS) 상에 별도의 더미 패드를 마련하지 않기 때문에 그 더미 패널을 통해 표시패널로 유입되는 정전기 문제를 방지할 수 있다. 또한, 본 발명은 베젤이 좁은 표시패널에서 본딩 저항을 자동으로 측정할 수 있으므로 다양한 형태의 표시패널 구조에 적용될 수 있다.
FPC, TCP(Tape carrier package), COF(Chip on film) 등의 연성 회로 기판도 ACF를 통해 표시패널의 기판에 접착된다. 이러한 연성 회로 기판의 범프와 기판의 패드 간 접촉 저항을 전술한 도 4의 저항 측정 회로를 이용해서 측정할 수 있다. 이 경우에 저항 측정 회로는 연성 회로 기판이나 표시패널의 기판(SUBS) 상에 배치될 수 있다. 따라서, 본 발명의 접촉 저항 측정 방법은 표시패널에 접착되는 구동 회로 뿐만 아니라 다양한 구조의 연성 회로 기판이 표시패널에 접촉될 때 그 접촉 저항을 자동으로 측정하기 위하여 적용될 수 있다.
본원 출원인은 타이밍 콘트롤러(timing controller)와 소스 드라이브 IC들 사이의 배선 수를 최소화하고 신호전송을 안정화하기 위한 EPI(Embedded Panel Interface) 인터페이스를 대한민국 특허출원 10-2008-0127458(2008-12-15), 미국 출원 12/543,996(2009-08-19), 대한민국 특허출원 10-2008-0127456(2008-12-15), 미국 출원 12/461,652(2009-08-19), 대한민국 특허출원 10-2008-0132466(2008-12-23), 미국 출원 12/537,341(2009-08-07) 등에서 제안한 바 있다.
EPI 프로토콜에 의하면, 소스 드라이브 IC들은 내부 클럭의 위상과 주파수가 고정되면 출력 안정 상태를 지시하는 하이 레벨(High logic level)의 락 신호(Lock signal, LOCK)를 타이밍 콘트롤러에 피드백(Feedback) 입력한다. 락 신호(LOCK)는 타이밍 콘트롤러와 마지막 소스 드라이브 IC에 연결된 락 피드백 신호 배선을 통해 타이밍 콘트롤러에 피드백 입력된다.
타이밍 콘트롤러는 콘트롤 데이터와 입력 영상의 비디오 데이터를 전송하기 전에 클럭 트레이닝 패턴 신호를 소스 드라이브 IC들로 전송한다. 소스 드라이브 IC의 클럭 복원회로는 클럭 트레이닝 패턴 신호를 기준으로 내부 클럭을 출력하여 클럭을 복원하면서 클럭 트레이닝(Clock training) 동작을 수행하고 그 내부 클럭의 위상과 주파수가 안정되게 고정되면, 타이밍 콘트롤러와의 데이터 링크를 확립한다. 타이밍 콘트롤러는 마지막 소스 드라이브 IC로부터 수신된 락 신호에 응답하여 콘트롤 데이터와 비디오 데이터를 소스 드라이브 IC들로 전송하기 시작한다.
이러한 EPI 프로토콜은 다양한 모델들에 확대 적용되고 있다. 최근에는 타이밍 콘트롤러와 소스 드라이브 IC들을 멀티 드롭 방식으로 연결하고 EPI 프로토콜을 통해 데이터를 전송하는 방법으로 타이밍 콘트롤러와 소스 드라이브 IC들 사이의 배선 수를 더 줄이는 방법을 시도하고 있다. 타이밍 콘트롤러는 점 대 점 방식으로 연결하여 소스 드라이브 IC에 연결될 때 보다 더 많은 데이터양을 전송하여야 하므로 점 대 점 연결 방식에 비하여 EPI 프로토콜의 데이터 전송 주파수를 더 높인다.
도 7a 및 도 7b는 EPI 프로토콜이 적용된 표시장치를 보여 주는 도면들이다.
도 7a를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(PNL), 타이밍 콘트롤러(TCON), 하나 이상의 소스 드라이브 IC들(SIC#1~SIC#4), 및 게이트 드라이브 IC들(GIC)을 구비한다. 소스 드라이브 IC들(SIC#1~SIC#4)에는 데이터 전압을 출력하는 데이터 구동 회로가 집적된다. 게이트 드라이브 IC들(GIC)에는 게이트 펄스(또는 스캔 펄스)를 출력하는 게이트 구동 회로가 집적된다. 게이트 구동회로는 GIP 공정으로 TFT 어레이와 함께 표시패널의 기판 상에 직접 형성될 수 있다.
액정표시패널(PNL)의 기판들 사이에는 액정층이 형성된다. 액정표시패널(PNL)은 데이터라인들(DL)과 게이트라인들(GL)의 교차 구조에 의해 매트릭스 형태로 배치된 액정셀들을 포함한다.
액정표시패널(PNL)의 TFT 어레이 기판에는 데이터라인들(DL), 게이트라인들(GL), TFT들, 및 스토리지 커패시터들 등을 포함한 화소 어레이가 형성된다. 액정셀들은 TFT를 통해 데이터전압이 공급되는 화소전극과, 공통전압이 공급되는 공통전극 사이의 전계에 의해 구동된다. TFT의 게이트전극은 게이트라인(GL)에 접속되고, 그 드레인전극은 데이터라인(DL)에 접속된다. TFT의 소스전극은 액정셀의 화소전극에 접속된다. TFT는 게이트라인(GL)을 통해 공급되는 게이트펄스에 따라 턴-온되어 데이터라인(DL)으로부터의 데이터전압을 액정셀의 화소전극에 공급한다. 액정표시패널(PNL)의 컬러필터 기판에는 블랙매트릭스, 컬러필터 및 공통전극 등이 형성된다. 액정표시패널(PNL)의 TFT 어레이 기판과 컬러필터 어레이 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다. 액정표시패널(PNL)의 TFT 어레이 기판과 컬러필터 어레이 기판 사이에는 액정셀(Clc)의 셀갭(cell gap)을 유지하기 위한 스페이서가 형성될 수 있다.
액정표시패널(PNL)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식이나, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식으로 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.
이러한 액정표시패널(PNL)에는 터치 센서들을 포함한 터치 스크린이 배치될 수 있다. 이 경우에, 본 발명의 표시장치는 터치 센서들을 구동하는 터치 센서 구동 회로를 더 포함한다.
신호 배선쌍(2)은 타이밍 콘트롤러(TCON)와 소스 드라이브 IC(SIC#1~SIC#4) 사이에 1:1로 연결되어 EPIC 데이터의 차신호쌍(differential signal pair)을 소스 드라이브 IC(SIC#1~SIC#4)로 전송한다. 락 배선(102)은 마지막 소스 드라이브 IC(SIC#4)와 타이밍 콘트롤러(TCON) 사이에 연결되어 락 신호(LOCK)를 타이밍 콘트롤러(TCON)로 전송한다.
타이밍 콘트롤러(TCON)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 도시하지 않은 외부 호스트 시스템으로부터 수직/수평 동기신호(Vsync, Hsync), 외부 데이터 인에이블 신호(Data Enable, DE), 메인 클럭(CLK) 등의 외부 타이밍 신호를 입력받는다. 타이밍 콘트롤러(TCON)는 EPI 프로토콜에 따라 클럭 트레이닝 패턴 신호(CT), 콘트롤 데이터(CTR), 및 픽셀 데이터(RGB)를 저전압의 차신호쌍으로 변환하여 신호 배선쌍(101)을 통해 소스 드라이브 IC들(SIC#1~SIC#4)로 전송한다. 클럭 트레이닝 패턴 신호(CT), 콘트롤 데이터(CTR), 및 픽셀 데이터(RGB) 각각에는 EPI 클럭이 포함된다.
소스 드라이브 IC들(SIC#1~SIC#4) 각각의 클럭 복원회로는 수신된 EPI 클럭으로부터 복원한 내부 클럭의 위상과 주파수가 고정(Lock)될 때 락 상태를 지시하는 하이 레벨로 락 신호(LOCK)를 발생한다. 반면에, 소스 드라이브 IC들(SIC#1~SIC#4) 각각의 클럭 복원회로는 수신된 EPI 클럭으로부터 복원한 내부 클럭의 위상과 주파수가 고정되지 않고 불안정하면(Unlock) 언락 상태를 지시하는 로우 레벨로 락 신호(LOCK)를 발생한다. 락 신호는 다음 소스 드라이브 IC로 전송된다. 마지막 소스 드라이브 IC(SIC#4)는 락 배선(102)을 통해 락 신호(LOCK)를 타이밍 콘트롤러(TCON)로 전송한다. 제1 소스 드라이브 IC의 락 신호 입력 단자에는 전원 전압(VCC)이 입력된다.
타이밍 콘트롤러(TCON)는 락 신호(LOCK)가 로우 레벨일 때 클럭 트레이닝 패턴 신호(CT)를 소스 드라이브 IC들(SIC#1~SIC#4)에 전송하고 락 신호(LOCK)가 하이 레벨로 반전되면 콘트롤 데이터(CTR)와 입력 영상의 픽셀 데이터(RGB) 를 시작한다.
소스 드라이브 IC들(SIC#1~SIC#4) 각각의 클럭 복원회로에는 EPI 클럭이 입력된다. 클럭 복원 회로는 지연 락 루프(Delay Locked loop, 이하 "DLL"이라 함)를 이용하여 비디오 데이터의 RGB 비트수×2 개의 내부 클럭들을 발생한다. 또한, DLL은 락 신호(LOCK)를 발생한다. 클럭 복원 회로는 DLL 대신 위상 고정 루프(Phase locked loop, PLL)로 구현될 수 있다. 소스 드라이브 IC들(SIC#1~SIC#4)은 내부 클럭 타이밍에 맞추어 입력 영상의 비디오 데이터 비트들을 샘플링한 후에 샘플링된 픽셀 데이터를 병렬 데이터로 변환한다.
소스 드라이브 IC들(SIC#1~SIC#4)은 신호 배선쌍(101)을 통해 입력되는 콘트롤 데이터(CTR)를 코드 맵핑 방식으로 디코딩하여 소스 콘트롤 데이터와 게이트 콘트롤 데이터를 복원한다. 소스 드라이브 IC들(SIC#1~SIC#4)은 복원된 소스 콘트롤 데이터에 응답하여 입력 영상의 비디오 데이터를 정극성/부극성 아날로그 비디오 데이터전압으로 변환하여 액정표시패널(PNL)의 데이터라인들(DL)에 공급한다. 소스 드라이브 IC들(SIC#1~SIC#4)은 게이트 콘트롤 데이터를 게이트 드라이브 IC(GIC) 중 하나 이상에 전송할 수 있다.
게이트 드라이브 IC(GIC)는 타이밍 콘트롤러(TCON)로부터 직접 수신되거나, 소스 드라이브 IC들(SIC#1~SIC#4)을 통해 수신되는 게이트 콘트롤 데이터에 응답하여 정극성/부극성 아날로그 비디오 데이터전압에 동기되는 게이트 펄스를 게이트라인들(GL)에 순차적으로 공급한다.
타이밍 콘트롤러(TCON)는 도 7b와 같이 멀티 드롭 방식으로 하나의 신호 배선쌍(101)을 통해 N(N은 2 이상의 양의 정수) 개의 소스 드라이브 IC들에 연결되어 N 개의 소스 드라이브 IC에 EPI 데이터의 차신호쌍을 동시에 전송할 수 있다.
도 8은 타이밍 콘트롤러(TCON)와 소스 드라이브 IC들(SIC#1~SIC#4) 사이의 EPI 데이터 전송을 위한 EPI 프로토콜을 보여 주는 파형도이다. 도 9는 클럭 트레이닝 패턴 신호, 콘트롤 데이터, 및 픽셀 데이터의 비트 스트림(bit stream)을 보여 주는 도면이다.
도 8 및 도 9를 참조하면, 타이밍 콘트롤러(TCON)는 제1 단계(Phase-Ⅰ) 기간 동안 일정한 주파수의 클럭 트레이닝 패턴 신호(CT)를 소스 드라이브 IC들(SIC#1~SIC#4)로 전송하고 락 배선(102)을 통해 하이 레벨의 락 신호(LOCK)가 입력되면 제2 단계(Phase-Ⅱ) 신호 전송으로 이행한다. 타이밍 콘트롤러(TCON)는 제2 단계(Phase-Ⅱ) 기간 동안 콘트롤 데이터(CTR)를 소스 드라이브 IC들(SIC#1~SIC#4)에 전송하고, 락 신호(LOCK)가 하이 레벨로 유지되면, 제3 단계(Phase-Ⅲ) 신호 전송으로 이행하여 입력 영상의 픽셀 데이터(RGB Data)를 소스 드라이브 IC들(SIC#1~SIC#4)로 전송한다.
타이밍 콘트롤러(TCON)는 제2 단계(Phase-Ⅱ)에서 본딩 저항 측정 모드 진입을 정의한 코드를 콘트롤 데이터의 스타트 패킷에 코딩할 수 있다. 그리고 타임이 콘트롤러(TCON)는 제3 단계(Phase-Ⅲ)에서 전송되는 데이터의 스타트 패킷에 코딩할 수 있다. 따라서, 본 발명은 기 제안된 EPI 프로토콜을 이용하여 간단히 저항 측정 모드와 측정 범위를 자동으로 제어할 수 있다.
도 10은 본 발명의 실시예에 따른 표시장치의 접촉 저항 측정 방법을 보여 주는 순서도이다.
도 10을 참조하면, 타이밍 콘트롤러(TCON)는 제1 단계(Phase-Ⅰ) 기간 동안 클럭 트레이닝 패턴 신호(CT)를 소스 드라이브 IC들(SIC#1~SIC#4)로 전송하고 락 배선(102)을 통해 DLL이 락 상태(LOCK=high)가 입력되면 제2 단계(Phase-Ⅱ) 신호 전송으로 이행한다. 타이밍 콘트롤러(TCON)는 제2 단계(Phase-Ⅱ) 기간 동안 저항 측정 모드 진입을 선택할 수 있다.(S1~S3) 소스 드라이브 IC 들(SIC#1~SIC#4)은 콘트롤 데이터의 스타트 패킷을 디코딩하여 저항 측정 모드로 동작한다(S4~S6). 타이밍 콘트롤러(TCON)는 콘트롤 데이터에 저항 측정 모드를 정의한 코드를 코딩하지 않고 노말 동작 코드를 코딩하여 입력 영상을 표시하기 위한 노말 동작 모드로 소스 드라이브 IC들(SIC#1~SIC#4)을 제어할 수 있다(S7).
본 발명의 접촉 저항 측정 방법은 전술한 바와 같이 소스 드라이브 IC들(SIC#1~SIC#4)에만 적용되지 않는다는 것에 주의하여야 한다. 예컨대, 본 발명은 ACF를 통해 표시패널의 기판에 접착되는 구동 회로나 연성 회로 기판에 적용될 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
DIC : 드라이브 IC Rbonding : 본딩 저항
D1, D2 : 더미 범프 SP : 쇼팅 패드
TCON : 타이밍 콘트롤러 SIC#1~SIC#4 : 소스 드라이브 IC
GIC : 게이트 드라이브 IC

Claims (10)

  1. 이방성 도전 필름(ACF)으로 표시패널의 기판 상에 접착되는 구동 회로 또는 연성 회로 기판이 구비된 표시장치에 있어서,
    상기 구동 회로 또는 연성 회로 기판 상에 배치된 다수의 더미 범프들;
    상기 표시패널 상에 배치되어 상기 더미 패드들을 연결하는 소팅 패드들;
    상기 더미 범프들과 상기 쇼팅 패드들 사이의 본딩 저항을 통해 입력되는 입력 전압과 가변 기준 전압을 비교하여 상기 본딩 저항을 측정하는 비교회로를 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 비교 회로는
    다수의 저항들과 다수의 스위치들을 이용하여 분압 회로의 저항값을 변경하여 상기 가변 기준 전압을 변경하는 표시장치.
  3. 제 1 항에 있어서,
    상기 비교 회로는
    상기 입력 전압이 입력되는 비반전 입력 단자, 상기 가변 기준 전압이 입력되는 반전 입력 단자, 및 출력 신호가 출력되는 비교기;
    상기 비교기의 비반전 입력 단자에 연결되는 다수의 분압 회로; 및
    상기 분압 회로에 연결되어 상기 분압 회로의 저항 값을 선택하기 위한 다수의 스위치를 포함하는 표시장치.
  4. 제 3 항에 있어서,
    상기 비교 회로는,
    상기 비교기의 출력 단자에 연결된 하나 이상의 인버터를 더 포함하는 표시장치.
  5. 제 4 항에 있어서,
    상기 비교 회로는
    제1 분압 회로를 구성하는 제1 및 제2 저항 사이의 제1 노드와, 상기 비교기의 반전 입력 단자 사이에 연결되어 상기 가변 기준 전압을 상기 비교기에 공급하는 제1 스위치; 및
    제2 분압 회로를 구성하는 제3 및 제4 저항 사이의 제1 노드와, 상기 비교기의 반전 입력 단자 사이에 연결되어 상기 가변 기준 전압을 상기 비교기에 공급하는 제2 스위치를 포함하고,
    상기 제1 및 제3 저항은 전원 전압(VCC) 노드에 연결되고 동일한 저항값을 가지며,
    상기 제2 및 제4 저항은 그라운드 전압 노드에 연결되고 서로 다른 저항값을 갖는 표시장치.
  6. 제 1 항에 있어서,
    상기 구동 회로와 상기 연성 회로 기판을 다수의 블록들로 분할하고,
    상기 본딩 저항값을 컬러가 다른 블록 개수로 표현하는 표시장치.
  7. 제 3 항에 있어서,
    상기 스위치들을 제어하기 위한 제어 신호를 이용하여 상기 본딩 저항의 측정 모드 진입과 측정 범위를 제어하는 콘트롤러를 더 포함하는 표시장치.
  8. 이방성 도전 필름(ACF)으로 표시패널의 기판 상에 접착되는 구동 회로 또는 연성 회로 기판이 구비된 표시장치의 접촉 저항 측정 방법에 있어서,
    상기 구동 회로 또는 연성 회로 기판 상에 배치된 다수의 더미 범프들을 상기 표시패널 상에 배치된 쇼팅 패드로 연결하는 단계; 및
    상기 더미 범프들과 상기 쇼팅 패드들 사이의 본딩 저항을 통해 입력되는 비교기의 입력 전압과 가변 기준 전압을 비교하여 상기 본딩 저항을 측정하는 단계를 포함하는 표시장치의 접촉 저항 측정 방법.
  9. 제 8 항에 있어서,
    상기 구동 회로와 상기 연성 회로 기판을 다수의 블록들로 분할하고, 상기 본딩 저항값을 컬러가 다른 블록 개수로 표현하는 단계를 더 포함하는 표시장치의 접촉 저항 측정 방법.
  10. 제 8 항에 있어서,
    상기 가변 기준 전압을 조절하기 위한 스위치들을 제어 신호로 제어하여 상기 본딩 저항의 측정 모드 진입과 측정 범위를 제어하는 단계를 더 포함하는 표시장치의 접촉 저항 측정 방법.
KR1020150131843A 2015-09-17 2015-09-17 표시장치와 그 접촉 저항 측정 방법 KR102340938B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150131843A KR102340938B1 (ko) 2015-09-17 2015-09-17 표시장치와 그 접촉 저항 측정 방법
US15/265,641 US10204023B2 (en) 2015-09-17 2016-09-14 Display device and method of measuring contact resistance thereof
CN201610826814.XA CN106842656B (zh) 2015-09-17 2016-09-14 显示装置及测量显示装置的接触电阻的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150131843A KR102340938B1 (ko) 2015-09-17 2015-09-17 표시장치와 그 접촉 저항 측정 방법

Publications (2)

Publication Number Publication Date
KR20170033966A true KR20170033966A (ko) 2017-03-28
KR102340938B1 KR102340938B1 (ko) 2021-12-20

Family

ID=58282580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150131843A KR102340938B1 (ko) 2015-09-17 2015-09-17 표시장치와 그 접촉 저항 측정 방법

Country Status (3)

Country Link
US (1) US10204023B2 (ko)
KR (1) KR102340938B1 (ko)
CN (1) CN106842656B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10699636B2 (en) 2018-02-19 2020-06-30 Samsung Display Co., Ltd. Display device
US10768730B2 (en) 2018-01-10 2020-09-08 Samsung Display Co., Ltd. Display device and inspection method of bonding resistance
US11313891B2 (en) 2017-08-28 2022-04-26 Samsung Display Co., Ltd. Display device
US11341875B2 (en) 2018-09-17 2022-05-24 Samsung Display Co., Ltd. Display device and a testing method thereof
US11776439B2 (en) 2021-01-05 2023-10-03 Lx Semicon Co., Ltd. Display driver including crack resistance measurement circuit and method of measuring crack of display panel
US11990068B2 (en) 2022-03-03 2024-05-21 Samsung Display Co., Ltd. Display device

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170099628A (ko) * 2016-02-24 2017-09-01 주식회사 실리콘웍스 디스플레이 구동 장치
KR101740006B1 (ko) * 2016-11-23 2017-06-09 지스마트 주식회사 내구성이 강화된 투명전광판용 연성회로기판 및 그 조립방법
KR102435975B1 (ko) * 2017-08-18 2022-08-24 삼성디스플레이 주식회사 표시 장치
CN107632475B (zh) * 2017-10-31 2020-11-03 武汉天马微电子有限公司 显示面板及显示装置
KR102371823B1 (ko) * 2017-12-04 2022-03-07 주식회사 엘엑스세미콘 디스플레이 장치에서의 데이터송수신방법 및 디스플레이 패널구동장치
KR102477230B1 (ko) * 2018-01-25 2022-12-13 삼성디스플레이 주식회사 표시 장치
CN108761203B (zh) * 2018-03-30 2021-06-29 成都奕斯伟芯片设计有限公司 接触电阻测试电路及芯片
IT201800008022A1 (it) * 2018-08-09 2020-02-09 St Microelectronics Srl Procedimento di autotest, circuito e dispositivo corrispondenti
CN109102767B (zh) * 2018-08-24 2021-05-28 昆山龙腾光电股份有限公司 一种阻抗检测电路及液晶显示装置
JP7185502B2 (ja) * 2018-11-16 2022-12-07 ローム株式会社 半導体装置、表示ドライバ及び表示装置
CN109829912B (zh) * 2019-02-14 2020-09-08 深圳市华星光电半导体显示技术有限公司 Tft阵列基板的缺陷检测方法
TWI682182B (zh) * 2019-03-07 2020-01-11 緯創資通股份有限公司 檢測設備及其檢測方法
KR102666425B1 (ko) * 2019-07-05 2024-05-16 삼성디스플레이 주식회사 표시 장치
CN113450683A (zh) * 2020-03-25 2021-09-28 联咏科技股份有限公司 显示驱动器及显示面板
CN111524450B (zh) * 2020-04-29 2022-03-08 昆山国显光电有限公司 显示装置、及其绑定阻抗检测方法和屏体裂纹检测方法
CN113589135A (zh) * 2021-06-24 2021-11-02 深圳同兴达科技股份有限公司 一种fpc与pcb邦定电性能的检测方法
KR20230041906A (ko) * 2021-09-17 2023-03-27 삼성디스플레이 주식회사 표시 장치의 검사 방법 및 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050253831A1 (en) * 2004-05-12 2005-11-17 Sony Corporation Drive circuit for flat display apparatus and flat display apparatus
US20120105085A1 (en) * 2010-10-28 2012-05-03 Au Optronics Corporation Display device and system for inspecting bonding resistance and inspecting method thereof
US20140187088A1 (en) * 2012-12-27 2014-07-03 Lg Display Co., Ltd. Display device being possible to detect bonding defect
US20150029096A1 (en) * 2012-02-07 2015-01-29 Sharp Kabushiki Kaisha Image display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1075338C (zh) * 1993-09-21 2001-11-21 松下电器产业株式会社 电路基板连接件及用其制造多层电路基板的方法
JPH0968715A (ja) * 1995-09-01 1997-03-11 Hitachi Ltd 液晶表示装置
JPH11125837A (ja) * 1997-10-22 1999-05-11 Nanokkusu Kk チップオンガラス液晶表示装置
JP2001242438A (ja) * 2000-02-29 2001-09-07 Hosiden Corp 液晶表示装置
KR101323703B1 (ko) 2008-12-15 2013-10-30 엘지전자 주식회사 액정표시장치
KR101322119B1 (ko) 2008-12-15 2013-10-25 엘지디스플레이 주식회사 액정표시장치
KR101325435B1 (ko) 2008-12-23 2013-11-08 엘지디스플레이 주식회사 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050253831A1 (en) * 2004-05-12 2005-11-17 Sony Corporation Drive circuit for flat display apparatus and flat display apparatus
US20120105085A1 (en) * 2010-10-28 2012-05-03 Au Optronics Corporation Display device and system for inspecting bonding resistance and inspecting method thereof
US20150029096A1 (en) * 2012-02-07 2015-01-29 Sharp Kabushiki Kaisha Image display device
US20140187088A1 (en) * 2012-12-27 2014-07-03 Lg Display Co., Ltd. Display device being possible to detect bonding defect

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11313891B2 (en) 2017-08-28 2022-04-26 Samsung Display Co., Ltd. Display device
US10768730B2 (en) 2018-01-10 2020-09-08 Samsung Display Co., Ltd. Display device and inspection method of bonding resistance
US10699636B2 (en) 2018-02-19 2020-06-30 Samsung Display Co., Ltd. Display device
US11341875B2 (en) 2018-09-17 2022-05-24 Samsung Display Co., Ltd. Display device and a testing method thereof
US11763710B2 (en) 2018-09-17 2023-09-19 Samsung Display Co., Ltd. Display device and a testing method thereof
US11776439B2 (en) 2021-01-05 2023-10-03 Lx Semicon Co., Ltd. Display driver including crack resistance measurement circuit and method of measuring crack of display panel
US11990068B2 (en) 2022-03-03 2024-05-21 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
US10204023B2 (en) 2019-02-12
US20170083133A1 (en) 2017-03-23
CN106842656B (zh) 2020-08-21
KR102340938B1 (ko) 2021-12-20
CN106842656A (zh) 2017-06-13

Similar Documents

Publication Publication Date Title
CN106842656B (zh) 显示装置及测量显示装置的接触电阻的方法
US9922585B2 (en) Display device and method of testing the same
KR100392575B1 (ko) 액정 표시 장치 및 그 제조 방법
JP4566075B2 (ja) 液晶表示装置およびその駆動方法
KR101363136B1 (ko) 액정표시장치
KR101913839B1 (ko) 표시 장치 및 그것의 테스트 방법
KR100864926B1 (ko) 액정표시장치
KR20050068840A (ko) 액정표시장치 및 그 구동방법
KR20170062573A (ko) 표시 장치
KR20110062608A (ko) 액정표시장치
KR100870498B1 (ko) 액정표시장치
KR101992852B1 (ko) 표시장치
KR20070071341A (ko) 액정표시장치 및 이의 테스트 방법
KR20170029761A (ko) 표시패널과 그 정전기 방전 방법
KR100870499B1 (ko) 액정표시장치와 그 구동방법
KR100864976B1 (ko) 액정표시장치
KR100855502B1 (ko) 액정표시장치와 그 구동방법
KR20070120385A (ko) 어레이 기판, 이를 이용한 액정표시장치 및 어레이 기판의제조방법
KR100864981B1 (ko) 라인 온 글래스형 액정표시장치
KR20120041457A (ko) 액정표시장치
KR20070071702A (ko) 액정표시장치
KR100840682B1 (ko) 라인 온 글래스형 액정표시장치
KR100861273B1 (ko) 라인 온 글래스형 액정표시장치
KR20070048974A (ko) 액정패널과 이를 구비한 액정표시장치
KR101137884B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant