KR20150092433A

KR20150092433A - Display apparatus

Info

Publication number: KR20150092433A
Application number: KR1020140012708A
Authority: KR
Inventors: 모상문; 김명수; 박진호; 송기덕
Original assignee: 삼성디스플레이 주식회사
Priority date: 2014-02-04
Filing date: 2014-02-04
Publication date: 2015-08-13
Also published as: KR102196093B1; US9547207B2; US20150219947A1

Abstract

A display device comprises a display panel including pixels generating an image; a driver chip formed on the display panel to drive the display panel, and including a driving IC, multiple signal bumps, input bumps, and output bumps electrically connected to the input bumps; a printed circuit board including a timing controller; a flexible circuit board electrically connecting the display panel and the printed circuit board; multiple signal lines including one end electrically connected to the signal bumps, and the other end electrically connected to the timing controller; an input line providing the test signal to the input bump; an output line having one end electrically connected to the output bump; and a test resistance connected to the output line.

Description

DISPLAY APPARATUS

본 발명은 표시 장치에 관한 것으로, COG(Chip On Glass) 방식으로 실장된 드라이버 칩을 포함하는 표시장치에 관한 것이다.The present invention relates to a display device, and more particularly, to a display device including a driver chip mounted in a COG (Chip On Glass) method.

사용자에게 영상을 제공하는 스마트 폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비젼 등의 전자기기는 영상을 표시하기 위한 표시 장치를 포함한다.Electronic devices such as a smart phone, a digital camera, a notebook computer, a navigation system, and a smart TV, which provide images to a user, include a display device for displaying images.

상기 표시장치는 영상을 생성하는 화소, 상기 화소를 구동하는 드라이버 및 상기 드라이버를 제어하는 타이밍 콘트롤러를 포함한다. 상기 표시장치는 상기 드라이버 및 상기 타이밍 콘트롤러를 전기적으로 연결시키는 복수의 신호라인을 포함한다. 상기 타이밍 콘트롤러는 상기 복수의 신호라인을 통해 상기 드라이버를 제어하는 제어신호를 입력한다.The display device includes a pixel for generating an image, a driver for driving the pixel, and a timing controller for controlling the driver. The display device includes a plurality of signal lines electrically connecting the driver and the timing controller. The timing controller inputs a control signal for controlling the driver through the plurality of signal lines.

본 발명의 목적은 데이터 드라이버에 제공되는 데이터 제어신호의 전달특성이 정확하게 측정될 수 있는 표시장치를 제공하는 것이다.An object of the present invention is to provide a display device in which the transfer characteristic of a data control signal provided to a data driver can be accurately measured.

본 발명의 일 실시예에 따른 표시장치는 영상을　생성하는　화소를 구비하는 표시패널; 상기 표시패널 상에 구비되어 상기 표시패널을 구동하고, 구동 IC, 복수의 신호 범프, 입력　범프, 및 상기　입력　범프와　전기적으로 연결된　출력　범프를　구비하는 드라이버　칩; 타이밍 콘트롤러를 구비하는 인쇄회로기판; 상기 표시패널 및 상기 인쇄회로기판을 전기적으로 연결시키는 연성회로기판; 상기 신호 범프들과 전기적으로 연결되는 일단 및 상기 타이밍 콘트롤러와 전기적으로 연결되는 타단을 포함하는 복수의 신호라인; 상기　입력　범프에 상기 테스트 신호를 제공하는 입력라인; 일단이　상기　출력　범프와　전기적으로 연결된　출력라인; 및 상기　출력라인에　연결되는 테스트　저항을　포함한다.According to an aspect of the present invention, there is provided a display device including: a display panel having pixels for generating an image; A driver chip provided on the display panel to drive the display panel and having an output bump electrically connected to the driver IC, a plurality of signal bumps, an input bump, and the input bump; A printed circuit board having a timing controller; A flexible circuit board electrically connecting the display panel and the printed circuit board; A plurality of signal lines including one end electrically connected to the signal bumps and the other end electrically connected to the timing controller; An input line for providing the test signal to the input bump; An output line whose one end is electrically connected to the output bump; And a test resistor coupled to the output line.

상기 테스트 저항의 저항값은 상기 구동 IC의 종단 저항과 동일하다.The resistance value of the test resistor is the same as the termination resistance of the driving IC.

상기 입력라인의 임피던스는 상기 복수의 신호라인의 임피던스와 동일하다.The impedance of the input line is equal to the impedance of the plurality of signal lines.

상기 입력라인의 두께는 상기 복수의 신호라인의 두께와 동일하며, 상기 입력라인의 폭은 상기 복수의 신호라인의 폭과 동일하다.The thickness of the input line is equal to the thickness of the plurality of signal lines, and the width of the input line is equal to the width of the plurality of signal lines.

상기 출력라인의 임피던스는 상기 복수의 신호라인의 임피던스와 동일하다.The impedance of the output line is equal to the impedance of the plurality of signal lines.

상기 출력라인의 두께는 상기 복수의 신호라인의 두께와 동일하며, 상기 출력라인의 폭은 상기 복수의 신호라인의 폭과 동일하다.The thickness of the output line is equal to the thickness of the plurality of signal lines, and the width of the output line is equal to the width of the plurality of signal lines.

상기 출력라인과 전기적으로 연결되며 상기 출력라인보다 넓은 폭을 갖는 테스트 패드를 더 포함한다.And a test pad electrically connected to the output line and having a width wider than the output line.

상기 테스트 패드 및 상기 테스트 저항은 상기 표시패널에 배치된다.The test pad and the test resistor are disposed on the display panel.

상기 표시패널은 상기 화소가 배치되며, 영상을 표시하는 표시 영역 및 영상을 표시하지 않는 비표시 영역을 포함하며, 상기 테스트 패드 및 상기 테스트 저항은 상기 비표시 영역에 배치된다.The display panel includes a display region in which the pixels are disposed and a non-display region in which no image is displayed, and the test pad and the test resistance are disposed in the non-display region.

상기 테스트 패드 및 상기 테스트 저항은 상기 인쇄회로기판 상에 배치된다.The test pad and the test resistor are disposed on the printed circuit board.

상기 테스트 저항은 가변 저항소자이다.The test resistance is a variable resistance element.

상기 입력라인의 상기 타단은 상기 타이밍 콘트롤러와 연결된다.The other end of the input line is connected to the timing controller.

상기 타이밍 콘트롤러는 상기 입력라인에 테스트 신호를 입력하는 테스트 신호 입력부를 포함한다.The timing controller includes a test signal input unit for inputting a test signal to the input line.

상기 표시패널은 어레이 기판 및 상기 어레이 기판과 대향하는 대향 기판을 포함하며, 상기 드라이버 칩은 상기 어레이 기판에 실장된다.The display panel includes an array substrate and an opposing substrate facing the array substrate, and the driver chip is mounted on the array substrate.

상기 드라이버 칩은 상기 입력 범프를 상기 출력 범프와 단락시키는 단락 라인을 포함한다.The driver chip includes a short line that shorts the input bump to the output bump.

상기 복수의 신호 범프, 상기 입력 범프 및 상기 출력 범프는 이방성 도전 필름에 의하여 각각 상기 신호라인, 상기 입력라인, 및 상기 출력라인과 전기적으로 연결된다.The plurality of signal bumps, the input bumps, and the output bumps are electrically connected to the signal line, the input line, and the output line, respectively, by an anisotropic conductive film.

본 발명의 다른 실시예에 따른 표시장치는 영상을　생성하는　화소 를 구비하는 표시패널; 상기 표시패널 상에 구비되어 상기 표시패널을 구동하고, 구동 IC, 복수의 신호 범프, 입력　범프, 및 상기　입력　범프와　전기적으로 연결된　출력　범프를　구비하는 드라이버　칩; 타이밍 콘트롤러를 구비하는 인쇄회로기판; 상기 표시패널 및 상기 인쇄회로기판을 전기적으로 연결시키는 연성회로기판; 상기 복수의 신호 범프와 전기적으로 연결되는 일단 및 상기 타이밍 콘트롤러와 전기적으로 연결되는 타단을 포함하는 복수의 신호라인; 상기 제1 및 제2 입력 범프에 제1 및 제2 테스트 신호를 각각 제공하는 제1　및　제2　입력라인; 일단이　상기　제1　및　제2　출력　범프와　각각　전기적으로 연결된　제1　및　제2　출력라인; 및 상기　제1　및　제2　출력라인의　타단들　사이에　연결되는 테스트　저항을　포함한다.According to another aspect of the present invention, there is provided a display device including: a display panel having pixels for generating an image; A driver chip provided on the display panel to drive the display panel and having an output bump electrically connected to the driver IC, a plurality of signal bumps, an input bump, and the input bump; A printed circuit board having a timing controller; A flexible circuit board electrically connecting the display panel and the printed circuit board; A plurality of signal lines including one end electrically connected to the plurality of signal bumps and the other end electrically connected to the timing controller; First and second input lines for providing first and second test signals to the first and second input bumps, respectively; First and second output lines, one end of which is electrically connected to the first and second output bumps, respectively; And a test resistor coupled between the other ends of the first and second output lines.

상기 제1 및 제2 입력 라인간의 이격 거리는 상기 복수의 신호들 간의 이격 거리와 동일하다.The spacing distance between the first and second input lines is equal to the spacing distance between the plurality of signals.

상기 제1 및 제2 출력 라인간의 이격 거리는 상기 복수의 신호들 간의 이격 거리와 동일하다.The spacing distance between the first and second output lines is equal to the spacing distance between the plurality of signals.

상기 제1 및 제2 테스트 신호는 저전압차동신호이다.The first and second test signals are low voltage differential signals.

본 발명의 일 실시예에 따른 표시장치는 구동 IC의 입력단과 등가인 저항 입력단을 갖는테스트 저항을 포함한다. 따라서 상기 저항 입력단에서의 테스트 신호의 전송특성은 상기 구동 IC의 입력단에서의 데이터 제어 신호 및 영상 데이터의 전송특성에 대응된다. 따라서, 상기 저항 입력단에서 테스트 신호의 전송특성을 평가함으로써, 구동 IC에 입력되는 데이터 제어신호의 전송특성을 용이하고 정확하게 평가 할 수 있다. A display device according to an embodiment of the present invention includes a test resistor having a resistance input terminal equivalent to an input terminal of a driving IC. Therefore, the transmission characteristics of the test signal at the resistance input terminal correspond to the transmission characteristics of the data control signal and the video data at the input terminal of the driving IC. Therefore, by evaluating the transfer characteristic of the test signal at the resistance input terminal, it is possible to easily and accurately evaluate the transfer characteristic of the data control signal input to the drive IC.

도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 사시도이다.
도 3은 도 2의 일부를 확대한 평면도 이다.
도 4는 도 3에 도시된 절단선 Ⅰ-Ⅰ'를 따라 절단한 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 표시장치의 일부를 확대한 평면도이다.
도 6은 본 발명의 또 다른 실시예에 따른 표시장치의 일부를 확대한 평면도이다.
도 7은 본 발명의 또 다른 실시에에 따른 표시장치의 일부를 확대한 평면도이다.1 is a block diagram of a display device according to an embodiment of the present invention.
2 is a perspective view of a display device according to an embodiment of the present invention.
3 is an enlarged plan view of part of Fig.
4 is a sectional view taken along the cutting line I-I 'shown in Fig.
5 is an enlarged plan view of a part of a display device according to another embodiment of the present invention.
6 is an enlarged plan view of a portion of a display device according to another embodiment of the present invention.
7 is an enlarged plan view of a part of a display device according to still another embodiment of the present invention.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

상술한 본 발명이 해결하고자 하는 과제, 과제 해결 수단, 및 효과는 첨부된 도면과 관련된 실시 예들을 통해서 용이하게 이해될 것이다. 각 도면은 명확한 설명을 위해 일부가 간략하거나 과장되게 표현되었다. 각 도면의 구성 요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 동일한 부호를 가지도록 도시되었음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.The above and other objects, features, and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings. Each drawing has been partially or exaggerated for clarity. It should be noted that, in adding reference numerals to the constituent elements of the respective drawings, the same constituent elements are shown to have the same reference numerals as possible even if they are displayed on different drawings. In the following description of the present invention, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear.

도 1은 본 발명의 일 실시예에 따른 표시장치의 블록도이다.1 is a block diagram of a display device according to an embodiment of the present invention.

도 1을 참조하면, 본 발명의 일 실시예에 따른 표시장치(1000)는 영상을 표시하는 표시패널(400), 상기 표시패널(400)을 구동하는 게이트 드라이버(200) 및 데이터 드라이버(300), 상기 게이트 드라이버(200)와 상기 데이터 드라이버(300)의 구동을 제어하는 타이밍 컨트롤러(100)를 포함한다.1, a display device 1000 according to an exemplary embodiment of the present invention includes a display panel 400 for displaying an image, a gate driver 200 for driving the display panel 400, And a timing controller 100 for controlling driving of the gate driver 200 and the data driver 300.

상기 타이밍 컨트롤러(100)는 상기 액정표시장치(1000)의 외부로부터 영상정보(RGB) 및 복수의 제어신호(CS)를 수신한다. 상기 타이밍 컨트롤러(100)는 상기 데이터 드라이버(300)의 인터페이스 사양에 맞도록 상기 영상정보(RGB)의 데이터 포맷을 변환하여 영상 데이터(RGB')를 생성하고, 상기 영상 데이터(RGB')를 상기 데이터 드라이버(300)에 제공한다. 또한, 상기 타이밍 컨트롤러(100)는 상기 복수의 제어신호(CS)에 근거하여 데이터 제어신호(DCS, 예를 들어, 출력개시신호, 수평개시신호 등) 및 게이트 제어신호(GCS, 예를 들어, 수직개시신호, 수직클럭신호, 및 수직클럭바신호)를 생성한다. 상기 데이터 제어신호(DCS)는 상기 데이터 드라이버(300)로 제공되고, 상기 게이트 제어신호(GCS)는 상기 게이트 드라이버(200)로 제공된다.The timing controller 100 receives image information (RGB) and a plurality of control signals (CS) from the outside of the liquid crystal display device 1000. The timing controller 100 converts the data format of the image information RGB according to an interface specification of the data driver 300 to generate image data RGB ' To the data driver 300. The timing controller 100 controls the timing controller 100 based on the data control signals DCS (e.g., an output start signal, a horizontal start signal) and a gate control signal GCS (e.g., A vertical start signal, a vertical clock signal, and a vertical clock bar signal). The data control signal DCS is provided to the data driver 300 and the gate control signal GCS is provided to the gate driver 200.

상기 게이트 드라이버(200)는 상기 타이밍 컨트롤러(100)로부터 제공되는 상기 게이트 제어신호(GCS)에 응답하여 게이트 신호들을 순차적으로 출력한다. The gate driver 200 sequentially outputs gate signals in response to the gate control signal GCS provided from the timing controller 100.

상기 데이터 드라이버(300)는 상기 타이밍 컨트롤러(100)로부터 제공되는 상기 데이터 제어신호(DCS)에 응답해서 상기 영상 데이터(RGB')를 데이터 전압들로 변환하여 출력한다. 출력된 상기 데이터 전압들은 상기 표시패널(400)로 인가된다.The data driver 300 converts the image data RGB 'into data voltages in response to the data control signal DCS provided from the timing controller 100 and outputs the data voltages. The output data voltages are applied to the display panel 400.

상기 표시패널(400)은 복수의 게이트 라인(GL1~GLn), 복수의 데이터 라인(DL1~DLm) 및 복수의 화소(PX)를 포함한다. The display panel 400 includes a plurality of gate lines GL1 to GLn, a plurality of data lines DL1 to DLm, and a plurality of pixels PX.

상기 복수의 게이트 라인(GL1~GLn)은 제1 방향(D1)으로 연장되고 상기 제1 방향(D1)과 수직한 제2 방향(D2)으로 서로 평행하게 배열된다. 상기 복수의 게이트 라인(GL1~GLn)은 상기 게이트 드라이버(200)와 연결되어, 상기 게이트 드라이버(200)로부터 상기 게이트 신호들을 수신한다.The plurality of gate lines GL1 to GLn extend in a first direction D1 and are arranged in parallel with each other in a second direction D2 perpendicular to the first direction D1. The plurality of gate lines GL1 to GLn are connected to the gate driver 200 to receive the gate signals from the gate driver 200. [

상기 복수의 데이터 라인(DL1~DLm)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 서로 평행하게 배열된다. 상기 복수의 데이터 라인(DL1~DLm)은 상기 데이터 드라이버(300)와 연결되어 상기 데이터 드라이버(300)로부터 상기 데이터 전압들을 수신한다.The plurality of data lines DL1 to DLm extend in the second direction D2 and are arranged in parallel with each other in the first direction D1. The plurality of data lines DL1 to DLm are connected to the data driver 300 to receive the data voltages from the data driver 300.

예를 들어, 상기 복수의 화소(PX)는 매트릭스 형태로 배치된다. 상기 복수의 화소(PX)는 박막 트랜지스터 및 액정 커패시터를 포함하며, 복수의 게이트 라인(GL1~GLn) 중 대응하는 게이트 라인 및 상기 복수의 데이터 라인(DL1~DLm) 중 대응하는 데이터 라인과 연결되어 구동 될 수 있다. 보다 구체적으로, 상기 복수의 화소(PX)는 인가된 상기 게이트 신호에 의해서 턴-온 또는 턴-오프 될 수 있다. 턴-온된 상기 복수의 화소(PX)는 인가된 상기 데이터 전압에 대응되는 영상을 생성한다.For example, the plurality of pixels PX are arranged in a matrix form. The plurality of pixels PX includes a thin film transistor and a liquid crystal capacitor and is connected to a corresponding one of the plurality of gate lines GL1 to GLn and a corresponding one of the plurality of data lines DL1 to DLm Can be driven. More specifically, the plurality of pixels PX may be turned on or off by the applied gate signal. The turned-on plurality of pixels PX generate an image corresponding to the applied data voltage.

상기 표시패널(400)은 특별히 한정되는 것은 아니며, 예를 들어, 유기발광표시패널, 액정표시패널, 플라즈마 표시패널, 및 전기영동 표시패널 등의 다양한 표시 패널을 포함할 수 있다.The display panel 400 is not particularly limited and may include various display panels such as an organic light emitting display panel, a liquid crystal display panel, a plasma display panel, and an electrophoretic display panel.

도 2는 본 발명의 일 실시예에 따른 표시장치의 사시도이다.2 is a perspective view of a display device according to an embodiment of the present invention.

도 2를 참조하면, 상기 표시패널(400)은 어레이 기판(420) 및 상기 어레이 기판(420)과 대향하는 대향기판(410) 을 포함한다. 상기 대향기판(410) 및 상기 어레이 기판(420) 사이에는 광제어층(미도시)이 개재된다. 상기 광제어층은 예를 들면, 유기발광층, 액정층, 플라즈마층, 및 전기영동층 등을 포함할 수 있다.Referring to FIG. 2, the display panel 400 includes an array substrate 420 and a counter substrate 410 facing the array substrate 420. A light control layer (not shown) is interposed between the counter substrate 410 and the array substrate 420. The light control layer may include, for example, an organic light emitting layer, a liquid crystal layer, a plasma layer, and an electrophoresis layer.

상기 표시패널(400)은 다양한 형상으로 제공 될 수 있다. 예를 들어, 상기 표시패널(400)은 서로 평행한 두쌍의 변을 갖는 직사각형의 판형으로 제공 될 수 있다. 상기 표시패널(400)은 표시영역(DA) 및 비표시 영역(NDA)으로 구분 될 수 있다. 상기 표시영역(DA)에는 상기 복수의 화소(PX)가 배치되며, 상기 복수의 화소(PX)를 통해 영상을 표시한다. 상기 비표시 영역(NDA)은 영상을 표시하지 않으며, 상기 복수의 화소(PX)를 구동하기 위한 구성들이 배치된다.The display panel 400 may be provided in various shapes. For example, the display panel 400 may be provided in a rectangular plate shape having two pairs of sides parallel to each other. The display panel 400 may be divided into a display area DA and a non-display area NDA. The plurality of pixels PX are arranged in the display area DA, and an image is displayed through the plurality of pixels PX. The non-display area NDA does not display an image, and arrangements for driving the plurality of pixels PX are arranged.

상기 대향기판(410)은 상기 표시영역(DA)에 대응하여 제공된다. 상기 어레이 기판(420)은 패드부(421) 및 어레이부(422)를 포함한다. 상기 어레이부(422)는 상기 표시영역(DA)에 대응하여 제공되며, 상기 대향기판(410)과 대향한다. 상기 박막 트랜지스터는 복수로 제공되며, 상기 어레이부(422)에 매트릭스 형태로 배치된다. 상기 패드부(421)는 상기 비표시 영역(DA)에 대응하여 제공된다. 상기 패드부(421)는 상기 대향기판(410)보다 상기 제2 방향(D2)으로 더 연장된다. 상기 패드부(421)의 상면은 상기 대향기판(410)에 의해 커버되지 않고 노출된다.The counter substrate 410 is provided corresponding to the display area DA. The array substrate 420 includes a pad portion 421 and an array portion 422. The array part 422 is provided corresponding to the display area DA and faces the counter substrate 410. The thin film transistors are provided in a plurality and arranged in a matrix form in the array part 422. The pad portion 421 is provided corresponding to the non-display area DA. The pad portion 421 extends further in the second direction D2 than the counter substrate 410. [ The upper surface of the pad portion 421 is exposed without being covered by the counter substrate 410.

상기 표시장치(1000)는 드라이버 칩(430)을 더 포함한다. 상기 드라이버 칩(430)은 상기 패드부(421)에 칩 온 글래스(Chip On Glass) 방식으로 실장된다. 본 발명의 일 실시예로 상기 데이터 드라이버(300, 도 1에 도시됨)는 하나의 상기 드라이버 칩(430)을 포함한다. 그러나 이에 한정되지 않고, 상기 데이터 드라이버(300)는 복수의 상기 드라이버 칩(430)을 포함할 수 있다.The display device 1000 further includes a driver chip 430. The driver chip 430 is mounted on the pad portion 421 by a chip on glass method. In one embodiment of the present invention, the data driver 300 (shown in FIG. 1) includes one driver chip 430. However, the present invention is not limited thereto, and the data driver 300 may include a plurality of the driver chips 430.

상기 표시장치(1000)는 인쇄회로기판(500) 및 연성회로기판(600)을 더 포함한다.The display device 1000 further includes a printed circuit board 500 and a flexible circuit board 600.

상기 인쇄회로기판(500)에는 상기 타이밍 콘트롤러(100)가 칩 형태로 실장된다. The timing controller 100 is mounted on the printed circuit board 500 in a chip form.

상기 연성회로기판(600)은 상기 인쇄회로기판(500) 및 상기 표시패널(500)을 전기적으로 연결시킨다. 보다 구체적으로, 상기 연성회로기판(600)의 일단은 상기 인쇄회로기판(500)과 전기적으로 연결되며, 상기 연성회로기판(600)의 타단은 상기 패드부(421)와 전기적으로 연결시킨다.The flexible circuit board 600 electrically connects the printed circuit board 500 and the display panel 500. More specifically, one end of the flexible circuit board 600 is electrically connected to the printed circuit board 500, and the other end of the flexible circuit board 600 is electrically connected to the pad portion 421.

도 3은 도 2의 일부를 확대한 평면도 이며, 도 4는 도 3의 Ⅰ-Ⅰ'에 따른 단면도이다.Fig. 3 is a plan view showing an enlarged part of Fig. 2, and Fig. 4 is a sectional view taken along line I-I 'of Fig.

도 3 및 도 4를 참조하면, 상기 표시장치(1000)는 복수의 신호 라인(SL1~SLi), 입력 라인(710), 출력라인(720), 및 테스트 저항(730)을 포함한다. 3 and 4, the display device 1000 includes a plurality of signal lines SL1 to SLi, an input line 710, an output line 720, and a test resistor 730. [

상기 복수의 신호 라인(SL1~SLi)은 상기 인쇄회로기판(500) 및 연성회로기판(600)을 경유하여 상기 패드부(421) 측으로 연장된다. 상기 복수의 신호 라인(SL1~SLi)의 일단은 상기 드라이버 칩(430)과 전기적으로 연결되며, 상기 복수의 신호 라인(SL1~SLi)의 타단은 상기 타이밍 콘트롤러(100)와 전기적으로 연결된다. 상기 타이밍 콘트롤러(100)는 상기 데이터 제어 신호(DCS, 도 1에 도시됨) 및 영상 신호(RGB`)를 상기 복수의 신호 라인(SL1~SLi)에 입력한다. 상기 드라이버 칩(430)은 상기 복수의 신호 라인(SL1~SLi)를 통해 상기 데이터 제어 신호(DCS) 및 영상 신호(RGB`)를 수신한다.The plurality of signal lines SL1 to SLi extend toward the pad portion 421 via the printed circuit board 500 and the flexible circuit board 600. [ One end of the plurality of signal lines SL1 to SLi is electrically connected to the driver chip 430 and the other end of the plurality of signal lines SL1 to SLi is electrically connected to the timing controller 100. [ The timing controller 100 inputs the data control signal DCS (shown in FIG. 1) and the video signal RGB 'to the plurality of signal lines SL1 to SLi. The driver chip 430 receives the data control signal DCS and the video signal RGB through the plurality of signal lines SL1 to SLi.

상기 입력라인(710)은 상기 패드부(421), 상기 연성회로기판(600) 및 상기 인쇄회로기판(500)을 경유하여 상기 드라이버 칩(430)에 전기적으로 연결된다. 상기 입력라인(710)은 상기 인쇄회로기판(500) 상에 구비된 제1 서브 입력라인(720a), 상기 패드부(421) 상에 구비된 제2 서브 입력라인(720b) 및 상기 연성회로기판(600) 상에 구비되어 제1 및 제2 서브 입력라인을 전기적으로 연결하는 제3 서브 입력라인(72c)을 포함한다. 상기 제2 서브 입력라인(720b)의 일단은 상기 드라이버 칩(430)과 전기적으로 연결된다. The input line 710 is electrically connected to the driver chip 430 via the pad portion 421, the flexible circuit board 600 and the printed circuit board 500. The input line 710 includes a first sub input line 720a provided on the printed circuit board 500, a second sub input line 720b provided on the pad unit 421, And a third sub input line 72c provided on the first sub input line 600 and electrically connecting the first and second sub input lines. One end of the second sub input line 720b is electrically connected to the driver chip 430. [

상기 입력라인(710)은 상기 복수의 신호 라인(SL1~SLi)과 교차되지 않고, 상기 복수의 신호 라인(SL1~SLi)과 나란하게 연장된다.The input line 710 does not cross the plurality of signal lines SL1 to SLi but extends in parallel with the plurality of signal lines SL1 to SLi.

상기 출력라인(720)은 상기 복수의 신호 라인(SL1~SLi) 및 상기 제2 서브 입력라인(720b)과 교차되지 않도록 상기 패드부(421) 상에 배치된다. 상기 출력라인(720)의 일단은 상기 드라이버 칩(430)과 전기적으로 연결되며, 상기 출력라인(720)의 타단은 상기 테스트 저항(730)과 전기적으로 연결된다.The output line 720 is disposed on the pad portion 421 so as not to intersect the plurality of signal lines SL1 to SLi and the second sub input line 720b. One end of the output line 720 is electrically connected to the driver chip 430 and the other end of the output line 720 is electrically connected to the test resistor 730.

상기 드라이버 칩(430)은 입력 범프(IB), 출력 범프(OB), 및 복수의 신호범프(SB1~SBi)를 포함한다.The driver chip 430 includes an input bump IB, an output bump OB, and a plurality of signal bumps SB1 to SBi.

도 4에 도시된 바와 같이, 상기 복수의 신호범프(SL1~SLi)는 상기 복수의 신호 라인(SL1~SLi)의 일단 상에 배치 된다. 상기 복수의 신호범프(SL1~SLi) 및 상기 복수의 신호 라인(SL1~SLi)의 일단 사이에는 이방성 도전 필름(760)이 배치된다. 상기 복수의 신호범프(SL1~SLi)는 상기 이방성 도전 필름(760)에 의해 상기 복수의 신호 라인(SL1~SLi)의 일단과 전기적으로 연결된다. As shown in FIG. 4, the plurality of signal bumps SL1 to SLi are disposed on one end of the plurality of signal lines SL1 to SLi. An anisotropic conductive film 760 is disposed between the plurality of signal bumps SL1 to SLi and one ends of the plurality of signal lines SL1 to SLi. The plurality of signal bumps SL1 to SLi are electrically connected to one end of the plurality of signal lines SL1 to SLi by the anisotropic conductive film 760.

상기 입력범프(IB)는 상기 제2 서브 입력 라인(710b)의 일단 상에 배치 된다. 상기 입력범프(IB) 및 상기 제2 서브입력 라인(710b)의 일단 사이에는 상기 이방성 도전 필름(760)이 배치된다. 상기 입력범프(IB)는 상기 이방성 도전 필름(760)에 의해 상기 제2 서브입력라인(710b)의 일단과 전기적으로 연결된다. The input bump IB is disposed on one end of the second sub input line 710b. The anisotropic conductive film 760 is disposed between one end of the input bump IB and the second sub input line 710b. The input bump IB is electrically connected to one end of the second sub input line 710b by the anisotropic conductive film 760.

상기 출력범프(OB)는 상기 출력라인(720)의 일단 상에 배치 된다. 상기 출력범프(OB) 및 상기 출력라인(720)의 일단 사이에는 상기 이방성 도전 필름(760)이 배치된다. 상기 출력범프(OB)는 상기 이방성 도전 필름(760)에 의해 상기 출력라인(720)의 일단과 전기적으로 연결된다. The output bump (OB) is disposed on one end of the output line (720). The anisotropic conductive film 760 is disposed between the output bump OB and one end of the output line 720. The output bump (OB) is electrically connected to one end of the output line (720) by the anisotropic conductive film (760).

상기 입력범프(IB) 및 상기 출력범프(OB)는 전기적으로 연결된다. 본 발명의 일 실시예로, 상기 드라이버 칩(430)은 단락 라인(750)을 더 포함할 수 있다. 상기 단락 라인(750)의 일단은 상기 입력 범프(IB)와 전기적으로 연결되며, 상기 단락 라인(750)의 타단은 상기 출력 범프(OB)와 전기적으로 연결된다. The input bump IB and the output bump OB are electrically connected. In an embodiment of the present invention, the driver chip 430 may further include a short line 750. One end of the shorting line 750 is electrically connected to the input bump IB and the other end of the shorting line 750 is electrically connected to the output bump OB.

상기 드라이버 칩(430)은 구동 IC(431)를 포함한다. 상기 구동 IC(431)는 상기 복수의 신호범프(SL1~SLi)와 전기적으로 연결된다. 상기 구동 IC(431)는 상기 복수의 신호범프(SL1~SLi)로부터 상기 데이터 제어신호(DCS) 및 영상 신호(RGB`)를 수신하고, 상기 데이터 제어 신호(DCS) 및 영상 신호(RGB`)를 근거로, 상기 데이터 전압들을 생성한다. 상기 드라이버 칩(430)은 상기 복수의 데이터 라인(DL1~DLm)을 통해 상기 데이터 전압들을 상기 복수의 화소들(PX)에 제공한다.The driver chip 430 includes a driving IC 431. The driving IC 431 is electrically connected to the plurality of signal bumps SL1 to SLi. The driving IC 431 receives the data control signal DCS and the video signal RGB` from the plurality of signal bumps SL1 to SLi and outputs the data control signal DCS and the video signal RGB`, To generate the data voltages. The driver chip 430 provides the data voltages to the plurality of pixels PX through the plurality of data lines DL1 to DLm.

상기 테스트 저항(730)의 저항값은 상기 구동 IC(431)의 종단 저항(Termination Resistance, Rx)과 실질적으로 동일하다. 이하, 상기 구동 IC(431) 및 상기 복수의 신호 라인(SL1~SLi)이 연결된 노드를 IC 입력단(P2)이라 한다. 상기 IC 입력단(P2)에서 상기 구동 IC(431)측을 볼 때의 입력 저항이 상기 종단 저항(Rx)이다.The resistance value of the test resistor 730 is substantially equal to the termination resistance Rx of the driver IC 431. Hereinafter, a node to which the driving IC 431 and the plurality of signal lines SL1 to SLi are connected is referred to as an IC input terminal P2. The input resistance when the drive IC 431 side is viewed from the IC input terminal P2 is the termination resistance Rx.

상기 입력 라인(710)의 임피던스는 상기 복수의 신호 라인(SL1~SLi) 각각의 임피던스와 실질적으로 동일하다. 상기 입력라인(710)은 제1 폭(w1) 및 제1 두께(h1) 를 갖는다. 상기 복수의 신호라인(SL1~SLi) 및 상기 입력 라인(710)을 통해 전송되는 신호가 고주파 신호인 경우, 상기 복수의 신호라인(SL1~SLi) 및 상기 입력 라인(710)의 폭 및 두께는 임피던스에 큰 영향을 미친다. 상기 입력 라인(710)의 임피던스를 상기 복수의 신호라인(SL1~SLi)과 동일하게 하기 위해, 상기 제1 폭(w1) 및 상기 제1 두께(h1)가 조절 될 수 있다. 본 발명의 일 실시예로, 상기 제1 두께(h1)는 상기 복수의 신호라인(SL1~SLi)의 제2 두께(h2)와 동일한 두께로 제공되며, 상기 입력라인(710)의 상기 제1 폭(w1)은 상기 복수의 신호라인(SL1~SLi)의 제2 폭(w2)과 동일한 폭으로 제공된다. The impedance of the input line 710 is substantially equal to the impedance of each of the plurality of signal lines SL1 to SLi. The input line 710 has a first width w1 and a first thickness h1. When the signal transmitted through the plurality of signal lines SL1 to SLi and the input line 710 is a high frequency signal, the widths and thicknesses of the plurality of signal lines SL1 to SLi and the input line 710 are It has a great influence on the impedance. The first width w1 and the first thickness h1 may be adjusted to make the impedance of the input line 710 equal to the plurality of signal lines SL1 to SLi. In one embodiment of the present invention, the first thickness h1 is provided in the same thickness as the second thickness h2 of the plurality of signal lines SL1 to SLi, The width w1 is provided with the same width as the second width w2 of the plurality of signal lines SL1 to SLi.

상기 출력라인(720)의 임피던스는 상기 복수의 신호 라인(SL1~SLi)의 임피던스와 동일하다. 상기 출력라인(720)은 제3 폭(w3) 및 제3 두께(h3)를 갖는다. 상기 복수의 신호라인(SL1~SLi) 및 상기 출력 라인(720)을 통해 전송되는 신호가 고주파 신호인 경우, 상기 복수의 신호라인(SL1~SLi) 및 상기 출력 라인(720)의 폭 및 두께는 임피던스에 큰 영향을 미친다. 상기 출력라인(720)의 임피던스를 상기 복수의 신호라인(SL1~SLi)과 동일하게 하기 위해, 상기 제3 폭(w3) 및 상기 제3 두께(h3)가 조절 될 수 있다. 본 발명의 일 실시예로, 상기 제3 두께(h3)는 상기 복수의 신호라인(SL1~SLi)의 상기 제2 두께(h2)와 동일한 두께로 제공되며, 상기 제3 폭(w3)은 상기 복수의 신호라인(SL1~SLi)의 상기 제2 폭(w2)과 동일한 폭으로 제공된다. The impedance of the output line 720 is equal to the impedance of the plurality of signal lines SL1 to SLi. The output line 720 has a third width w3 and a third thickness h3. When the signal transmitted through the plurality of signal lines SL1 to SLi and the output line 720 is a high frequency signal, the width and thickness of the plurality of signal lines SL1 to SLi and the output line 720 are It has a great influence on the impedance. The third width w3 and the third thickness h3 may be adjusted to make the impedance of the output line 720 equal to the plurality of signal lines SL1 to SLi. In one embodiment of the present invention, the third thickness (h3) is provided in the same thickness as the second thickness (h2) of the plurality of signal lines (SL1 to SLi), and the third width (w3) And is provided with the same width as the second width w2 of the plurality of signal lines SL1 to SLi.

상기 데이터 제어 신호(DCS)는 상기 복수의 신호 라인(SL1~SLi), 상기 복수의 신호 범프(SB1~SBi)를 순차적으로 통과하여 상기 IC 입력단(P2)에 도달한다. 이 경우, 상기 데이터 제어신호(DCS)는 상기 복수의 신호 라인(SL1~SLi) 및 상기 복수의 신호 범프(SB1~SBi)에 의해 변형되거나 왜곡되어 상기 IC 입력단(P2)에 도달한다. 예를 들면 상기 데이터 제어신호(DCS)는 상기 복수의 신호 라인(SL1~SLi)의 절곡되는 부분에서의 임피던스 변화에 의한 반사파의 생성 또는 상기 복수의 신호범프(SB1~SBi)에 의한 컨택 저항의 산포 등에 의해 변형되거나 왜곡될 수 있다. 상기 IC 입력단(P2)은 상기 드라이버 칩(430) 내부에 위치하고 있으므로, 상기 IC 입력단(P2)에서 상기 데이터 제어신호(DCS)를 직접 측정하는 것은 불가능하다.The data control signal DCS sequentially passes through the plurality of signal lines SL1 to SLi and the plurality of signal bumps SB1 to SBi to reach the IC input terminal P2. In this case, the data control signal DCS is deformed or distorted by the plurality of signal lines SL1 to SLi and the plurality of signal bumps SB1 to SBi to reach the IC input terminal P2. For example, the data control signal DCS may be generated by the generation of a reflected wave due to a change in impedance at a bent portion of the plurality of signal lines SL1 to SLi, It may be deformed or distorted by scattering or the like. Since the IC input terminal P2 is located inside the driver chip 430, it is impossible to directly measure the data control signal DCS at the IC input terminal P2.

이하, 상기 테스트 저항(730) 및 상기 출력라인(720)이 연결된 노드를 저항 입력단(P1)이라 한다. Hereinafter, a node to which the test resistor 730 and the output line 720 are connected is referred to as a resistance input terminal P1.

한편, 상기 입력 라인(710)의 타단에 테스트 신호를 인가하면, 상기 테스트 신호는, 상기 데이터 제어 신호(DCS)와 유사하게, 상기 입력 라인(710), 상기 입력 범프(IB), 상기 단락 라인(750), 상기 출력 범프(OB), 및 상기 출력라인(720)을 순차적으로 통과하여 상기 저항 입력단(P1)에 도달한다. 이 경우 상기 테스트 신호는 상기 입력 라인(710), 상기 입력 범프(IB), 상기 단락 라인(750), 상기 출력 범프(OB), 및 상기 출력라인(720)에 의해 변형되거나 왜곡되어 상기 테스트 저항(730)의 상기 저항 입력단(P1)에 도달한다. 예를 들면 상기 테스트 신호는 상기 입력 라인의 절곡되는 부분에서의 임피던스 변화에 의한 반사파의 생성 또는 상기 입력범프(IB)에 의한 컨택 저항의 산포 등에 의해 변형되거나 왜곡될 수 있다. 이후, 상기 저항 입력단(P1)에서 변형되거나 왜곡된 상기 테스트 신호를 측정하고, 이를 통해 상기 테스트 신호에 대한 전송특성을 평가할 수 있다. When the test signal is applied to the other end of the input line 710, the test signal is input to the input line 710, the input bump IB, the short- (750), the output bump (OB), and the output line (720) to reach the resistance input terminal (P1). In this case, the test signal is distorted or distorted by the input line 710, the input bump IB, the shorting line 750, the output bump OB, and the output line 720, (P1) of the resistor 730. For example, the test signal may be deformed or distorted by generation of a reflected wave due to impedance change at a bent portion of the input line, scattering of contact resistance by the input bump IB, and the like. Thereafter, the test signal distorted or distorted at the resistance input terminal P1 may be measured, thereby evaluating a transmission characteristic for the test signal.

전술한 바와 같이, 상기 테스트 저항(730)의 저항값은 상기 구동 IC(431)의 종단 저항(Rx)과 동일하고, 상기 입력 라인(710) 및 상기 출력라인(720)의 임피던스는 상기 복수의 신호 라인(SL1~SLi)와 동일하다. 또한, 상기 구동 IC(431)가 상기 복수의 신호 범프(SB1~SBi)를 통해 연결되어 있는 것처럼, 상기 테스트 저항(320)도 상기 입력 범프(IB), 상기 출력 범프(OB)를 통해 상기 입력 라인(710)과 전기적으로 연결되어 있다. 그 결과, 상기 저항 입력단(P1)은 상기 IC 입력단(P2)과 회로적인 관점에서 등가인 것으로 취급될 수 있다.As described above, the resistance value of the test resistor 730 is equal to the termination resistance Rx of the driving IC 431, and the impedance of the input line 710 and the output line 720 is larger than the impedance of the plurality Are the same as the signal lines SL1 to SLi. The test resistor 320 is also connected to the input bump IB and the output bump OB through the input bump IB and the output bump OB as if the drive IC 431 were connected through the plurality of signal bumps SB1 to SBi. And is electrically connected to the line 710. As a result, the resistance input terminal P1 can be regarded as equivalent to the IC input terminal P2 in terms of circuit.

따라서, 상기 구동 IC(431)의 상기 IC 입력단(P2)을 직접 측정할 필요 없이, 상기 저항 입력단(P1)에서의 상기 테스트 신호를 측정 하여 상기 테스트 신호의 전송특성을 평가함으로써, 상기 구동 IC(431)에 입력되는 상기 데이터 제어 신호(DCS)의 전송특성을 정확하게 평가할 수 있다.Therefore, by measuring the test signal at the resistance input terminal (P1) and evaluating the transfer characteristic of the test signal without directly measuring the IC input terminal (P2) of the driver IC (431), the drive IC The transmission characteristic of the data control signal DCS input to the data transmission line 431 can be accurately evaluated.

이와 같이, 상기 데이터 제어 신호(DCS)의 전송특성을 확인 하는 경우, 미세한 영역에 정의되는 상기 IC 입력단(P2)을 직접 측정할 필요가 없으므로, 상기 데이터 제어 신호(DCS)의 출력 특성을 용이하게 확인 할 수 있다.As described above, when the transmission characteristic of the data control signal DCS is confirmed, it is not necessary to directly measure the IC input terminal P2 defined in the fine region, so that the output characteristic of the data control signal DCS can be easily Can be confirmed.

또한, 본 발명의 실시예에 따르면, 상기 구동 IC(431)의 상기 종단 저항(Rx), 상기 복수의 신호 범프(SB1~SBi)의 접촉 저항, 및 상기 복수의 신호 라인(SL1~SLi)의 임피던스에 의한 영향이 모두 반영된 상기 데이터 제어 신호(DCS)의 전송특성을 평가할 수 있다.According to the embodiment of the present invention, the termination resistance Rx of the driving IC 431, the contact resistance of the plurality of signal bumps SB1 to SBi, and the contact resistance of the signal lines SL1 to SLi It is possible to evaluate the transmission characteristics of the data control signal DCS in which all the influences due to the impedance are reflected.

나아가, 도면에 도시 하지는 않았으나, 상기 연성회로기판(600)은 이방성 도전 필름(미도시)을 통해 상기 패드부(410) 및 상기 인쇄회로기판(500)과 전기적으로 연결된다. 이 경우, 상기 복수의 신호 라인들(SL1~SLi) 및 상기 입력 라인(710)도 상기 이방성 도전 필름을 경유되므로, 상기 데이터 제어 신호(DCS)의 전송특성은 상기 연성회로기판(600)의 상기 이방성 도전 필름의 전기적 특성에 의한 영향까지 반영되어 있다.Further, although not shown in the drawing, the flexible circuit board 600 is electrically connected to the pad unit 410 and the printed circuit board 500 through an anisotropic conductive film (not shown). In this case, since the plurality of signal lines SL1 to SLi and the input line 710 are also connected to the anisotropic conductive film, the transmission characteristic of the data control signal DCS is not limited to the above- The influence of the electrical characteristics of the anisotropic conductive film is reflected.

본 발명의 일 실시예로, 상기 표시장치(1000)는 상기 출력라인(720)과 전기적으로 연결되는 테스트 패드(740)를 더 포함할 수도 있다. 상기 테스트 패드(740)는 예를 들어 직사각형으로 제공될 수 있으며, 상기 출력라인(720)보다 큰 폭을 갖도록 제공될 수 있다. 상기 테스트 패드(740)는 예를 들어, 상기 출력라인(720)의 일측을 상기 직사각형 형상으로 연장시켜 형성할 수 있다. 상기 테스트 패드(740)는 상기 출력라인(720)보다 큰 폭을 가지므로, 상기 테스트 패드(740)를 통해 보다 용이하게 상기 테스트 신호를 측정할 수 있다.In an embodiment of the present invention, And a test pad 740 electrically connected to the output line 720. The test pad 740 may be provided in a rectangular shape, for example, and may be provided to have a greater width than the output line 720. The test pad 740 may be formed, for example, by extending one side of the output line 720 in the rectangular shape. Since the test pad 740 has a greater width than the output line 720, the test signal can be more easily measured through the test pad 740.

도 5는 본 발명의 다른 실시예에 따른 표시장치의 일부를 확대한 평면도이다.5 is an enlarged plan view of a part of a display device according to another embodiment of the present invention.

도 5를 참조하면 표시장치(2000)는 입력라인(810) 및 타이밍 콘트롤러(110)을 포함한다. 도 5의 상기 표시장치(2000)는 상기 입력라인(810) 및 타이밍 콘트롤러(110)를 제외하고는 도 2 내지 도 4의 표시장치(1000)와 동일하므로, 중복되는 구성에 대한 설명은 생략한다.Referring to FIG. 5, a display apparatus 2000 includes an input line 810 and a timing controller 110. The display device 2000 of FIG. 5 is the same as the display device 1000 of FIG. 2 to FIG. 4 except for the input line 810 and the timing controller 110, .

상기 타이밍 콘트롤러(110)는 테스트 신호 입력부(111)를 포함한다. 상기 테스트 신호 입력부(111)는 상기 입력 라인(810)에 상기 테스트 신호를 제공할 수 있다.The timing controller 110 includes a test signal input unit 111. The test signal input unit 111 may provide the test signal to the input line 810.

상기 입력라인(810)의 일단은 상기 입력범프(IB)와 전기적으로 연결되며, 상기 입력 라인(810)의 타단은 상기 테스트 신호 입력부(111)와 전기적으로 연결된다. 상기 테스트 신호 입력부(111)는 상기 입력 라인(810)의 타단을 통해 상기 테스트 신호를 제공한다.One end of the input line 810 is electrically connected to the input bump IB and the other end of the input line 810 is electrically connected to the test signal input unit 111. The test signal input unit 111 provides the test signal through the other end of the input line 810.

따라서, 별도로 상기 입력 라인(810)에 상기 테스트 신호를 제공하는 작업이 요구되지 않는다. 그 결과, 상기 테스트 신호를 용이하게 상기 입력 라인(810)에 제공 할 수 있다.Thus, there is no need to separately provide the test signal to the input line 810. [ As a result, the test signal can be easily provided to the input line 810.

도 6은 본 발명의 또 다른 실시예에 따른 표시장치의 일부를 확대한 평면도 이다.6 is an enlarged plan view of a portion of a display device according to another embodiment of the present invention.

도 6을 참조하면, 표시장치(3000)는 출력라인(820), 테스트 저항(830), 및 테스트 패드(840)를 포함한다. 상기 표시장치(3000)는 상기 출력라인(820), 상기 테스트 저항(830), 및 상기 테스트 패드(840)를 제외하고는 도 2 내지 도 4의 표시장치(1000)와 동일하므로 중복되는 구성에 대한 설명은 생략한다.Referring to FIG. 6, the display device 3000 includes an output line 820, a test resistor 830, and a test pad 840. The display device 3000 is the same as the display device 1000 of FIGS. 2 to 4 except for the output line 820, the test resistor 830, and the test pad 840, The description of which will be omitted.

상기 테스트 저항(830) 및 상기 테스트 패드(840)는 상기 인쇄회로기판(500) 상에 배치된다.The test resistor 830 and the test pad 840 are disposed on the printed circuit board 500.

상기 출력라인(820)은 상기 패드부(421), 상기 연성회로기판(600) 및 상기 인쇄회로기판(500)을 경유하여 상기 드라이버 칩(430)에 전기적으로 연결된다. 상기 출력라인(820)은 상기 인쇄회로기판(500) 상에 구비된 제1 서브 출력라인(820a), 상기 패드부(421) 상에 구비된 제2 서브 출력라인(820b) 및 상기 연성회로기판(600) 상에 구비되어 제1 및 제2 서브 입력라인(820a, 820b)을 전기적으로 연결하는 제3 서브 출력라인(820c)을 포함한다. 상기 제2 서브 출력라인(820b)의 일단은 출력 범프(OB)와 전기적으로 연결된다. 상기 제1 서브 출력라인(820a)의 타단은 상기 테스트 저항(830)과 전기적으로 연결된다. The output line 820 is electrically connected to the driver chip 430 via the pad portion 421, the flexible circuit board 600 and the printed circuit board 500. The output line 820 includes a first sub output line 820a provided on the printed circuit board 500, a second sub output line 820b provided on the pad unit 421, And a third sub output line 820c provided on the first sub input line 600 and electrically connecting the first and second sub input lines 820a and 820b. One end of the second sub output line 820b is electrically connected to the output bump OB. The other end of the first sub output line 820a is electrically connected to the test resistor 830.

본 발명의 일 실시예에서 상기 테스트 저항(830)은 예를 들어, 가변 저항소자일 수 있다. 따라서, 상기 가변 저항소자의 저항값을 변화시켜, 상기 가변 저항소자의 저항값의 변화에 따른 상기 테스트 신호의 전송특성을 확인해 볼 수 있다.In one embodiment of the present invention, the test resistor 830 may be, for example, a variable resistive element. Therefore, it is possible to check the transfer characteristic of the test signal according to the change of the resistance value of the variable resistive element by changing the resistance value of the variable resistive element.

상기 테스트 패드(840)는 상기 제1 서브출력라인(820a)과 전기적으로 연결된다. 상기 테스트 패드(840)는 예를 들어 직사각형 형상으로 제공될 수 있으며, 상기 출력라인(820)보다 큰 폭을 갖도록 제공될 수 있다. 상기 테스트 패드(840)는 예를 들어 상기 출력라인(820)의 일측을 상기 직사각형 형상으로 연장시켜 형성할 수 있다.The test pad 840 is electrically connected to the first sub output line 820a. The test pad 840 may be provided in a rectangular shape, for example, and may be provided to have a greater width than the output line 820. The test pad 840 may be formed by extending one side of the output line 820 in the rectangular shape, for example.

도 7은 본 발명의 또 다른 실시에에 따른 표시장치의 일부를 확대한 평면도이다.7 is an enlarged plan view of a part of a display device according to still another embodiment of the present invention.

도 7을 참조하면, 표시장치(4000)는 제1 및 제2 입력 라인(711, 712), 제1 및 제2 출력라인(721, 722), 및 테스트 저항(731)을 포함한다. 상기 표시장치(4000)는 제1 및 제2 입력 라인(711, 712), 제1 및 제2 출력라인(721, 722), 및 테스트 저항(731)을 제외하고는 도 2 내지 도 4의 표시장치(1000)와 동일하므로 중복되는 구성에 대한 설명은 생략한다.7, the display device 4000 includes first and second input lines 711 and 712, first and second output lines 721 and 722, and a test resistor 731. The display device 4000 includes the display of Figures 2 to 4 except for the first and second input lines 711 and 712, the first and second output lines 721 and 722, and the test resistor 731. [ The description of the redundant configuration is omitted because it is the same as that of the apparatus 1000.

본 발명의 실시예에서 상기 데이터 제어 신호(DCS)는 예를 들면, LVDS(Low Voltage Differential Signal, 저전압차동신호)를 통해 데이터를 전송하는 LVDS 전송 방식에 의해 전송 될 수 있다. 상기 LVDS 전송방식은 고속으로 상기 데이터 제어신호(DCS)를 전송하기 위한 데이터 전송 방식이다. 이 경우, 상기 복수의 신호라인(SL1~SLi)은 두 개씩 쌍을 이루어 상기 데이터 제어 신호(DCS)를 LVDS 방식으로 전송할 수 있다. 예를 들면, 상기 제1 및 제2 신호라인(SL1, SL2)은 쌍을 이루어 LVDS 형태인 상기 데이터 제어신호(DCS) 및 영상 신호(RGB')를 전송할 수 있다. In an embodiment of the present invention, the data control signal DCS may be transmitted by an LVDS transmission method for transmitting data through a Low Voltage Differential Signal (LVDS), for example. The LVDS transmission scheme is a data transmission scheme for transmitting the data control signal DCS at high speed. In this case, the plurality of signal lines SL1 to SLi may transmit the data control signal DCS in an LVDS manner. For example, the first and second signal lines SL1 and SL2 may transmit the data control signal DCS and the video signal RGB 'in the form of an LVDS in a pair.

상기 제1 및 제2 입력 라인(711, 712)은 상기 패드부(421), 상기 연성회로기판(600) 및 상기 인쇄회로기판(500) 상에서 연장된다. 상기 제1 및 제2 입력 라인(711, 712)의 일단은 상기 드라이버 칩(430)과 전기적으로 연결되며, 상기 제1 및 제2 입력 라인(711, 712)의 타단은 상기 인쇄회로기판(100) 상에 배치된다. 상기 제1 및 제2 입력 라인(711, 712)은 상기 복수의 신호 라인(SL1~SLi)과 교차되지 않고, 상기 복수의 신호 라인(SL1~SLi)과 나란하게 연장된다. 상기 제1 및 제2 입력 라인(711, 712)는 서로 소정간격 이격하여 서로 나란하게 연장된다.The first and second input lines 711 and 712 extend on the pad portion 421, the flexible circuit board 600 and the printed circuit board 500. One end of the first and second input lines 711 and 712 is electrically connected to the driver chip 430 and the other ends of the first and second input lines 711 and 712 are electrically connected to the printed circuit board 100 . The first and second input lines 711 and 712 extend in parallel with the plurality of signal lines SL1 to SLi without intersecting the plurality of signal lines SL1 to SLi. The first and second input lines 711 and 712 extend in parallel to each other at a predetermined interval.

상기 제1 및 제2 출력라인(721, 722)은 상기 복수의 신호 라인(SL1~SLi) 및 상기 제1 및 제2 입력 라인(711, 712)과 교차되지 않도록 상기 패드부(421) 상에 배치된다. 상기 제1 및 제2 출력라인(721, 722)의 일단은 상기 드라이버 칩(430)과 전기적으로 연결되며, 상기 제1 및 제2 출력라인(721, 722)의 타단은 상기 테스트 저항(731)과 전기적으로 연결된다.The first and second output lines 721 and 722 are formed on the pad portion 421 so as not to intersect the plurality of signal lines SL1 to SLi and the first and second input lines 711 and 712, . One end of the first and second output lines 721 and 722 is electrically connected to the driver chip 430. The other end of the first and second output lines 721 and 722 is connected to the test resistor 731, Respectively.

상기 드라이버 칩(430)은 제1 및 제2 입력 범프(IB1, IB2), 제1 및 제2 출력 범프(OB1, OB2)를 포함한다.The driver chip 430 includes first and second input bumps IB1 and IB2, and first and second output bumps OB1 and OB2.

상기 제1 및 제2 입력 범프(IB1, IB2)는 상기 제1 및 제2 입력 라인(711, 712)의 일단 상에 각각 배치 된다. 상기 제1 및 제2 입력 범프(IB1, IB2) 및 상기 제1 및 제2 입력 라인(711, 712)의 일단 사이에는 이방성 도전 필름(미도시)이 배치된다. 상기 제1 및 제2 입력 범프(IB1, IB2)는 상기 이방성 도전 필름에 의해 상기 제1 및 제2 입력라인(711, 712)의 일단과 각각 전기적으로 연결된다. The first and second input bumps IB1 and IB2 are disposed on one end of the first and second input lines 711 and 712, respectively. An anisotropic conductive film (not shown) is disposed between the first and second input bumps IB1 and IB2 and one end of the first and second input lines 711 and 712. The first and second input bumps IB1 and IB2 are electrically connected to one end of the first and second input lines 711 and 712, respectively, by the anisotropic conductive film.

상기 제1 및 제2 출력 범프(OB1, OB2)는 상기 제1 및 제2 출력라인(721, 722)의 일단 상에 각각 배치 된다. 상기 제1 및 제2 출력 범프(OB1, OB2) 및 상기 제1 및 제2 출력라인(721, 722)의 일단 사이에는 상기 이방성 도전 필름(미도시)이 배치된다. 상기 제1 및 제2 출력 범프(OB1, OB2)는 상기 이방성 도전 필름에 의해 상기 제1 및 제2 출력라인(721, 722)의 일단과 각각 전기적으로 연결된다. The first and second output bumps OB1 and OB2 are disposed on one end of the first and second output lines 721 and 722, respectively. The anisotropic conductive film (not shown) is disposed between the first and second output bumps OB1 and OB2 and one end of the first and second output lines 721 and 722. The first and second output bumps OB1 and OB2 are electrically connected to one end of the first and second output lines 721 and 722, respectively, by the anisotropic conductive film.

상기 제1 및 제2 입력범프(IB, IB2) 및 상기 제1 및 제2 출력 범프(OB1, OB2)는 전기적으로 연결된다. 본 발명의 일 실시예로, 상기 드라이버 칩(430)은 제1 및 제2 단락 라인(751, 752)을 더 포함할 수 있다. 상기 제1 및 제2 단락 라인(751, 752)의 일단은 상기 제1 및 제2 입력 범프(IB1, IB2)와 각각 전기적으로 연결되며, 상기 제1 및 제2 단락 라인(751, 752)의 타단은 상기 제1 및 제2 출력 범프(OB1, OB2)와 각각 전기적으로 연결된다. The first and second input bumps IB and IB2 and the first and second output bumps OB1 and OB2 are electrically connected. In one embodiment of the present invention, the driver chip 430 may further include first and second short-circuit lines 751 and 752. One end of each of the first and second shorting lines 751 and 752 is electrically connected to the first and second input bumps IB1 and IB2 and the other end of the first and second shorting lines 751 and 752 And the other end is electrically connected to the first and second output bumps OB1 and OB2, respectively.

상기 테스트 저항(731)의 저항은 상기 구동 IC(431)의 종단 저항(Rx)과 동일하다. 이 실시예에서 상기 종단 저항은 쌍을 이루는 상기 신호라인간의 종단 저항(Rx)을 의미한다. 예를 들면 상기 종단 저항은 상기 제1 및 제2 신호라인(SL1, SL2)에서 볼때의 입력 저항이다.The resistance of the test resistor 731 is equal to the termination resistance Rx of the driving IC 431. In this embodiment, the termination resistance means a termination resistance (Rx) between the pair of signal lines. For example, the termination resistance is an input resistance as viewed from the first and second signal lines SL1 and SL2.

상기 제1 및 제2 입력 라인(711, 712)의 임피던스는 상기 복수의 신호 라인(SL1~SLi)의 임피던스와 동일하다. 상기 제1 및 제2 입력 라인(711, 712) 각각은 제1 폭 및 제1 두께를 갖는다. 상기 제1 및 제2 입력 라인(711, 712)의 임피던스를 상기 복수의 신호라인(SL1~SLi)와 동일하게 하기 위해, 상기 제1 폭 및 상기 제1 두께가 조절 될 수 있다. 본 발명의 일 실시예로, 상기 제1 두께(h1)는 상기 복수의 신호라인(SL1~SLi)의 상기 제2 두께와 동일한 두께로 제공되며, 상기 제1 폭은 상기 복수의 신호라인(SL1~SLi)의 상기 제2 폭과 동일한 폭으로 제공된다. The impedances of the first and second input lines 711 and 712 are equal to the impedances of the plurality of signal lines SL1 to SLi. Each of the first and second input lines 711 and 712 has a first width and a first thickness. The first width and the first thickness may be adjusted to make the impedances of the first and second input lines 711 and 712 equal to the plurality of signal lines SL1 to SLi. In one embodiment of the present invention, the first thickness h1 is provided in the same thickness as the second thickness of the plurality of signal lines SL1 to SLi, and the first width is provided to the plurality of signal lines SL1 To < RTI ID = 0.0 > SLi. &Lt; / RTI >

또한, 상기 복수의 신호 라인(SL1~SLi)간의 간섭의 영향을 평가하기 위해, 상기 제1 및 제2 입력 라인(711, 712)간의 이격거리는 상기 복수의 신호 라인(SL1~SLi) 중 인접하는 신호라인간의 이격거리와 동일하다. 상기 제1 및 제2 출력라인(721, 722)의 임피던스는 상기 복수의 신호 라인(SL1~SLi)의 임피던스와 동일하다. 상기 제1 및 제2 출력라인(721, 722)은 제3 폭 및 제3 두께를 갖는다. 상기 제1 및 제2 출력라인(721, 722)의 임피던스를 상기 복수의 신호라인(SL1~SLi)의 임피던스와 동일하게 하기 위해, 상기 제3 폭 및 상기 제3 두께가 조절 될 수 있다. 본 발명의 일 실시예로, 상기 제3 두께(h3)는 상기 복수의 신호라인(SL1~SLi)의 상기 제2 두께와 동일한 두께로 제공되며, 상기 제3 폭은 상기 복수의 신호라인(SL1~SLi)의 상기 제2 폭과 동일한 폭으로 제공된다. In order to evaluate the influence of the interference between the plurality of signal lines SL1 to SLi, a distance between the first and second input lines 711 and 712 may be set to a distance between adjacent ones of the plurality of signal lines SL1 to SLi Is equal to the separation distance between the signal lines. The impedances of the first and second output lines 721 and 722 are equal to the impedances of the plurality of signal lines SL1 to SLi. The first and second output lines 721 and 722 have a third width and a third thickness. The third width and the third thickness may be adjusted to make the impedances of the first and second output lines 721 and 722 equal to the impedances of the plurality of signal lines SL1 to SLi. In one embodiment of the present invention, the third thickness h3 is provided in the same thickness as the second thickness of the plurality of signal lines SL1 to SLi, and the third width is provided to the plurality of signal lines SL1 To < RTI ID = 0.0 > SLi. &Lt; / RTI >

또한, 상기 복수의 신호 라인(SL1~SLi)간의 간섭에 영향을 평가하기 위해, 상기 제1 및 제2 출력라인(711, 712)간의 이격거리는 상기 복수의 신호 라인(SL1~SLi)간의 이격거리와 동일하다.In order to evaluate the influence of the interference between the plurality of signal lines SL1 to SLi, a distance between the first and second output lines 711 and 712 is set to a distance between the signal lines SL1 to SLi .

상기 데이터 제어 신호(DCS)는 상기 복수의 신호 라인(SL1~SLi), 상기 복수의 신호 범프(SB1~SBi)를 순차적으로 통과하여 상기 구동 IC(431)에 도달한다. 이 경우, 상기 데이터 제어신호(DCS)는 상기 복수의 신호 라인(SL1~SLi) 및 상기 복수의 신호 범프(SB1~SBi)에 의해 변형되거나 왜곡되어 상기 구동 IC(431)의 상기 IC 입력단(P2)에 도달한다. 상기 IC 입력단(P2)에서 변형되거나 왜곡된 상기 데이터 제어 신호(DCS)를 측정하고, 이를 통해 상기 데이터 제어 신호(DCS)의 전송특성을 평가할 수 있다.The data control signal DCS sequentially passes through the plurality of signal lines SL1 to SLi and the plurality of signal bumps SB1 to SBi to reach the driving IC 431. [ In this case, the data control signal DCS is deformed or distorted by the plurality of signal lines SL1 to SLi and the plurality of signal bumps SB1 to SBi to be connected to the IC input terminal P2 ). It is possible to measure the data control signal DCS deformed or distorted at the IC input terminal P2 and to evaluate the transmission characteristic of the data control signal DCS.

또한, 상기 테스트 저항(731) 및 상기 제1 출력라인(721)이 연결된 노드를 제1 저항 입력단(RP1)이라 하며, 상기 테스트 저항(731) 및 상기 제2 출력라인(722)이 연결된 노드를 제2 저항 입력단(RP2)이라 한다.A node to which the test resistor 731 and the first output line 721 are connected is referred to as a first resistor input terminal RP1 and a node to which the test resistor 731 and the second output line 722 are connected Is referred to as a second resistance input terminal (RP2).

상기 제1 입력 라인(711)의 타단에 제1 테스트 신호를 인가하면, 상기 제1 테스트 신호는 상기 제1 입력 라인(711), 상기 제1 입력 범프(IB1), 상기 제1 단락 라인(751), 상기 제1 출력 범프(OB1), 상기 제1 출력라인(721)을 순차적으로 통과하여 상기 제1 저항 입력단(RP1)에 도달한다.When the first test signal is applied to the other end of the first input line 711, the first test signal is applied to the first input line 711, the first input bump IB1, the first shorting line 751 ), The first output bump (OB1), and the first output line (721), and reaches the first resistance input terminal (RP1).

상기 제2 입력 라인(712)의 타단에 제2 테스트 신호를 인가하면, 상기 제2 테스트 신호는 상기 제2 입력 라인(712), 상기 제2 입력 범프(IB2), 상기 제2 단락 라인(752), 상기 제2 출력 범프(OB2), 및 상기 제2 출력라인(722)을 순차적으로 통과하여 상기 제2 저항 입력단(RP2) 에 도달한다. When the second test signal is applied to the other end of the second input line 712, the second test signal is applied to the second input line 712, the second input bump IB2, the second shorting line 752 ), The second output bump OB2, and the second output line 722 to reach the second resistance input terminal RP2.

이후, 상기 제1 및 제2 저항 입력단(RP1, RP2)에서 변형되거나 왜곡된 상기 제1 및 제2 테스트 신호를 측정하고, 이를 통해 상기 제1 및 제2 테스트 신호에 대한 전송특성을 평가한다. Thereafter, the first and second test signals deformed or distorted at the first and second resistance input terminals (RP1 and RP2) are measured, thereby evaluating transmission characteristics for the first and second test signals.

본 발명의 일 실시예로, 상기 제1 및 제2 테스트 신호는 LVDS(저전압차동신호) 일 수 있다.In one embodiment of the present invention, the first and second test signals may be LVDS (low voltage differential signal).

따라서, 상기 구동 IC(431)의 상기 IC 입력단(P2)을 직접 측정할 필요 없이, 상기 저항 입력단(P1)에서의 상기 제1 및 제2 테스트 신호를 측정 하여 상기 제1 및 제2 테스트 신호의 전송특성을 평가함으로써, 상기 구동 IC(431)에 입력되며, 상기 LVDS 방식으로 전송되는 상기 데이터 제어 신호(DCS)의 전송특성을 정확하게 평가할 수 있다.Therefore, it is possible to measure the first and second test signals at the resistance input terminal (P1) without directly measuring the IC input terminal (P2) of the driving IC (431) The transfer characteristics of the data control signal DCS input to the driving IC 431 and transmitted in the LVDS system can be accurately evaluated.

본 발명의 일 실시예로, 상기 표시장치(4000)는 상기 제1 및 제2 출력라인(721, 722)과 각각 전기적으로 연결되는 제1 및 제2 테스트 패드(741, 742)를 더 포함한다. 상기 제1 및 제2 테스트 패드(741, 742)는 예를 들어 직사각형 형상으로 제공될 수 있으며, 상기 제1 및 제2 출력라인(721, 722)보다 큰 폭을 갖도록 제공될 수 있다. 상기 제1 및 제2 테스트 패드(741, 742)는 각각 상기 제1 및 제2 출력라인(721, 722)의 일측을 상기 직사각형 형상으로 연장시켜 형성할 수 있다.In one embodiment of the present invention, the display device 4000 includes: And first and second test pads 741 and 742 electrically connected to the first and second output lines 721 and 722, respectively. The first and second test pads 741 and 742 may be provided in a rectangular shape, for example, and may be provided to have a greater width than the first and second output lines 721 and 722. The first and second test pads 741 and 742 may be formed by extending one side of the first and second output lines 721 and 722 in a rectangular shape.

상기 제1 및 제2 테스트 패드(741, 742)는 상기 제1 및 제2 출력라인(721, 722)보다 큰 폭을 가지므로, 상기 제1 및 제2 테스트 패드(741, 742)를 통해 보다 용이하게 상기 제1 및 제2 테스트 신호를 측정할 수 있다.The first and second test pads 741 and 742 have a greater width than the first and second output lines 721 and 722 and are connected to the first and second test pads 741 and 742 through the first and second test pads 741 and 742 It is possible to easily measure the first and second test signals.

1000: 표시장치 300: 데이터 드라이버
400: 표시패널 500: 인쇄회로기판
430: 드라이버 칩 710: 입력라인
720: 출력라인 730: 테스트 저항
IB: 입력범프 OB: 출력범프1000: display device 300: data driver
400: display panel 500: printed circuit board
430: driver chip 710: input line
720: Output line 730: Test resistance
IB: input bump OB: output bump

Claims

A display panel having pixels for generating an image;
A driver chip provided on the display panel to drive the display panel and having an output bump electrically connected to the driver IC, a plurality of signal bumps, an input bump, and the input bump;
A printed circuit board having a timing controller;
A flexible circuit board electrically connecting the display panel and the printed circuit board;
A plurality of signal lines including one end electrically connected to the signal bumps and the other end electrically connected to the timing controller;
An input line for providing the test signal to the input bump;
An output line whose one end is electrically connected to the output bump; And
And a test resistor connected to the output line.

The method of claim 1, wherein
And the resistance value of the test resistor is equal to the termination resistance of the driving IC.

The method according to claim 2, wherein
Wherein an impedance of the input line is equal to an impedance of the plurality of signal lines.

The method of claim 3,
Wherein the thickness of the input line is equal to the thickness of the plurality of signal lines, and the width of the input line is equal to the width of the plurality of signal lines.

The method according to claim 2, wherein
Wherein an impedance of the output line is equal to an impedance of the plurality of signal lines.

6. The method of claim 5,
Wherein a thickness of the output line is equal to a thickness of the plurality of signal lines, and a width of the output line is equal to a width of the plurality of signal lines.

The method according to claim 1,
And a test pad electrically connected to the output line and having a wider width than the output line.

8. The method of claim 7,
Wherein the test pad and the test resistor are disposed on the display panel.

The method of claim 8, wherein
Wherein the display panel includes a display region in which the pixels are disposed and a non-display region in which no image is displayed,
And the test pad and the test resistor are disposed in the non-display region.

8. The method of claim 7,
Wherein the test pad and the test resistor are disposed on the printed circuit board.

11. The method of claim 10,
Wherein the test resistor is a variable resistance element.

The method according to claim 1,
And the other end of the input line is connected to the timing controller.

13. The method of claim 12,
Wherein the timing controller includes a test signal input unit for inputting a test signal to the input line.

The method according to claim 1,
Wherein the display panel includes an array substrate and an opposite substrate facing the array substrate,
And the driver chip is mounted on the array substrate.

The method according to claim 1,
Wherein the driver chip includes a shorting line that short-circuits the input bump with the output bump.

The method according to claim 1,
Wherein the plurality of signal bumps, the input bumps, and the output bumps are electrically connected to the signal line, the input line, and the output line by an anisotropic conductive film, respectively.

A display panel having pixels for generating an image;
A driver chip provided on the display panel to drive the display panel and having an output bump electrically connected to the driver IC, a plurality of signal bumps, an input bump, and the input bump;
A printed circuit board having a timing controller;
A flexible circuit board electrically connecting the display panel and the printed circuit board;
A plurality of signal lines including one end electrically connected to the plurality of signal bumps and the other end electrically connected to the timing controller;
First and second input lines for providing first and second test signals to the first and second input bumps, respectively;
First and second output lines, one end of which is electrically connected to the first and second output bumps, respectively; And
And a test resistor connected between the other ends of the first and second output lines.

18. The method of claim 17,
Wherein a separation distance between the first and second input lines is equal to a separation distance between the plurality of signals.

18. The method of claim 17,
Wherein a separation distance between the first and second output lines is equal to a separation distance between the plurality of signals.

18. The method of claim 17,
Wherein the first and second test signals are low-voltage differential signals.