KR20030058826A - 반도체소자의 콘택 및 그 형성방법 - Google Patents

반도체소자의 콘택 및 그 형성방법 Download PDF

Info

Publication number
KR20030058826A
KR20030058826A KR1020020000044A KR20020000044A KR20030058826A KR 20030058826 A KR20030058826 A KR 20030058826A KR 1020020000044 A KR1020020000044 A KR 1020020000044A KR 20020000044 A KR20020000044 A KR 20020000044A KR 20030058826 A KR20030058826 A KR 20030058826A
Authority
KR
South Korea
Prior art keywords
trench
substrate
forming
contact
layer
Prior art date
Application number
KR1020020000044A
Other languages
English (en)
Other versions
KR100806838B1 (ko
Inventor
오보석
서을규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020000044A priority Critical patent/KR100806838B1/ko
Publication of KR20030058826A publication Critical patent/KR20030058826A/ko
Application granted granted Critical
Publication of KR100806838B1 publication Critical patent/KR100806838B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

경계없는 콘택(borderless contact) 형성시 콘택 신뢰성을 향상시킬 수 있는 안정된 반도체소자의 콘택 및 그 형성방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 반도체소자의 콘택은 기판의 일영역에 형성된 트랜치 격리영역, 상기 트랜치 격리영역 상부 측면 및 모서리가 노출되도록 상기 트랜치 격리영역에 형성된 격리막, 상기 노출된 트랜치 격리영역 상부 측면 및 상부 모서리를 감싸도록 형성된 식각스톱용 측벽스페이서, 상기 트랜치 격리영역 일측의 상기 기판상에 형성된 도전층, 상기 트랜치 격리영역과 그 일측의 상기 기판 경계영역의 상기 도전층과 상기 측벽스페이서상에 콘택홀을 갖도록 상기 기판전면에 형성된 층간절연막, 상기 콘택홀내에 형성된 콘택플러그를 포함하여 구성됨을 특징으로 한다.

Description

반도체소자의 콘택 및 그 형성방법{contact of semiconductor device and method for fabricating the same}
본 발명은 반도체소자에 대한 것으로, 특히 반도체소자의 콘택 및 그 형성방법에 관한 것이다.
첨부 도면을 참조하여 종래 반도체소자의 콘택에 대하여 설명하면 다음과 같다.
도 1은 종래의 방법에 따라 형성된 반도체소자의 콘택 구조를 나타낸 사진이다.
반도체 기술이 발전함에 따라 점점 더 작은 실리콘 치수(dimesion)가 요구된다. 이에 따라서 보다 더 작은 게이트 길이, 보다 더 작은 격리영역이 필요하다.
보다 더 작은 격리영역을 위해서 셀로우 트랜치 격리영역(Shallow Trench Isolation:STI)이 필요하였으며 그리고 가능한 한 면적을 줄이는 의미에서 경계없는 콘택(Borderless contact)이 필요하게 되었다.
그러나 셀로우 트랜치 격리영역에서는 STI의 가장자리 부분에 외호(moat)가 생기고, 도 1에 도시한 바와 같이 STI와 기판의 경계영역에 경계없는 콘택을 형성할 때도 과도 식각되는 문제가 있었다.
상기에서 종래의 경계없는 콘택을 형성할 때 단순히 격리막이 형성된 전면에 식각스톱층을 덮고 콘택홀 식각을 하는 것이므로, 경계영역에서 과도식각(Over etch)이 발생하는데, 이와 같은 과도 식각을 줄이기 위해 가능한 얇은 식각스톱층이 적용되어야 하고 STI가 활성영역의 계면이상이 되어야 하는데, 이러한 공정을 진행하기도 어렵다.
상기와 같은 종래 반도체소자의 콘택은 다음과 같은 문제가 있다.
경계없는 콘택을 형성할 때 STI의 에지부분에 외호(moat)가 생기고, STI와 기판의 경계부분에서 과도식각이 발생하여 차후에 누설전류가 발생하는 문제가 발생한다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 경계없는 콘택(borderless contact) 형성시 콘택 신뢰성을 향상시킬 수 있는 안정된 반도체소자의 콘택 및 그 형성방법을 제공하는데 그 목적이 있다.
도 1은 종래의 방법에 따라 형성된 반도체소자의 콘택 구조를 나타낸 사진
도 2a 내지 도 2k는 본 발명의 실시예에 따른 반도체소자의 콘택 형성방법을 나타낸 공정단면도
* 도면의 주요 부분에 대한 부호의 설명 *
21 : 실리콘기판 22 : 제1절연막
23 : 제2절연막 24 : 감광막
25 : 셀로우 트랜치 격리영역 26 : 격리막
27 : 제3절연막 27a : 제1측벽스페이서
28 : 제4절연막 29 : 제2측벽스페이서
30 : 게이트산화막 31 : 게이트전극
32 : 저농도 불순물 이온주입영역 33 : 측벽스페이서
34 : 소오스/드레인영역 35 : 살리사이드층
36 : 층간절연막 37 : 콘택플러그
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 콘택은 기판의 일영역에 형성된 트랜치 격리영역, 상기 트랜치 격리영역 상부 측면 및 모서리가 노출되도록 상기 트랜치 격리영역에 형성된 격리막, 상기 노출된 트랜치 격리영역 상부 측면 및 상부 모서리를 감싸도록 형성된 식각스톱용 측벽스페이서, 상기 트랜치 격리영역 일측의 상기 기판상에 형성된 도전층, 상기 트랜치 격리영역과 그 일측의 상기 기판 경계영역의 상기 도전층과 상기 측벽스페이서상에 콘택홀을 갖도록 상기 기판전면에 형성된 층간절연막, 상기 콘택홀내에 형성된 콘택플러그를 포함하여 구성됨을 특징으로 한다.
상기와 같은 구성을 갖는 본 발명 반도체소자의 콘택 형성방법은 기판의 격리영역상에 트랜치를 형성하는 공정, 상기 기판보다 돌출되도록 상기 트랜치내에 격리막을 형성하는 공정, 상기 격리막의 돌출된 측면에 제1측벽스페이서를 형성하는 공정, 상기 트랜치 상부 측면이 노출되도록 상기 트랜치의 격리막을 식각하는 공정, 상기 제1측벽스페이서와 함께 상기 노출된 트랜치상부 측면 및 그 모서리를 감싸도록 식각스톱용 제2측벽스페이서를 형성하는 공정, 상기 트랜치 일측의 상기 기판상에 도전층을 형성하는 공정, 상기 격리막을 포함한 상기 기판 전면에 층간절연막을 증착하는 공정, 상기 제2측벽스페이서를 마스크로 상기 트랜치와 그 일측의 상기 기판의 경계영역에 콘택홀 형성하는 공정, 상기 콘택홀내에 콘택플러그를 형성하는 공정을 포함함을 특징으로 한다.
첨부 도면을 참조하여 본 발명 반도체소자의 콘택 및 그 형성방법에 대하여 설명하면 다음과 같다.
도 2a 내지 도 2k는 본 발명의 실시예에 따른 반도체소자의 콘택 형성방법을 나타낸 공정단면도 이다.
본 발명 반도체소자의 콘택은 도 2k에 도시한 바와 같이 실리콘기판(21)의 일영역에 셀로우 트랜치 격리영역(Shallow Trench Isolation:STI)이 형성되어 있고, 상기 STI의 상부 측면 및 모서리 부분이 노출되도록 상기 셀로우 트랜치 격리영역에 격리막(26)이 형성되어 있고, 상기 노출된 셀로우 트랜치 격리영역 상부 측면 및 모서리를 감싸도록 질화막으로 구성되었으며 식각스톱막 역할을 하는 측벽스페이서(29)가 형성되어 있다.
그리고 상기 셀로우 트랜치 격리영역 일측의 상기 실리콘기판(21)상에는 적층형성된 게이트산화막(30)과 게이트전극(31)이 있고, 게이트전극(31) 양측면에는 측벽스페이서(33)가 구성되어 있고, 게이트전극(33) 양측의 실리콘기판(21)에는LDD구조의 소오스/드레인영역(34)이 형성되어 있다. 미설명 부호 32는 LDD 구조를 형성하기 위한 저농도의 불순물 이온주입영역이다.
그리고 상기 STI 일측의 게이트전극(31)과 소오스/드레인영역(34)상 및 STI 타측의 실리콘기판(21)상에는 살리사이드층(35)이 형성되어 있다.
그리고 STI 일측의 게이트전극(31) 상부의 살리사이드층(35)과, STI 타측의 상기 실리콘기판(21)과 격리막(26)의 경계영역에 콘택홀을 갖는 층간절연막(36)이 형성되어 있다.
상기에서 STI 타측의 콘택홀은 상기 측벽스페이서(29)가 식각스톱막의 역할을 하여서 경계영역의 손실없이 형성되었다.
그리고 상기 콘택홀내에 콘택플러그(37)가 형성되어 있다.
상기와 같이 셀로우 트랜치 영역의 상부 양측면 및 그 모서리를 감싸도록 식각 스톱용 측벽스페이서(29)를 형성하고, 이를 이용해서 경계가 없는 콘택(borderless contact)이 형성되었다.
상기와 같은 구조를 형성하기 위한 본 발명 반도체소자의 콘택 형성방법은 먼저 도 2a에 도시한 바와 같이 활성영역과 격리영역이 정의된 실리콘기판(21)상에 산화막으로 구성된 제1절연막(22)과 질화막으로 구성된 제2절연막(23)을 증착한다.
이후에 도 2b에 도시한 바와 같이 제2절연막(23)상에 감광막(24)을 도포하고, 실리콘기판(21)의 격리영역상부의 제2절연막(23)이 드러나도록 노광 및 현상공정으로 상기 감광막(24)을 선택적으로 패터닝한다.
그리고 도 2c에 도시한 바와 같이 상기 패터닝돤 감광막(24)을 마스크로 제2절연막(23)과 제1절연막(22)과 실리콘기판(21)을 차례로 식각해서 셀로우 트랜치 격리영역(Shallow Trench Isolation:STI)(25)을 형성한다.
그리고 도 2d에 도시한 바와 같이 상기 STI를 포함한 제1, 제2절연막(22,23)상에 절연막을 증착한 후에 화학적 기계적 연마공정으로 상기 제2절연막(23)이 드러날때까지 평탄화하여 격리막(26)을 형성한다.
즉, 격리막(26)은 실리콘기판(21)보다 돌출되어 형성된다.
이후에 도 2e에 도시한 바와 같이 제2, 제1절연막(23,22)을 차례로 식각해서 STI에 실리콘기판(21)보다 돌출된 격리막(26)을 형성한다.
그리고 도 2f에 도시한 바와 같이 돌출된 격리막(26)을 포함한 실리콘기판(21) 전면에 질화막으로 구성된 제3절연막(27)을 증착한다.
다음에 도 2g에 도시한 바와 같이 제2절연막(27)을 에치백하여 격리막(26)의 돌출된 측면에 제1측벽스페이서(27a)를 형성한다.
이후에 도 2h에 도시한 바와 같이 상기 STI의 상부 측면이 노출되도록 격리막(26)을 일정깊이 식각한다.
그리고 도 2i에 도시한 바와 같이 상기 돌출된 제1측벽스페이서(27a)를 포함한 실리콘기판(21) 전면에 질화막으로 구성된 제4절연막(28)을 증착한다.
이후에 도 2j에 도시한 바와 같이 제4절연막(28)을 에치백하여 제1측벽스페이서(27a)와 함께 STI 상부 측면 및 모서리를 감싸도록 제2측벽스페이서(29)를 형성한다.
다음에 도 2k에 도시한 바와 같이 격리막(26) 일측의 상기 활성영역상에 게이트산화막(30)과 게이트전극(31)을 적층 형성한다.
그리고 게이트산화막(30)과 게이트전극(31) 양측면에 측벽스페이서(33)를 형성한다.
그리고 측벽스페이서(33) 및 게이트전극(31) 양측의 실리콘기판(21)내에는 LDD 구조를 이루도록 소오스/드레인영역(34)을 형성한다.
상기에서 LDD 구조의 소오스/드레인영역(34)을 형성하기 위해서 측벽스페이서(33) 형성전에 실리콘기판(21) 표면내에 저농도 불순물이온을 주입해서 저농도 불순물 이온주입영역(32)을 형성한다.
이후에 실리콘기판(21) 전면에 살리사이드층을 형성하고자 하는 금속층을 증착한 후에 열처리하여 게이트전극(31)과 소오스/드레인영역(34)상 및 격리막(26) 타측의 실리콘기판(21)상에 살리사이드층(35)을 형성한다.
이후에 살리사이드층(35)으로 변하지 않은 금속층을 제거한다.
그리고 실리콘기판(21) 전면에 층간절연막(36)을 증착하고, 게이트전극(31)상의 살리사이드층(35)과 격리막(26) 타측의 살리사이드층(35)이 드러나도록 층간절연막(36)을 식각해서 콘택홀을 형성한다.
상기에서 격리막(26) 타측에 형성하는 콘택홀은 살리사이드층(35)과 STI의 경계부분에 형성하는 것으로, 이때 STI 상부 측면 및 모서리에 형성된 제2측벽스페이서(29)가 식각스톱층의 역할을 하여 실리콘기판(21)까지 과도 식각(Over etch)되는 현상을 막아준다.
또한 제2측벽스페이서(29)가 STI 경계영역의 모서리를 감싸고 있으므로 경계부분에서 외호(Moat)가 형성되는 것을 방지할 수 있다.
이후에 상기 콘택홀내에 콘택플러그(37)를 형성하여 콘택 형성공정을 완료한다.
소자가 고집적화될수록 상기에서와 같이 STI와 실리콘기판(21)의 경계영역에 콘택을 형성하는 공정 즉, 경계가 없는 콘택을 형성하는 공정의 필요성이 더욱 커진다.
상기와 같은 본 발명 반도체소자의 콘택 및 그 형성방법은 다음과 같은 효과가 있다.
STI 상부 측면 및 모서리를 감싸도록 형성된 제2측벽스페이서가 식각스톱층의 역할을 하여 실리콘기판까지 과도 식각(Over etch)되는 현상을 막아주어 경계없는 콘택을 형성하기에 용이하다.
또한 제2측벽스페이서가 STI 경계영역의 모서리를 감싸고 있으므로 경계부분에서 외호(Moat)가 형성되거나 과도식각으로 누설전류가 발생하는 것을 방지하여 신뢰서 있는 안정된 콘택을 형성하기에 용이하다.

Claims (4)

  1. 기판의 일영역에 형성된 트랜치 격리영역,
    상기 트랜치 격리영역 상부 측면 및 모서리가 노출되도록 상기 트랜치 격리영역에 형성된 격리막,
    상기 노출된 트랜치 격리영역 상부 측면 및 모서리를 감싸도록 형성된 식각스톱용 측벽스페이서,
    상기 트랜치 격리영역 일측의 상기 기판상에 형성된 도전층,
    상기 트랜치 격리영역과 그 일측의 상기 기판 경계영역의 상기 도전층과 상기 측벽스페이서상에 콘택홀을 갖도록 형성된 층간절연막,
    상기 콘택홀내에 형성된 콘택플러그를 포함하여 구성됨을 특징으로 하는 반도체소자의 콘택.
  2. 기판의 격리영역상에 트랜치를 형성하는 공정,
    상기 기판보다 돌출되도록 상기 트랜치내에 격리막을 형성하는 공정,
    상기 격리막의 돌출된 측면에 제1측벽스페이서를 형성하는 공정,
    상기 트랜치 상부 측면이 노출되도록 상기 트랜치의 격리막을 식각하는 공정,
    상기 제1측벽스페이서와 함께 상기 노출된 트랜치상부 측면 및 그 모서리를 감싸도록 식각스톱용 제2측벽스페이서를 형성하는 공정,
    상기 트랜치 일측의 상기 기판상에 도전층을 형성하는 공정,
    상기 격리막을 포함한 상기 기판 전면에 층간절연막을 증착하는 공정,
    상기 제2측벽스페이서를 마스크로 상기 트랜치와 그 일측의 상기 기판의 경계영역에 콘택홀 형성하는 공정,
    상기 콘택홀내에 콘택플러그를 형성하는 공정을 포함함을 특징으로 하는 반도체소자의 콘택 형성방법.
  3. 제2항에 있어서,
    상기 기판보다 돌출되도록 상기 트랜치내에 격리막을 형성하는 공정은 활성영역과 격리영역이 정의된 상기 기판상에 제1절연막과 제2절연막(23)을 차례로 증착하는 공정,
    상기 제2절연막상에 마스크 물질을 도포하는 공정,
    상기 기판의 격리영역 상부의 상기 제2절연막이 드러나도록 상기 마스크 물질을 선택적으로 패터닝하는 공정,
    상기 패터닝돤 마스크 물질을 이용해서 상기 제2절연막과 제1절연막과 기판을 차례로 식각해서 트랜치를 형성하는 공정,
    상기 트랜치를 포함한 상기 제1, 제2절연막상에 제3절연막을 증착한 후에 상기 제2절연막이 드러날때까지 평탄화하여 격리막을 형성하는 공정,
    상기 제2, 제1절연막을 차례로 제거하는 공정을 포함하여 진행함을 특징으로 하는 반도체소자의 콘택 형성방법.
  4. 제2항에 있어서, 상기 제1, 제2측벽스페이서는 질화막으로 구성됨을 특징으로 하는 반도체소자의 콘택 형성방법.
KR1020020000044A 2002-01-02 2002-01-02 반도체소자의 콘택 및 그 형성방법 KR100806838B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020000044A KR100806838B1 (ko) 2002-01-02 2002-01-02 반도체소자의 콘택 및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020000044A KR100806838B1 (ko) 2002-01-02 2002-01-02 반도체소자의 콘택 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20030058826A true KR20030058826A (ko) 2003-07-07
KR100806838B1 KR100806838B1 (ko) 2008-02-25

Family

ID=31884859

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020000044A KR100806838B1 (ko) 2002-01-02 2002-01-02 반도체소자의 콘택 및 그 형성방법

Country Status (1)

Country Link
KR (1) KR100806838B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100613346B1 (ko) * 2004-12-15 2006-08-21 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
KR101004804B1 (ko) * 2003-07-18 2011-01-04 매그나칩 반도체 유한회사 반도체 소자의 형성방법
CN103715064A (zh) * 2012-10-09 2014-04-09 意法半导体公司 用于防范utbb上的与接触有关的短接的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051949B1 (ko) 2003-12-08 2011-07-26 매그나칩 반도체 유한회사 반도체 장치의 패턴 형성 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053647A (ja) * 1999-08-06 2001-02-23 Sharp Corp 同期捕捉装置
KR20010053647A (ko) * 1999-12-01 2001-07-02 박종섭 반도체장치의 콘택 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004804B1 (ko) * 2003-07-18 2011-01-04 매그나칩 반도체 유한회사 반도체 소자의 형성방법
KR100613346B1 (ko) * 2004-12-15 2006-08-21 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
CN103715064A (zh) * 2012-10-09 2014-04-09 意法半导体公司 用于防范utbb上的与接触有关的短接的方法

Also Published As

Publication number Publication date
KR100806838B1 (ko) 2008-02-25

Similar Documents

Publication Publication Date Title
KR100278996B1 (ko) 반도체장치의 콘택 형성방법
KR100806838B1 (ko) 반도체소자의 콘택 및 그 형성방법
JPH09139495A (ja) 半導体装置およびその製造方法
KR100399893B1 (ko) 아날로그 소자의 제조 방법
KR20010065747A (ko) 반도체소자의 쇼트 방지구조 및 그 제조방법
KR100321758B1 (ko) 반도체소자의제조방법
KR100477786B1 (ko) 반도체소자의 콘택 형성 방법
JPH07211908A (ja) Ｍｏｓ−ｆｅｔ製造方法
KR100451756B1 (ko) 반도체소자및그제조방법
KR100323725B1 (ko) 반도체소자 및 그의 제조방법
KR101012438B1 (ko) 반도체 소자의 제조방법
KR100351891B1 (ko) 반도체 소자 및 그의 제조 방법
KR100317311B1 (ko) 반도체소자 및 그의 제조방법
KR100298463B1 (ko) 반도체 소자 및 그의 제조방법
JP3523244B1 (ja) 半導体装置の製造方法
KR100475135B1 (ko) 반도체 소자의 콘택 형성방법
KR100290912B1 (ko) 반도체소자의 격리막 형성방법
KR100317333B1 (ko) 반도체 소자 제조방법
KR20000039307A (ko) 반도체장치의 콘택 형성방법
KR100223825B1 (ko) 반도체 소자의 격리영역 형성방법
KR100361512B1 (ko) 반도체장치의 콘택홀 형성방법
JPH06244415A (ja) 半導体装置およびその製造方法
KR100252849B1 (ko) 반도체 소자 및 그 제조방법
KR100273685B1 (ko) 반도체장치제조방법
KR20020002706A (ko) 트랜지스터 및 그의 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 13