KR20030055315A - 얼라인먼트 방법 및 장치 - Google Patents

얼라인먼트 방법 및 장치 Download PDF

Info

Publication number
KR20030055315A
KR20030055315A KR10-2003-7006847A KR20037006847A KR20030055315A KR 20030055315 A KR20030055315 A KR 20030055315A KR 20037006847 A KR20037006847 A KR 20037006847A KR 20030055315 A KR20030055315 A KR 20030055315A
Authority
KR
South Korea
Prior art keywords
alignment
joined
mark
recognition
screen
Prior art date
Application number
KR10-2003-7006847A
Other languages
English (en)
Other versions
KR100819571B1 (ko
Inventor
야먀우찌아끼라
우에니시다까시
Original Assignee
토레이 엔지니어링 컴퍼니, 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토레이 엔지니어링 컴퍼니, 리미티드 filed Critical 토레이 엔지니어링 컴퍼니, 리미티드
Publication of KR20030055315A publication Critical patent/KR20030055315A/ko
Application granted granted Critical
Publication of KR100819571B1 publication Critical patent/KR100819571B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Details Of Measuring And Other Instruments (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

제1 피접합물과, 피복재를 갖는 제2 피접합물의 상대 위치를 맞출 때, 제1 피접합물의 마크의 위치를 인식 수단에 의해 인식하는 동시에, 그 인식 위치를 기준으로 제2 피접합물의 피복재 외측의 영역에 대응하는 위치에, 제1 피접합물의 위치를 대표하는 기준 마크를 화면 상에 표시하고, 제2 피접합물의 피복재 외측에 부착되어 있는 제2 피접합물의 마크의 위치를 인식 수단에 의해 인식하는 동시에, 그 인식 위치를 화면 상에 표시하여, 제2 피접합물의 마크의 위치가 기준 마크의 위치에 대해 허용 정밀도 내에 들어가도록 제2 피접합물의 위치를 보정하는 얼라인먼트 방법 및 장치이다. 본 발명에 의해, 한 쪽의 피접합물이 피복재를 갖는 경우에도 양 피접합물의 상대 위치를 허용 정밀도 내로 확실하고 또한 용이하게 조정하는 것이 가능해진다.

Description

얼라인먼트 방법 및 장치{METH0D AND DEVICE F0R ALIGNMENT}
예를 들어 반도체 칩을 기판에 접합하여 실장하는 경우, 비도전성 필름 등의 피복재에 의해 일정 영역이 피복된 기판을 사용하는 경우가 있다. 접합 전에는, 칩과 기판의 상대 위치 관계는 소정의 정밀도 내에 맞추어져야만 한다. 그러나, 기판상의 칩의 위치 맞춤용 마크에 대응하는 위치가 비도전성 필름 등으로 피복되어 있으면, 그 위치에는 기판용 위치 맞춤용 마크를 부착할 수 없고, 즉 비도전성 필름 등으로 차폐되므로 기판용 위치 맞춤용 마크를 부착해도 그를 정확히 판독할 수 없다. 따라서, 현실적으로는, 이와 같은 비도전성 필름 등을 갖는 기판에 대해서는 칩과의 사이의 상대 위치를 매뉴얼이나 오토로(자동적으로) 맞출 수는 없었다.
본 발명은, 한 쪽이 비도전성 필름이나 비도전 페이스트 등으로 이루어지는 피복재를 갖는 피접합물끼리를 접합할 때의 상대 위치를 소정의 정밀도 내로 얼라인먼트하는 방법 및 장치에 관한 것이다.
도1은 본 발명의 일실시 형태에 관한 얼라인먼트 장치의 사시도이다.
도2는 도1의 장치를 갖는 본딩 장치의 부분 사시도이다.
도3은 피접합물로서의 칩과 기판의 확대 개략 사시도이다.
도4는 본 발명의 일실시 형태에 관한 얼라인먼트 방법의 제어 흐름도이다.
도5는 화면 상에서의 기준 마크와 기판의 위치 맞춤용 마크와의 위치 맞춤의 모습을 도시한 개략 구성도이다.
도6은 기준 게이지의 사시도이다.
도7은 다른 기준 게이지의 사시도이다.
그래서, 본 발명의 목적은 피접합물끼리를 접합하기 위해 얼라인먼트하는 경우에, 또한 한 쪽의 피접합물이 피복재를 갖는 경우에 양 피접합물간의 상대 위치를 허용 정밀도 내로 확실하고 또한 용이하게 조정하는 것이 가능한 얼라인먼트 방법 및 장치를 제공하는 데 있다.
상기 목적을 달성하기 위해, 본 발명에 관한 얼라인먼트 방법은 제1 피접합물과 피복재를 갖는 제2 피접합물의 상대 위치를 맞출 때, 제1 피접합물의 위치 맞춤용 마크의 위치를 인식 수단에 의해 인식하는 동시에, 그 인식 위치를 기준으로 제2 피접합물의 피복재 외측의 영역에 대응하는 위치에, 제1 피접합물의 위치를 대표하는 기준 마크를 화면 상에 표시하여 제2 피접합물의 피복재의 외측에 부착되어 있는 제2 피접합물의 위치 맞춤용 마크의 위치를 인식 수단에 의해 인식하는 동시에, 그 인식 위치를 상기 화면 상에 표시하여 제2 피접합물의 위치 맞춤용 마크의 위치가 상기 기준 마크의 위치에 대해 미리 정해진 허용 정밀도 내에 들어가도록 제2 피접합물의 위치를 보정하는 것을 특징으로 하는 방법으로 이루어진다.
이 방법에 있어서, 피복재로서는 비투과성인 것, 투과성인 것 중 어느 것이라도 좋고, 이 피복재는, 예를 들어 비도전성 필름이나 비도전 페이스트로 이루어져 제2 피접합물의 소정 영역에 설치되어 있다. 또한, 제1 피접합물은, 예를 들어 반도체 칩으로 이루어지고, 제2의 피접합물은, 예를 들어 기판(예를 들어 유리 기판)으로 이루어진다.
또한, 상기 얼라인먼트 방법은 제2 피접합물의 위치를 매뉴얼에서 보정하는 것도, 자동적으로(풀 오토로) 보정할 수도 있다. 또한 상기 얼라인먼트 방법에 있어서는, 제2 피접합물의 위치 맞춤용 마크의 위치를 인식할 때 인식 수단을 제1 피접합물의 위치 맞춤용 마크의 인식 위치로부터 제2 피접합물의 위치 맞춤용 마크의인식 위치로 이동시키도록 할 수 있다. 인식 수단을 이동시킬 경우에는, 그 이동에 수반하여 인식 수단에 의한 각 마크의 위치 인식 정밀도가 저하될 우려가 있지만, 그 정밀도 저하를 회피하기 위해 인식 수단의 이동에 수반하는 위치 인식의 오차를 기준 게이지로 캐리브레이션하는 것이 바람직하다.
또한, 상기 얼라인먼트 방법에 있어서는, 상기 화면 상에 표시된 기준 마크와 제2 피접합물의 위치 맞춤용 마크의 위치 관계로부터 화상 처리에 의해 제2 피접합물의 보정해야 할 양을 구하도록 할 수도 있다. 이 구한 보정량에 의거하여 제2 피접합물의 위치를 보정할 수 있다.
또한, 각 피접합물의 보유 지지, 이동계나 인식 수단의 축방향, 이동계 등에 어떤 기계적 요인에 의한 어긋남량이 발생하는 경우에는 그 어긋남량을 고려하여 그 어긋남량에 대응하는 오프셋량을 화면에 상기 제2 피접합물의 위치 맞춤용 마크를 표시할 때에 입력함으로써, 이와 같은 기계적 요인에 의한 오차를 수정하는 것이 가능하다.
이와 같은 얼라인먼트 방법에 의해 얼라인먼트한 후에 제2 피접합물의 위치 맞춤용 마크를 다시 인식하고, 정밀도를 확인한 후 제1 피접합물과 제2 피접합물을 접합하는 것이 바람직하다. 이와 같은 본딩 방법을 채용함으로써, 고정밀도의 얼라인먼트에 의한 고정밀도의 접합이 가능해진다.
본 발명에 관한 얼라인먼트 장치는 제1 피접합물과, 피복재를 갖는 제2 피접합물의 상대 위치를 맞추는 얼라인먼트 장치이며, 제1 피접합물의 위치 맞춤용 마크의 위치 및 제2 피접합물의 피복재 외측에 부착되어 있는 제2 피접합물의 위치맞춤용 마크를 인식하는 인식 수단과, 인식 수단에 의한 제1 피접합물의 위치 맞춤용 마크의 인식 위치를 기준으로 제2 피접합물의 피복재의 외측 영역에 대응하는 위치에, 제1 피접합물의 위치를 대표하는 기준 마크를 화면 상에 표시하는 동시에, 인식 수단에 의한 제2 피접합물의 위치 맞춤용 마크의 인식 위치를 동일한 화면 상에 표시하고, 기준 마크의 위치와 제2 피접합물의 위치 맞춤용 마크의 인식 위치와의 관계에 따라서 제2 피접합물의 보정량을 파악 가능한 화상 처리 수단을 갖는 것을 특징으로 하는 것으로 이루어진다.
제1 피접합물로서는, 예를 들어 반도체 칩으로 이루어지고, 제2 피접합물은, 예를 들어 피복재로서 비도전성 필름 또는 비도전 페이스트를 소정 영역에 피복한 기판으로 이루어진다. 인식 수단으로서는, 예를 들어 2대의 카메라를 이용할 수 있다. 또한, 인식 수단이 제2 피접합물측의 위치 맞춤용 마크를 인식하기 위해 이동되는 경우에는 인식 수단의 이동에 수반하는 위치 인식의 오차를 캐리브레이션하기 위한 기준 게이지를 갖는 것이 바람직하다.
이와 같은 본 발명에 관한 얼라인먼트 방법 및 장치에 있어서는, 제1 피접합물측의 위치에 의거하는 기준 마크가 화면 상에 설정, 표시되고, 그 제1 피접합물의 위치를 대표하는 기준 마크의 위치를 기준으로 제2 피접합물의 피복재 외의 영역에 부착된 제2 피접합물의 위치 맞춤용 마크의 위치(즉, 인식 수단에 의한 인식이 가능한 위치)가 인식되는 동시에 화면 상에 표시되고, 화면 상에 있어서의 양 마크의 위치의 어긋남량이 양 피접합물간의 위치 어긋남량으로서 파악된다. 이 위치 어긋남량에 의거하여 제1 피접합물의 위치에 대한 제2 피접합물의 위치를 매뉴얼 또는 오토로 보정함으로써, 양 피접합물의 상대 위치가 용이하게 허용 정밀도 내로 억제된다. 즉, 한 쪽의 피접합물이 비투과성 차폐재를 갖는 것이라도 원하는 고정밀도의 얼라인먼트가 가능해진다.
즉, 본 발명의 얼라인먼트 방법 및 장치에 따르면, 한 쪽의 피접합물이 피복재를 갖는 경우의 피접합물끼리의 접합시에, 양 피접합물간의 상대 위치를 확실하고 또한 용이하게 허용 정밀도 내로 조정할 수 있게 되어 종래 곤란했던 얼라인먼트를 실행할 수 있게 된다.
이하에, 본 발명의 바람직한 실시 형태를 도면을 참조하면서 설명한다.
도1 내지 도5는 본 발명의 일실시 형태에 관한 얼라인먼트 방법 및 장치를 도시하고 있다. 본 실시 태양에서는 제1 피접합물이 칩으로 이루어지고, 제2 피접합물이 소정 영역 상에 비도전성 필름을 피복한 유리 기판으로 이루어진다. 이 비도전성 필름은 투과성인 것이라도, 비투과성인 것이라도 좋다. 도면은 칩을 기판에 접합에 의해 실장하기 전의 얼라인먼트를 도시하고 있다. 단, 이들 양 피접합물의 종류는 본 발명에서 규정하는 요건을 만족시키는 한, 특별히 한정되지 않는다.
도1에 도시한 얼라인먼트 장치(1)는 본딩 장치 내에 조립된 장치이다. 제1 피접합물로서의 칩(2)은, 도2에 도시한 바와 같이 칩 트레이(3) 상으로부터 칩 공급 수단(4)에 의해 하나만 취출되어 반전 기능을 갖는 흡착 노즐(5)을 거쳐서 본딩 공구(6)의 하단부에 위치하는 본딩 헤드(7)의 하면에 공급되고, 그 곳에서 흡착 등에 의해 보유 지지된다. 본딩 공구(6)는 가압 실린더(8)에 의해 상하 방향(Z방향)으로 이동 가능하게 구성되어 있는 동시에, 접합시에 필요한 가압력을 부여할 수 있도록 되어 있다. Z 방향으로는 Z축 가이드(9)에 따라서 안내된다.
도1에 있어서, 상기 본딩 헤드(7)에 보유 지지된 칩(2)의 하방에는 진퇴 및 위치 조정 가능하게 인식 수단으로서의 2대의 카메라(10a, 10b)(카메라 No.1, 카메라 No.2)가 배치된다. 카메라(10a, 10b)는, 본 실시 태양에서는 상방에 위치되는 칩(2)의 위치 맞춤용 마크 및 삽입 동작 후에 상방에 위치되는 제2의 피접합물로서의 기판(11)의 위치 맞춤용 마크를 인식하도록 되어 있고, 상방의 마크만을 판독하는 일방향 카메라로 구성되어 있다. 단, 상방의 칩(2)의 위치와, 기판이 하방에 위치되는 경우의 그 하방에 위치되는 기판의 위치 맞춤용 마크의 위치를 인식할 수 있는 2시야 카메라로 구성하는 것도 가능하다. 2대의 카메라(10a, 10b)는 카메라테이블(12) 상에서 X 방향(X1, X2방향)으로 이동 가능하게 구성되어 있는 동시에, 카메라 테이블(12)에 의해 필요에 따라서 상하 방향(Z 방향) 및 진퇴 방향(Y 방향)으로도 위치 조정 가능하게 구성되어 있다.
기판(11)은 기판 테이블(13) 상에 흡착 등에 의해 보유 지지되어 있고, 기판 테이블(13)에 의해 X, Y 방향과 함께 회전 방향(θ 방향)으로 위치 조정할 수 있도록 되어 있다. 기판(11)은 기판 테이블(13)을 거쳐서 칩(2) 및 카메라(10a, 10b)의 상방으로 이동할 수 있고, 본 실시 태양에서는 후술하는 위치의 보정시에 기판(11)의 위치가 기판 테이블(13)의 인칭 동작에 의해 매뉴얼에서 미조정할 수 있도록 되어 있다. 이 미조정은 매뉴얼에 한정되지 않고, 풀 오토로 행하는 것도 가능하다.
기판(11)을 백업 유리 상에 얹는 경우에는 기판(11)과 백업 유리 사이에 0.1 ㎜ 정도의 간극을 두고, 얼라인먼트 후 하강시켜 기판(11)을 백업 유리에 얹는 방법이 바람직하다. 또한, 카메라 Z축이나 헤드 Z축, 기판 승강 Z축의 기울기 등에 의한 기판 하강시의 기계적 요인에 의한 X, Y 방향의 오차는 기판의 위치 맞춤용 마크를 화면에 표시할 때에 그 오차에 대응한 오프셋량을 입력함으로써 방지하는 것이 가능하다.
본딩 헤드(7)에 보유 지지된 칩(2)의 하면에는, 도3에 도시한 바와 같이 양 측에 각각 칩(2)용의 위치 맞춤용 마크(14a, 14b)가 부착되어 있다. 이 칩(2)의 크기와 대략 대응하는 크기의 비도전성 필름(15)이 기판(11)의 소정 영역[예를 들어, 복수의 접합용 단자(16)를 갖는 영역]에 피복, 접착되어 있다. 비도전성 필름(15)으로 피복된 영역에서는 비도전성 필름(15)에 의해 빛 등의 측정파가 차단되어 투과할 수 없으므로, 혹은 투과성이지만 정밀도가 좋은 판독이 어려우므로, 가령 위치 맞춤용 마크를 부착해도 그를 하방의 카메라(10a, 10b)로 정확히 판독할 수 없다. 즉, 종래 기술의 문제점으로서 지적한 바와 같다.
본 실시 태양에 있어서는 기판(11)의 비도전성 필름(15)으로 피복된 부분의 외측 영역에, 도3에 도시한 태양에서는 비도전성 필름(15)의 양 외측 영역에 기판(11)측의 위치 맞춤용 마크(17a, 17b)가 부착되어 있다. 기판(11)은 유리 기판으로 구성되어 있으므로 빛을 양호하게 투과할 수 있고, 이들 위치 맞춤용 마크(17a, 17b)는 하방의 카메라(10a, 10b)로 인식할 수 있다. 칩(2)의 위치에 대해 기판(11)의 위치가 다음과 같은 얼라인먼트 방법에 의해 목표로 하는 허용 정밀도 내로 조정된다.
도4에 도시한 바와 같이, 우선 칩(2)의 위치 맞춤용 마크(14a, 14b)가 카메라(10a, 10b)에 의해 판독되고(스텝 S1), 판독한 위치 맞춤용 마크(14a, 14b)의 인식 위치를 기준으로, 기판(11)의 비도전성 필름(15)의 외측 영역에 대응하는 위치에[즉, 기판(11)의 위치 맞춤용 마크(17a, 17b)의 위치에 대응하는 위치에] 칩(2)의 위치를 대표하는 기준 마크[예를 들어, 도3에 도시한 바와 같은 열십자(十)형 마크(18a, 18b)]가 화면 상에 설정, 표시된다(스텝 S2). 다음에 기판(11)이 기판 테이블(13)의 작동에 의해 카메라(10a, 10b)의 상방으로 삽입된다(스텝 S3). 그리고, 카메라(10a, 10b)가 카메라 테이블(12) 위를 X1, X2방향으로 기판(11)의 위치 맞춤용 마크(17a, 17b)의 위치로 이동된다(스텝 S4).
다음에, 기판(11)의 위치 맞춤용 마크(17a, 17b)를 카메라(10a, 10b)에 의해 인식하고, 도5에 도시한 바와 같이 상술한 기준 마크(18a, 18b)를 표시한 화면(19) 상에 상기 기준 마크(18a, 18b)의 위치를 기준으로 하여 화상 처리에 의해, 또한 위치 맞춤용 마크(17a, 17b)의 인식 위치를 화상 마크(20a, 20b)로서 표시한다(스텝 S5). 도5의 (a)는 열십자형의 기준 마크(18a, 18b)에 대해 원형의 화상 마크(20a, 20b)로서 표시한 것이다. 도5의 (b)는 열십자형의 기준 마크(18a, 18b)에 대해 정사각형의 화상 마크(20a', 20b')로서 표시한 것이다.
상기 화상 처리에 의해 화면(19) 상에 표시할 때는, 동시에 기준 마크(18a, 18b)의 위치에 기판(11)측 마크(20a, 20b)의 위치가 맞도록 기준 마크(18a, 18b)의 위치에 대한 기판(11)의 보정 이동해야 할 양을 X, Y, θ 방향에 관하여 표시할 수 있도록 하는 것이 바람직하다.
상기 표시 화면을 보면서, 예를 들어 기판 테이블(13)을 미소 인칭 작동시키면서 매뉴얼에서(사람 손에 의해) 기판(11)을 이동하여(단, 풀 오토로 이동시켜도 좋음), 그 위치를 조정한다(스텝 S6). 즉, 도5의 (a), (b)에 도시한 바와 같이, 기판(11)측의 화상 마크(20a, 20b)(20a', 20b')의 위치가 기준 마크(18a, 18b)의 위치와 일치하도록 조정한다. 이 얼라인먼트에서는 현재 기판(11)의 위치를 정확하게 인식하기 위해 화상 처리를 행하므로, 확인 버튼을 눌러 기판(11)의 위치 맞춤용 마크(17a, 17b)의 위치를 상기 화상 마크(20a, 20b)의 위치로서 화상 처리에 의해 위치 인식하여 얼라인먼트 오차를 표시한다(스텝 S7). 또한, 다음에 보정해야 할 양을 표시할 수 있도록 해 두는 것이 바람직하다.
이와 같이 하여 얼라인먼트된 칩(2)의 위치를 대표하는 기준 마크(18a, 18b)의 위치에 대한 기판(11)의 위치 맞춤용 마크(17a, 17b)에 대응하는 화상 마크(20a, 20b)의 위치가 허용 정밀도 내로 들어갔는지의 여부가 판정된다(스텝 S8). 허용 정밀도 내로 들어가지 않은 경우에는 스텝 S6으로 복귀하여 상기와 같은 동작을 반복한다. 허용 정밀도 내로 들어갔다고 판정되면, 칩 본딩 동작을 실행한다(스텝 S9). 이 허용 정밀도 내로 들어갔는지 여부의 확인 동작에 있어서는, 얼라인먼트 후에 기판(11)의 위치 맞춤용 마크(17a, 17b)를 다시 판독하여 정밀도를 확인한 후 본딩하도록 하면, 보다 확실하게 고정밀도로 본딩을 행할 수 있다.
이와 같이 본 실시 태양에 관한 얼라인먼트에 있어서는, 기판(11)이 비도전성 필름(15)에 의한 피복 영역을 갖는 경우라도 그 영역 밖에 위치 맞춤용 마크(17a, 17b)를 부착하여 그를 적절하게 이용하는 것이 가능해져, 칩(2)과 기판(11)이 용이하고 또한 고정밀도로 허용 오차 내에 확실하게 위치 맞춤된다.
또한, 상기와 같이 기판(11)의 위치 맞춤용 마크(17a, 17b) 인식을 위해 카메라(10a, 10b)를 이동시키므로, 이 이동에 수반하여 기계적인 덜걱거림 등에 의해 위치 인식의 정밀도 오차가 생길 우려가 있다. 그러나 그와 같은 경우에는, 예를 들어 도6에 도시한 바와 같은 기준 게이지(21)를 마련해 둠으로써 적절하게 캐리브레이션할 수 있고, 이동에 수반하여 발생한 오차를 정확하게 보정할 수 있다. 즉,카메라(10a, 10b)의 이동 방향(X1, X2) 또는 이동로에 따라서 미리 설정된 고정밀도의 비교 참조 마크(22)가 복수 배열된 기준 게이지(21)를 마련해 두어, 각 비교 참조 마크(22)와, 그들을 카메라(10a, 10b)로 판독한 위치(이동 중인 각 카메라 위치)와의 관계로부터 카메라(10a, 10b)의 이동에 수반하는 오차가 정확하게 교정된다.
또한, 상기 기준 게이지는, 예를 들어 도7에 도시한 바와 같이 X, Y 방향으로 비교 참조 마크(22')를 배열한 기준 게이지(21')로 구성해 두고, 이동 방향(X1, X2) 및 이동 방향(Y1, Y2)의 양 방향에 대해 캐리브레이션하는 것도 가능하다.
본 발명에 관한 얼라인먼트 방법 및 장치는 한 쪽이 피복재를 갖는 피접합물끼리의 위치 맞춤을 필요로 하는 모든 장치에 적용 할 수 있고, 특히 그와 같은 얼라인먼트를 사전에 필요로 하는 본딩 장치에 적합하다.

Claims (10)

  1. 제1 피접합물과, 피복재를 갖는 제2 피접합물과의 상대 위치를 맞출 때, 제1 피접합물의 위치 맞춤용 마크의 위치를 인식 수단에 의해 인식하는 동시에, 그 인식 위치를 기준으로 제2 피접합물의 피복재의 외측 영역에 대응하는 위치에, 제1 피접합물의 위치를 대표하는 기준 마크를 화면 상에 표시하고, 제2 피접합물의 피복재 외측에 부착되어 있는 제2 피접합물의 위치 맞춤용 마크의 위치를 인식 수단에 의해 인식하는 동시에, 그 인식 위치를 상기 화면 상에 표시하여 제2 피접합물의 위치 맞춤용 마크의 위치가 상기 기준 마크의 위치에 대해 미리 정해진 허용 정밀도 내로 들어가도록 제2 피접합물의 위치를 보정하는 것을 특징으로 하는 얼라인먼트 방법.
  2. 제1항에 있어서, 제2 피접합물의 위치 맞춤용 마크의 위치를 인식할 때, 인식 수단을 제1 피접합물의 위치 맞춤용 마크의 인식 위치로부터 제2 피접합물의 위치 맞춤용 마크의 인식 위치로 이동시키는 것을 특징으로 하는 얼라인먼트 방법.
  3. 제2항에 있어서, 인식 수단의 이동에 수반하는 위치 인식의 오차를 기준 게이지로 캐리브레이션하는 것을 특징으로 하는 얼라인먼트 방법.
  4. 제1항에 있어서, 상기 화면 상에 표시된 기준 마크와 제2의 피접합물의 위치맞춤용 마크와의 위치 관계로부터 화상 처리에 의해 제2 피접합물의 보정해야 할 양을 구하는 것을 특징으로 하는 얼라인먼트 방법.
  5. 제1항에 있어서, 상기 화면 상에 제2 피접합물의 위치 맞춤용 마크를 표시할 때에, 기계적 요인에 의한 어긋남량을 고려하여 오프셋량을 입력하는 것을 특징으로 하는 얼라인먼트 방법.
  6. 제1항에 기재된 방법에 의한 얼라인먼트 후, 제2 피접합물의 위치 맞춤용 마크를 다시 인식하고, 정밀도를 확인한 후 제1 피접합물과 제2 피접합물을 접합하는 것을 특징으로 하는 본딩 방법.
  7. 제1 피접합물과, 피복재를 갖는 제2 피접합물의 상대 위치를 맞추는 얼라인먼트 장치이며, 제1 피접합물의 위치 맞춤용 마크의 위치 및 제2 피접합물의 피복재 외측에 부착되어 있는 제2 피접합물의 위치 맞춤용 마크를 인식하는 인식 수단과, 인식 수단에 의한 제1 피접합물의 위치 맞춤용 마크의 인식 위치를 기준으로 제2 피접합물의 피복재 외측의 영역에 대응하는 위치에, 제1 피접합물의 위치를 대표하는 기준 마크를 화면 상에 표시하는 동시에, 인식 수단에 의한 제2 피접합물의 위치 맞춤용 마크의 인식 위치를 동일한 화면 상에 표시하고, 기준 마크의 위치와 제2 피접합물의 위치 맞춤용 마크의 인식 위치와의 관계에 따라서 제2 피접합물의 보정량을 파악 가능한 화상 처리 수단을 갖는 것을 특징으로 하는 얼라인먼트 장치.
  8. 제7항에 있어서, 제1 피접합물이 칩으로 이루어지고, 제2 피접합물이 피복재로서 비도전성 필름 또는 비도전 페이스트를 소정 영역에 피복한 기판으로 이루어지는 것을 특징으로 하는 얼라인먼트 장치.
  9. 제7항에 있어서, 인식 수단이 2대의 카메라로 이루어지는 것을 특징으로 하는 얼라인먼트 장치.
  10. 제7항에 있어서, 인식 수단의 이동에 수반하는 위치 인식의 오차를 캐리브레이션하기 위한 기준 게이지를 갖는 것을 특징으로 하는 얼라인먼트 장치.
KR1020037006847A 2000-11-22 2001-09-06 얼라인먼트 방법 및 장치 KR100819571B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000356277A JP2002162206A (ja) 2000-11-22 2000-11-22 アライメント方法および装置
JPJP-P-2000-00356277 2000-11-22
PCT/JP2001/007741 WO2002043138A1 (fr) 2000-11-22 2001-09-06 Procede et dispositif d'alignement

Publications (2)

Publication Number Publication Date
KR20030055315A true KR20030055315A (ko) 2003-07-02
KR100819571B1 KR100819571B1 (ko) 2008-04-04

Family

ID=18828556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037006847A KR100819571B1 (ko) 2000-11-22 2001-09-06 얼라인먼트 방법 및 장치

Country Status (5)

Country Link
JP (1) JP2002162206A (ko)
KR (1) KR100819571B1 (ko)
CN (1) CN1258809C (ko)
TW (1) TW508785B (ko)
WO (1) WO2002043138A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100890757B1 (ko) * 2007-12-05 2009-03-26 주식회사 나래나노텍 노즐 디스펜서의 노즐 오프셋 보정 장치 및 방법
KR100975647B1 (ko) * 2008-10-09 2010-08-17 주식회사 나래나노텍 잉크젯 헤드의 얼라인 장치, 액적 실시간 검사 장치, 및 잉크젯 헤드의 얼라인 및 액적 실시간 검사 장치
KR101132842B1 (ko) * 2009-10-22 2012-04-02 세크론 주식회사 다이본딩장치의 오프셋입력방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1349114A3 (en) 2002-03-19 2011-06-15 Canon Kabushiki Kaisha Sensor calibration apparatus, sensor calibration method, program, storage medium, information processing method, and information processing apparatus
JP2005166859A (ja) * 2003-12-02 2005-06-23 Athlete Fa Kk ボール搭載装置
CN100406846C (zh) * 2006-03-20 2008-07-30 友达光电股份有限公司 对准检测装置及对准偏移量的检测方法
CN102856239B (zh) * 2006-07-31 2018-03-30 温泰克工业有限公司 将预定元件置于目标平台的装置和方法
CN101188247B (zh) * 2007-08-16 2010-11-10 清华大学 一种有机电致发光显示器及其制备方法
JP5342210B2 (ja) 2008-10-30 2013-11-13 三菱重工業株式会社 アライメント装置制御装置およびアライメント方法
US8102064B2 (en) * 2010-04-08 2012-01-24 Nanya Technology Corp. Electrical alignment mark set and method for aligning wafer stack
JP6305887B2 (ja) * 2014-09-16 2018-04-04 東芝メモリ株式会社 半導体装置の製造方法及び半導体製造装置
CN105413769A (zh) * 2015-12-22 2016-03-23 苏州汶颢芯片科技有限公司 微流控芯片对准键合装置
KR102633129B1 (ko) * 2021-09-29 2024-02-06 한국생산기술연구원 다이 웨이퍼 간 본딩 시 정렬방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04302445A (ja) * 1991-03-29 1992-10-26 Toshiba Corp 半導体素子の実装構造
JPH07283272A (ja) * 1994-04-15 1995-10-27 Citizen Watch Co Ltd 電子部品搭載装置
JPH08162503A (ja) * 1994-11-30 1996-06-21 Casio Comput Co Ltd 電子部品の位置合わせ方法及びその装置
US5764366A (en) * 1995-11-30 1998-06-09 Lucent Technologies Inc. Method and apparatus for alignment and bonding

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100890757B1 (ko) * 2007-12-05 2009-03-26 주식회사 나래나노텍 노즐 디스펜서의 노즐 오프셋 보정 장치 및 방법
KR100975647B1 (ko) * 2008-10-09 2010-08-17 주식회사 나래나노텍 잉크젯 헤드의 얼라인 장치, 액적 실시간 검사 장치, 및 잉크젯 헤드의 얼라인 및 액적 실시간 검사 장치
KR101132842B1 (ko) * 2009-10-22 2012-04-02 세크론 주식회사 다이본딩장치의 오프셋입력방법

Also Published As

Publication number Publication date
CN1258809C (zh) 2006-06-07
CN1486507A (zh) 2004-03-31
KR100819571B1 (ko) 2008-04-04
TW508785B (en) 2002-11-01
WO2002043138A1 (fr) 2002-05-30
JP2002162206A (ja) 2002-06-07

Similar Documents

Publication Publication Date Title
KR100819571B1 (ko) 얼라인먼트 방법 및 장치
US7833572B2 (en) Method and apparatus for dispensing a viscous material on a substrate
US5235407A (en) System for placement and mounting of fine pitch integrated circuit devices
US7923056B2 (en) Method and apparatus for dispensing material on a substrate
CN1983539B (zh) 晶粒键合的方法
US9863755B2 (en) Automated position locator for a height sensor in a dispensing system
US5251266A (en) System for placement and mounting of fine pitch integrated circuit devices using a split mirror assembly
US4557599A (en) Calibration and alignment target plate
EP1972975B1 (en) Optical module and manufacturing method thereof
KR102132094B1 (ko) 전자 부품 실장 장치 및 전자 부품 실장 방법
US6055049A (en) Method and apparatus for calibrating a travel path and/or an angular position of a holding device in a means for manufacturing electrical assemblies as well as a calibration substrate
US6466841B2 (en) Apparatus and method for determining a reference position for an industrial robot
KR20210052530A (ko) 다이 부착 시스템, 및 이러한 시스템을 이용한 통합 정확도 검증 및 캘리브레이션을 위한 방법
JP3276537B2 (ja) チップボンディング装置およびそれにおけるキャリブレーション方法
US20050104230A1 (en) Chip mounting device and method of calibrating the device
EP0777263A2 (en) Method and apparatus for alignment and bonding
WO2004032584A2 (en) Selective wave solder system
JP2000164626A (ja) 部品のボンディング方法および装置
JP5157364B2 (ja) 接合対象物のアライメント方法、これを用いた部品接合方法および部品接合装置
JP2004128384A (ja) 部品実装装置および部品実装方法
JPH0346244A (ja) Ｔａｂ部品の実装装置における教示方法
JPH07283272A (ja) 電子部品搭載装置
JP3886850B2 (ja) アライメント・マーク位置検出方法
JP2000196300A (ja) 対象物認識配置装置
JPH04167600A (ja) 位置補正装置及び位置補正方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee