KR101132842B1 - 다이본딩장치의 오프셋입력방법 - Google Patents

다이본딩장치의 오프셋입력방법 Download PDF

Info

Publication number
KR101132842B1
KR101132842B1 KR1020090100609A KR20090100609A KR101132842B1 KR 101132842 B1 KR101132842 B1 KR 101132842B1 KR 1020090100609 A KR1020090100609 A KR 1020090100609A KR 20090100609 A KR20090100609 A KR 20090100609A KR 101132842 B1 KR101132842 B1 KR 101132842B1
Authority
KR
South Korea
Prior art keywords
offset
cell
die
bonding apparatus
semiconductor device
Prior art date
Application number
KR1020090100609A
Other languages
English (en)
Other versions
KR20110043884A (ko
Inventor
정탁
Original Assignee
세크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세크론 주식회사 filed Critical 세크론 주식회사
Priority to KR1020090100609A priority Critical patent/KR101132842B1/ko
Publication of KR20110043884A publication Critical patent/KR20110043884A/ko
Application granted granted Critical
Publication of KR101132842B1 publication Critical patent/KR101132842B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 다이본딩장치에서 반도체소자에 대한 X,Y,θ에 대한 오프셋을 조정을 위한 작업시 이를 수행하기 위한 시간이 단축되는 다이본딩장치의 오프셋입력방법에 관한 것이다.
본 발명의 다이본딩장치의 오프셋입력방법은 다이본딩장치가 보드상에 위치한 셀 및 보드상에 위치한 반도체소자가 표시된 이미지화면을 입력하는 1단계; 상기 이미지화면상에 표시된 θ바를 이용하여 θ축에 대한 오프셋을 사용자로부터 입력받는 2단계; 상기 다이본딩장치가 상기 이미지화면상에서 도형을 이용하여 타겟위치와 현재위치를 사용자로부터 입력받는 3단계; 상기 다이본딩장치가 이미지화면상에 도형을 이용하여 입력받은 타겟위치와 현재위치를 사용하여 반도체소자의 X와 Y의 위치 오프셋을 구하는 4단계;로 이루어진다.
다이본딩장치, 오프셋, 박스, 현재위치, 타겟위치

Description

다이본딩장치의 오프셋입력방법{ Offset input method of die bonding apparatus }
본 발명은 다이본딩장치의 오프셋입력방법에 관한 것이다. 더욱 상세하게는, 다이본딩장치에서 반도체소자에 대한 X,Y,θ에 대한 오프셋을 조정을 위한 작업시 이를 수행하기 위한 시간이 단축되는 다이본딩장치의 오프셋입력방법에 관한 것이다.
다이본딩장치는 반도체 웨이퍼를 픽업해서 비전시스템에서 검사하고 보드에 본딩하는 역할을 수행한다. 다이본딩장치는 보드에 본딩시 일정한 압력으로 일정시간동안 눌러 주게 된다. 이런 역할을 수행하기 위해서 다이본딩장치에는 픽커장치가 설치된다. 다이본딩장치의 픽커장치는 일정한 압력으로 반도체소자를 흡착하고 반도체소자를 눌러주는 정밀도가 중요하다.
다이본딩장치의 비전(화면)에 보여지는 반도체소자의 위치를 조절하기 위해서 X와 Y 및 θ에 대한 오프셋을 입력받는다. 상기 X와 Y 및 θ에 대한 오프셋을 입력받아 보드(PCB)상에 배열되어 있는 셀안에 정확하게 반도체소자를 배치할 수 있다. 종래에는 도 1에 도시된 바와 같이 비전에 보여지는 화면에서 사용자의 시각 에 의해서 반도체소자가 놓여질 위치와의 차이를 대략적으로 임의의 수치를 넣어 다이본딩이나 에폭시 쓰기(Writing) 반복테스트를 통해 정확한 위치오프셋을 찾는 방법을 이용해 왔다. 이렇게 할 경우 여러번의 시행착오를 거쳐 옮기게 되어 시간이 오래걸리게 되어 생산성에 문제가 있었다. 능숙한 작업자라고 하여도 상기의 과정을 수동으로 함에 의해서 일시적인 착오현상에 의해서 다량의 에러가 발생하는 문제점이 존재하였다.
또한 다이본딩장치에서 사용하는 자재가 바뀔때마다 X,Y,θ에 대한 오프셋조정을 위한 작업을 해야 하는데 이를 수행시에 종래방법에 의할 경우 여러번의 시행착오를 거쳐 수행해야하고 종래방법으로 수행하여도 정확성이 떨어지는 문제점이 있고, 다이본딩장치를 사용해서 작업을 오래하게 되면 X,Y,θ축이 틀어지게 되는데 종래의 방법을 사용하여 보정작업을 할 경우 시간이 오래걸리는 문제점이 존재하였다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 보드상에서 이동시켜야할 반도체소자의 이동거리 즉 오프셋을 시행착오없이 정확하게 구하기 위한 다이본딩장치의 오프셋입력방법을 제공하는 것을 목적으로 한다.
상기한 바와 같은 과제를 해결하기 위한 본 발명의 다이본딩장치의 오프셋입력방법은 다이본딩장치가 위치인 보드상에 위치한 셀-상기 셀은 반도체 소자의 다이가 부착될 자리임- 및 보드상에 위치한 반도체소자가 표시된 이미지화면을 입력하는 1단계; 상기 이미지화면상에 표시된 θ바를 이용하여 상기 다이의 기울어진 각도인 θ축에 대한 오프셋을 사용자로부터 입력받아 상기 다이와 셀 간의 θ축을 일치시키는 2단계; 상기 다이본딩장치가 상기 이미지화면상에서 도형을 이용하여 타겟위치와 현재위치를 사용자로부터 입력받는 3단계; 및 상기 다이본딩장치가 이미지화면상에 도형을 이용하여 입력받은 타겟위치와 현재위치를 사용하여 반도체소자의 X와 Y의 위치 오프셋을 구하는 4단계;를 포함한다.
또한, 본 발명의 다이본딩장치의 오프셋입력방법의 다른 형태는, 다이본딩장치가 보드상에 위치한 셀-상기 셀은 반도체 소자의 다이가 부착될 자리임- 및 보드상에 위치한 반도체소자가 표시된 이미지화면을 입력하는 1단계; 상기 다이본딩장치가 상기 이미지화면상에서 도형을 이용하여 타겟위치와 현재위치를 사용자로부터 입력받는 2단계; 상기 다이본딩장치가 이미지화면상에 도형을 이용하여 입력받은 타겟위치와 현재위치를 사용하여 반도체소자의 X와 Y의 위치 오프셋을 구하는 3단계; 및 상기 이미지화면상에 표시된 θ바를 이용하여 상기 다이의 기울어진 각도인 θ축에 대한 오프셋을 사용자로부터 입력받아 상기 다이와 셀 간의 θ축을 일치시키는 4단계를 포함한다.
본 발명의 다이본딩장치의 오프셋입력방법의 또 다른 형태는 다이본딩장치가 보드상에 위치한 셀-상기 셀은 반도체 소자의 다이가 부착될 자리임- 및 보드상에 위치한 반도체소자가 표시된 이미지화면을 입력하는 1단계; 상기 이미지화면상에 표시된 θ바를 이용하여 상기 다이의 기울어진 각도인 θ축에 대한 오프셋을 입력받아 상기 다이와 셀 간의 θ축을 일치시키는 2단계; 상기 다이본딩장치가 상기 셀과 상기 반도체소자의 사이의 공간사이에 4개의 도형박스를 사용자로부터 입력받아 상기 입력받은 도형박스로부터 셀의 윗변과 반도체소자의 윗변사이의 길이(d1), 셀의 아랫변과 반도체소자의 아랫변의 길이(d2), 셀의 좌측변과 반도체소자의 좌측변사이의 길이(d3), 셀의 우측변과 반도체소자의 우측변사이의 길이(d4)를 계산하는 3단계; 및 상기 4개의 길이를 이용하여 반도체소자의 X와 Y의 오프셋을 구하는 4단계를 포함한다.
본 발명의 다이본딩장치의 오프셋입력방법의 또 다른 형태는 다이본딩장치가 보드상에 위치한 셀-상기 셀은 반도체 소자의 다이가 부착될 자리임- 및 보드상에 위치한 반도체소자가 표시된 이미지화면을 입력하는 1단계; 상기 다이본딩장치가 상기 셀과 상기 반도체소자의 사이의 공간사이에 4개의 도형박스를 사용자로부터 입력받아 상기 입력받은 도형박스로부터 셀의 윗변과 반도체소자의 윗변사이의 길이(d1), 셀의 아랫변과 반도체소자의 아랫변의 길이(d2), 셀의 좌측변과 반도체소자의 좌측변사이의 길이(d3), 셀의 우측변과 반도체소자의 우측변사이의 길이(d4)를 계산하는 2단계; 상기 4개의 길이를 이용하여 반도체소자의 X와 Y의 오프셋을 구하는 3단계; 및 상기 이미지화면상에 표시된 θ바를 이용하여 상기 다이의 틀어진 각도인 θ축에 대한 오프셋을 입력받아 상기 다이와 셀 간의 θ축을 일치시키는 4단계를 포함한다.
바람직하게는 상기 도형은 사각형을 사용할 수도 있다.
상기 4단계는 상기 d1과 d2의 평균을 구하고 상기 평균과 d1과 d2중 작은값을 사용하여 Y의 오프셋을 구하는 (a)단계; 및 상기 d3와 d4의 평균을 구하고 상기 평균과 d3와 d4중 작은값을 사용하여 X의 오프셋을 구하는 (b)단계;를 포함할 수도 있다.
또한, 상기 4단계는, 상기 d3와 d4의 평균을 구하고 상기 평균과 d3와 d4중 작은값을 사용하여 X의 오프셋을 구하는 (c)단계; 및 상기 d1과 d2의 평균을 구하고 상기 평균과 d1과 d2중 작은값을 사용하여 Y의 오프셋을 구하는 (d)단계;를 포함할 수도 있다.
본 발명은 다이본딩장치에서 사용하는 자재가 바뀔때마다 X,Y,θ에 대한 오프셋 조정을 위한 작업을 해야 하는데 이를 수행하기 위한 시간이 단축되는 효과가 있다.
다이본딩장치를 사용해서 작업을 오래하게 되면 X,Y,θ축이 틀어지게 되는데 본 발명을 사용하여 보정작업을 할 경우 시간이 단축되는 효과가 있다.
본 발명에 의하면 능숙한 사용자의 일시적인 착오현상으로 인한 다량의 에러를 방지하여 생산성을 향상시키는 효과가 있다.
이하에서는 첨부한 도면을 참조하면서 본 발명의 실시예에 대한 구성 및 작 용을 상세하게 설명하기로 한다.
본 발명인 다이본딩장치의 오프셋입력방법에서 사용하는 X와 Y축에 대한 오프셋 및 θ축에 대한 오프셋을 구하는 방법을 먼저 설명한다.
도 2는 보드(PCB,100)위에 정렬되어 셀이 배치된 것을 도시하고 있다. 도 3은 다이본딩장치가 웨이퍼상의 반도체소자(120)를 보드(100)의 셀(110)에 배치하는 것을 도시하고 있다. X축은 가로방향의 좌표축이고 Y축은 세로방향의 좌표축이다. 그리고 θ축은 X와 Y축의 평면에 대하여 수직으로 세워진 축으로서 X와 Y축의 원점을 중심으로 반시계방향으로 각도를 측정할 수 있는 축이다.
먼저 X와 Y축에 대한 오프셋을 구하는 방법을 설명한다. 반도체소자(120)를 셀(110)에 배치할 때 원하는 곳에 배치하기 위해서 현재의 위치와 원하는 위치 사이의 X와 Y축에 대한 오프셋을 구하여 반도체소자의 위치를 보정하여야 한다.
이러한 X와 Y에 대한 오프셋을 구하기 위한 방법으로는 두가지 방법이 있다. 첫번째 방법으로는 현재 반도체소자(120)가 위치한 곳의 위치를 사각형 도형박스를 이용하여 입력받고 이동시키기 원하는 위치의 사각형 도형박스를 입력받는다. 도 4에 도시된 바와 같이 현재 위치의 사각형 박스의 A1과 원하는 위치(타겟)의 사각형 박스에서 A2를 이용하여 두 점사이의 거리를 구한다. A1과 A2의 위치차이를 구하여 X와 Y의 오프셋을 구한다.
두번째 방법으로는 도 5에 도시된 바와 같이 셀(110)과 상기 반도체소자(120)의 사이의 공간사이에 4개의 도형박스를 사용자로부터 입력받아 상기 입력받은 도형박스로부터 셀의 윗변과 반도체소자의 윗변사이의 길이(d1), 셀의 아랫변 과 반도체소자의 아랫변의 길이(d2), 셀의 좌측변과 반도체소자의 좌측변사이의 길이(d3), 셀의 우측변과 반도체소자의 우측변사이의 길이(d4)를 계산한다. d1, d2, d3, d4를 이용하여 X와 Y의 오프셋을 계산하여 셀에서 원하는 위치에 반도체소자를 위치시킬수 있다.
다음으로 θ축에 대한 오프셋을 구하는 방법을 도 8 및 도 9를 참조하여 설명한다. 도 8 및 도 9에 도시된 바와 같이 다이본딩장치의 이미지 화면 상에 표시된 θ바(200)는 PCB의 셀(110, Cell) 안에 반도체 소자의 다이(Die)를 부착할 경우, 셀(100)의 테두리와 상기 다이를 수직 & 수평으로 θ(Theta)를 일치시키는 역할을 해야 되는데, 도 8과 같이 다이(Die)가 틀어진 상태로 이미지 화면 상에 보일 경우 θ바(200)를 마우스로 드래그하여 틀어진 다이만큼 맞춘후 저장을 누르게 되면 틀어진 다이의 양만큼 기울어진 θ축 오프셋을 구하게 된다.
그런 다음, 사용자는 틀어진 다이의 θ축 오프셋 값을 입력하게 되면 θ바(200)가 입력된 θ축 오프셋 값만큼 조정됨으로써, 도 9와 같이 반도체 소자의 다이와 셀(100) 간의 θ축이 일치하게 되는 것이다.
다음으로 순서도를 사용하여 본 발명인 다이본딩장치의 오프셋입력방법을 상세하게 설명한다. 도 6은 X와 Y의 오프셋을 구하기 위해서 첫번째 방법을 사용한 제 1실시예를 도시하고 있다. 도 6에 도시된 바와 같이 다이본딩장치의 오프셋입력방법은 다이본딩장치가 보드상에 위치한 셀 및 보드상에 위치한 반도체소자가 표시된 이미지화면을 입력한다(S110). 상기 이미지화면상에 표시된 θ바를 이용하여 반도체 소자의 다이의 기울어진 각도인 θ축에 대한 오프셋을 사용자로부터 입력받아 상기 다이와 셀 간의 θ축을 일치시킨다(S120). 상기 다이본딩장치가 상기 이미지화면상에서 도형을 이용하여 타겟위치와 현재위치를 사용자로부터 입력받는다(S130). 마지막으로 상기 다이본딩장치가 이미지화면상에 도형을 이용하여 입력받은 타겟위치와 현재위치를 사용하여 반도체소자의 X와 Y의 위치 오프셋을 구한다(S140). 바람직하게는 X와 Y축에 대한 오프셋을 먼저 구한다음에 상술한 바와 같은 θ축에 대한 오프셋을 구할 수도 있다. 타겟위치와 현재위치를 구하기 위해서 사용하는 도형은 여러가지 형태의 도형을 사용할 수 있다. 바람직하게는 사각형 도형을 사용할 수 있다.
도 7은 X와 Y의 오프셋을 구하기 위해서 두번째 방법을 사용한 제 2실시예를 도시하고 있다. 도 7에 도시된 바와 같이 다이본딩장치의 오프셋입력방법은 다이본딩장치가 보드상에 위치한 셀 및 보드상에 위치한 반도체소자가 표시된 이미지화면을 입력한다(S210). 상기 이미지화면상에 표시된 θ바를 이용하여 반도체 소자의 다이의 기울어진 각도인 θ축에 대한 오프셋을 사용자로부터 입력받아 상기 다이와 셀 간의 θ축을 일치시킨다(S220). 상기 다이본딩장치가 상기 셀과 상기 반도체소자의 사이의 공간사이에 4개의 도형박스를 사용자로부터 입력받아 상기 입력받은 도형박스로부터 셀의 윗변과 반도체소자의 윗변사이의 길이(d1), 셀의 아랫변과 반도체소자의 아랫변의 길이(d2), 셀의 좌측변과 반도체소자의 좌측변사이의 길이(d3), 셀의 우측변과 반도체소자의 우측변사이의 길이(d4)를 계산한다(S230). 마지막으로 상기 4개의 길이를 이용하여 반도체소자의 X와 Y의 오프셋을 구한다(S240). 바람직하게는 X와 Y축에 대한 오프셋을 먼저 구한다음에 상술한 바와 같은 θ축에 대한 오프셋을 구할 수도 있다.
이하에서는 X와 Y의 오프셋을 구하는 것을 좀더 구체적으로 설명한다. 먼저 상기 d1과 d2의 평균을 구하고 상기 평균과 d1과 d2중 작은값을 사용하여 Y의 오프셋을 구한다. 다음으로 상기 d3와 d4의 평균을 구하고 상기 평균과 d3와 d4중 작은값을 사용하여 X의 오프셋을 구한다.
본 발명은 다이본딩장치에서 사용하는 자재가 바뀔때마다 X,Y,θ에 대한 오프셋을 조정을 위한 작업을 해야 하는데 이를 수행하기 위한 시간이 단축되는 효과가 있어 산업상 매우 유용하다.
이상으로 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고 다른 구체적인 형태로 실시할 수 있다는 것을 이해할 수 있을 것이다. 따라서 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것이다.
도 1은 종래에 이미지화면을 이용하여 사용자의 시각에 의해서 반도체소자가 놓여질 위치와의 차이를 대략적으로 구한 임의의 수치를 넣는 화면이다.
도 2는 보드(PCB,100)위에 정렬되어 셀이 배치된 것을 보여주는 도면이다.
도 3은 다이본딩장치가 웨이퍼상의 반도체소자(120)를 보드(100)의 셀(110)에 배치하는 것을 보여주는 도면이다.
도 4는 X와 Y의 오프셋을 구하기 위한 첫번째 방법에 대한 이미지화면이다.
도 5는 X와 Y의 오프셋을 구하기 위한 두번째 방법에 대한 이미지화면이다.
도 6은 본 발명인 다이본딩장치의 오프셋입력방법에서 X와 Y의 오프셋을 구하기 위해서 첫번째 방법을 사용한 제 1실시예의 순서도이다.
도 7은 본 발명인 다이본딩장치의 오프셋입력방법에서 X와 Y의 오프셋을 구하기 위해서 두번째 방법을 사용한 제 2실시예의 순서도이다.
도 8 및 도 9는 본 발명에 따라 θ축에 대한 오프셋을 구하는 방법을 설명하기 위한 도면이다.
< 도면의 주요부호에 대한 설명 >
100 : 보드(PCB) 110 : 셀
120 : 반도체소자 130 : 웨이퍼
200 : θ바

Claims (7)

  1. 다이본딩장치의 오프셋입력방법에 있어서,
    다이본딩장치가 위치인 보드상에 위치한 셀-상기 셀은 반도체 소자의 다이가 부착될 자리임- 및 보드상에 위치한 반도체소자가 표시된 이미지화면을 입력하는 1단계;
    상기 이미지화면상에 표시된 θ바를 이용하여 상기 다이의 기울어진 각도인 θ축에 대한 오프셋을 사용자로부터 입력받아 상기 다이와 셀 간의 θ축을 일치시키는 2단계;
    상기 다이본딩장치가 상기 이미지화면상에서 도형을 이용하여 타겟위치와 현재위치를 사용자로부터 입력받는 3단계; 및
    상기 다이본딩장치가 이미지화면상에 도형을 이용하여 입력받은 타겟위치와 현재위치를 사용하여 반도체소자의 X와 Y의 위치 오프셋을 구하는 4단계;를 포함하는 것을 특징으로 하는 다이본딩장치의 오프셋입력방법.
  2. 다이본딩장치의 오프셋입력방법에 있어서,
    다이본딩장치가 보드상에 위치한 셀-상기 셀은 반도체 소자의 다이가 부착될 자리임- 및 보드상에 위치한 반도체소자가 표시된 이미지화면을 입력하는 1단계;
    상기 다이본딩장치가 상기 이미지화면상에서 도형을 이용하여 타겟위치와 현재위치를 사용자로부터 입력받는 2단계;
    상기 다이본딩장치가 이미지화면상에 도형을 이용하여 입력받은 타겟위치와 현재위치를 사용하여 반도체소자의 X와 Y의 위치 오프셋을 구하는 3단계; 및
    상기 이미지화면상에 표시된 θ바를 이용하여 상기 다이의 기울어진 각도인 θ축에 대한 오프셋을 사용자로부터 입력받아 상기 다이와 셀 간의 θ축을 일치시키는 4단계;를 포함하는 것을 특징으로 하는 다이본딩장치의 오프셋입력방법.
  3. 다이본딩장치의 오프셋입력방법에 있어서,
    다이본딩장치가 보드상에 위치한 셀-상기 셀은 반도체 소자의 다이가 부착될 자리임- 및 보드상에 위치한 반도체소자가 표시된 이미지화면을 입력하는 1단계;
    상기 이미지화면상에 표시된 θ바를 이용하여 상기 다이의 기울어진 각도인 θ축에 대한 오프셋을 입력받아 상기 다이와 셀 간의 θ축을 일치시키는 2단계;
    상기 다이본딩장치가 상기 셀과 상기 반도체소자의 사이의 공간사이에 4개의 도형박스를 사용자로부터 입력받아 상기 입력받은 도형박스로부터 셀의 윗변과 반도체소자의 윗변사이의 길이(d1), 셀의 아랫변과 반도체소자의 아랫변의 길이(d2), 셀의 좌측변과 반도체소자의 좌측변사이의 길이(d3), 셀의 우측변과 반도체소자의 우측변사이의 길이(d4)를 계산하는 3단계; 및
    상기 4개의 길이를 이용하여 반도체소자의 X와 Y의 오프셋을 구하는 4단계;를 포함하는 것을 특징으로 하는 다이본딩장치의 오프셋입력방법.
  4. 다이본딩장치의 오프셋입력방법에 있어서,
    다이본딩장치가 보드상에 위치한 셀-상기 셀은 반도체 소자의 다이가 부착될 자리임- 및 보드상에 위치한 반도체소자가 표시된 이미지화면을 입력하는 1단계;
    상기 다이본딩장치가 상기 셀과 상기 반도체소자의 사이의 공간사이에 4개의 도형박스를 사용자로부터 입력받아 상기 입력받은 도형박스로부터 셀의 윗변과 반도체소자의 윗변사이의 길이(d1), 셀의 아랫변과 반도체소자의 아랫변의 길이(d2), 셀의 좌측변과 반도체소자의 좌측변사이의 길이(d3), 셀의 우측변과 반도체소자의 우측변사이의 길이(d4)를 계산하는 2단계;
    상기 4개의 길이를 이용하여 반도체소자의 X와 Y의 오프셋을 구하는 3단계;및
    상기 이미지화면상에 표시된 θ바를 이용하여 상기 다이의 틀어진 각도인 θ축에 대한 오프셋을 입력받아 상기 다이와 셀 간의 θ축을 일치시키는 4단계;를 포함하는 것을 특징으로 하는 다이본딩장치의 오프셋입력방법.
  5. 제 1항 또는 제 2항에 있어서,
    상기 도형은,
    사각형인 것을 특징으로 하는 상기 다이본딩장치의 오프셋입력방법.
  6. 제 3항에 있어서,
    상기 4단계는,
    (a) 상기 d1과 d2의 평균을 구하고 상기 평균과 d1과 d2중 작은값을 사용하여 Y의 오프셋을 구하는 단계; 및
    (b) 상기 d3와 d4의 평균을 구하고 상기 평균과 d3와 d4중 작은값을 사용하여 X의 오프셋을 구하는 단계;를 포함하는 것을 특징으로 하는 상기 다이본딩장치 의 오프셋입력방법.
  7. 제 3항에 있어서,
    상기 4단계는,
    (c) 상기 d3와 d4의 평균을 구하고 상기 평균과 d3와 d4중 작은값을 사용하여 X의 오프셋을 구하는 단계; 및
    (d) 상기 d1과 d2의 평균을 구하고 상기 평균과 d1과 d2중 작은값을 사용하여 Y의 오프셋을 구하는 단계;를 포함하는 것을 특징으로 하는 상기 다이본딩장치의 오프셋입력방법.
KR1020090100609A 2009-10-22 2009-10-22 다이본딩장치의 오프셋입력방법 KR101132842B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090100609A KR101132842B1 (ko) 2009-10-22 2009-10-22 다이본딩장치의 오프셋입력방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090100609A KR101132842B1 (ko) 2009-10-22 2009-10-22 다이본딩장치의 오프셋입력방법

Publications (2)

Publication Number Publication Date
KR20110043884A KR20110043884A (ko) 2011-04-28
KR101132842B1 true KR101132842B1 (ko) 2012-04-02

Family

ID=44048838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090100609A KR101132842B1 (ko) 2009-10-22 2009-10-22 다이본딩장치의 오프셋입력방법

Country Status (1)

Country Link
KR (1) KR101132842B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109524412A (zh) * 2018-11-14 2019-03-26 长江存储科技有限责任公司 三维存储器及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055315A (ko) * 2000-11-22 2003-07-02 토레이 엔지니어링 컴퍼니, 리미티드 얼라인먼트 방법 및 장치
JP2003243453A (ja) 2002-02-15 2003-08-29 Toshiba Corp 半導体装置の製造方法ならびにフリップチップボンディング装置
JP2004127995A (ja) 2002-09-30 2004-04-22 Shinkawa Ltd ボンディング装置におけるオフセット測定機構及びボンディング装置におけるオフセット測定方法
KR20090053142A (ko) * 2007-11-22 2009-05-27 삼성테크윈 주식회사 와이어 본딩의 본딩 위치 자동보상 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055315A (ko) * 2000-11-22 2003-07-02 토레이 엔지니어링 컴퍼니, 리미티드 얼라인먼트 방법 및 장치
JP2003243453A (ja) 2002-02-15 2003-08-29 Toshiba Corp 半導体装置の製造方法ならびにフリップチップボンディング装置
JP2004127995A (ja) 2002-09-30 2004-04-22 Shinkawa Ltd ボンディング装置におけるオフセット測定機構及びボンディング装置におけるオフセット測定方法
KR20090053142A (ko) * 2007-11-22 2009-05-27 삼성테크윈 주식회사 와이어 본딩의 본딩 위치 자동보상 방법

Also Published As

Publication number Publication date
KR20110043884A (ko) 2011-04-28

Similar Documents

Publication Publication Date Title
US6715413B2 (en) Apparatus and method of screen printing
US10108031B2 (en) Substrate detection apparatus and protrusion height detection method
US20060267613A1 (en) Movement amount operation correction method for prober, movement amount operation correction processing program, and prober
CN104894510B (zh) 用于制作掩模集成框架的对位方法及系统
US20150210064A1 (en) Method of correcting a screen printer and a board inspection system using the same
CN105116571B (zh) 一种基板对位检测校准装置和方法
WO2024027058A1 (zh) 工件通孔位置校准方法及检测装置
KR20140106299A (ko) 카메라와 변위센서를 이용한 스테이지 캘리브레이션 방법
KR20200083669A (ko) 평면도 측정 방법 및 핀 높이 조정 방법
JP5545737B2 (ja) 部品実装機及び画像処理方法
KR101446942B1 (ko) 에스에스디용 케이스의 평탄도 보정장치 및 보정방법
US20140261027A1 (en) Screen printing system with positional alignment
KR101132842B1 (ko) 다이본딩장치의 오프셋입력방법
EP2931014A1 (en) Apparatus and method for generating mounting data, and substrate manufacturing system
US11967058B2 (en) Semiconductor overlay measurements using machine learning
CN111128829B (zh) 对准方法及校准方法
CN104360548B (zh) 液晶喷墨涂布设备及参数调整方法、液晶涂布与检查系统
CN105431032A (zh) 一种基板检测方法
US11862495B2 (en) Monitor wafer measuring method and measuring apparatus
CN111816599B (zh) 晶粒定位器及晶粒的定位方法
KR100822894B1 (ko) 페이스트 도포장치의 단면적 측정 위치 보정방법
KR102417464B1 (ko) 전자 부품의 실장 장치
CN103646885A (zh) 一种减小电子显微镜观察晶圆缺陷误差的方法
US11198287B2 (en) Screen printing machine
KR101497947B1 (ko) 솔더 조인트의 검사방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150305

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200227

Year of fee payment: 9