KR20030053590A - 능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법 - Google Patents

능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법 Download PDF

Info

Publication number
KR20030053590A
KR20030053590A KR1020010083343A KR20010083343A KR20030053590A KR 20030053590 A KR20030053590 A KR 20030053590A KR 1020010083343 A KR1020010083343 A KR 1020010083343A KR 20010083343 A KR20010083343 A KR 20010083343A KR 20030053590 A KR20030053590 A KR 20030053590A
Authority
KR
South Korea
Prior art keywords
resistance value
variable resistor
resistor
control code
resistance
Prior art date
Application number
KR1020010083343A
Other languages
English (en)
Other versions
KR100446292B1 (ko
Inventor
송호영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0083343A priority Critical patent/KR100446292B1/ko
Priority to US10/271,455 priority patent/US6768393B2/en
Priority to JP2002364279A priority patent/JP4316866B2/ja
Publication of KR20030053590A publication Critical patent/KR20030053590A/ko
Application granted granted Critical
Publication of KR100446292B1 publication Critical patent/KR100446292B1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/625—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc
    • G05F1/63—Regulating voltage or current wherein it is irrelevant whether the variable actually regulated is ac or dc using variable impedances in series with the load as final control devices
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Memory System (AREA)

Abstract

공정, 전압, 또는 온도의 변화에 둔감하게 종단저항값을 교정할 수 있는 교정 방법이 개시된다. 상기 능동종단저항의 저항값을 교정하는 방법은 (a) 제1가변저항의 저항값을 외부저항의 저항값으로 교정하는 동시에 제2가변저항의 저항값을 상기 제1가변저항의 저항값으로 교정하는 단계; 및 (b) 상기 능동종단저항의 저항값을 상기 외부저항의 저항값으로 교정하는 단계를 구비한다. 상기 (a)단계는 제1제어코드에 응답하여 상기 제1가변저항의 저항값을 상기 외부저항의 저항값으로 교정하는 동시에 제2제어코드에 응답하여 상기 제2가변저항의 저항값을 상기 제1가변저항의 저항값으로 교정하는 단계를 구비한다. 상기 제1제어코드는 상기 제1가변저항의 저항값과 상기 외부저항의 저항값의 비교결과에 상응하여 발생되며, 상기 제2제어코드는 상기 제1가변저항의 저항값과 상기 제2가변저항의 저항값의 비교결과에 상응하여 발생된다. 상기 (a)단계는 상기 제1가변저항의 저항값과 상기 제2저항의 저항값이 동시에 증가되거나 또는 감소되는 단계를 구비한다.

Description

능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과 능동 종단저항 교정방법{Circuit and method for calibrating active termination resistance and memory device having the same}
본 발명은 버스의 종단에 관한 것으로, 보다 상세하게는 공정, 전압 또는 온도의 변화에 무관하게 능동종단의 저항값을 교정할 수 있는 교정회로와 그 방법 및 상기 교정회로를 구비하는 메모리장치에 관한 것이다.
일반적으로 메모리 시스템에서 버스의 종단을 위하여 SSTL(stub bus Terminated logic)과 능동종단(active termination)이 사용된다. 능동종단은 온-칩 종단(on-chip termination)이라고도 하며, 칩 내부의 능동종단 저항(이하 '종단저항'이라 한다.)을 사용하여 버스의 종단을 하는 것이다. 능동종단은 SSTL보다 신호전달특성(signal integrity)이 좋고, 데이터 레이트(data rate)가 높다.
종단저항의 저항값(이하 '종단저항값'이라 한다.)을 얼마나 정확하게 원하는 저항값으로 교정(calibration)할 수 있느냐가 능동종단의 관건(key point)이다. 종래에는 종단저항값을 교정하기 위한 제어신호로 아날로그 제어전압을 사용하였는데, 상기 제어전압은 노이즈에 민감하므로 종단저항값을 정확하게 교정할 수 없는 문제점이 있다. 또한 제어전압이 노이즈에 민감하므로 버스의 신호전달특성이 저하되는 문제점이 있었다.
두 개의 칩들을 공유하여 능동종단을 하는 경우(이하 '×2'이라 한다.) 또는 네 개의 칩들을 공유하여 능동종단을 하는 경우(이하 '×4'이라 한다.)는 하나의 칩으로 능동종단을 하는 경우(이하 '×1'이라 한다.)에 비하여 종단저항값을 교정하기 위한 다른 교정회로가 부가적으로 필요하다. 따라서 종래의 능동종단을 위한 전력소비가 증가하고, 레이아웃 면적의 오버헤드가 상당히 컸다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 공정, 전압, 또는 온도의 변화에 둔감하게 종단저항값을 교정할 수 있는 교정회로와 그 방법 및 상기 교정회로를 구비하는 메모리장치를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적인 과제는 소비전력과 레이아웃 면적의 오버헤드의 감소시킬 수 있는 방법 및 이를 구현하기 위한 메모리장치를 제공하는 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1은 본 발명에 따른 교정회로를 구비하는 메모리장치의 블락도를 개략적으로 나타낸다.
도 2는 본 발명에 따른 교정회로의 회로도를 나타낸다.
도 3은 도 2의 제2제어코드 발생회로의 블락도를 나타낸다.
도 4는 도 1의 쉬프터의 회로도를 나타낸다.
도 5는 도 1의 가변저항부의 회로도를 나타낸다.
상기 기술적 과제를 달성하기 위한 능동종단저항의 저항값을 교정하는 방법은 (a) 제1가변저항의 저항값을 외부저항의 저항값으로 교정하는 동시에 제2가변저항의 저항값을 상기 제1가변저항의 저항값으로 교정하는 단계; 및 (b) 상기 능동종단저항의 저항값을 상기 외부저항의 저항값으로 교정하는 단계를 구비한다.
상기 (a)단계는 제1제어코드에 응답하여 상기 제1가변저항의 저항값을 상기 외부저항의 저항값으로 교정하는 동시에 제2제어코드에 응답하여 상기 제2가변저항의 저항값을 상기 제1가변저항의 저항값으로 교정하는 단계를 구비한다.
상기 제1제어코드는 상기 제1가변저항의 저항값과 상기 외부저항의 저항값의 비교결과에 상응하여 발생되며, 상기 제2제어코드는 상기 제1가변저항의 저항값과 상기 제2가변저항의 저항값의 비교결과에 상응하여 발생된다.
상기 (a)단계는 상기 제1가변저항의 저항값과 상기 제2저항의 저항값이 동시에 증가되거나 또는 감소되는 단계를 구비한다.
상기 기술적 과제를 달성하기 위한 능동종단 저항의 저항값을 외부저항의 저항값으로 교정하는 교정회로는 외부저항이 접속되는 제1노드의 전압과 기준전압을 비교하여 상기 제1노드로 전류를 공급하는 제1가변저항의 저항값을 제어하는 제1제어코드를 출력하는 제1제어회로; 및 제2가변저항이 접속되는 제2노드의 전압과 상기 제1노드의 전압을 비교하여 상기 제2노드로 전류를 공급하는 상기 제1가변저항과 동일한 더미가변저항의 저항값을 제어하는 제2제어코드를 출력하는 제2제어회로를 구비하며, 상기 제1가변저항의 저항값과 상기 더미가변저항의 저항값은 상기 제1제어코드에 응답하여 상기 외부저항의 저항값으로 교정됨과 동시에 상기 제2가변저항의 저항값은 상기 제2제어코드에 응답하여 상기 외부저항의 저항값으로 교정되고, 상기 능동종단 저항의 저항값은 상기 제1제어코드 및/또는 상기 제2제어코드에 응답하여 상기 외부저항의 저항값으로 교정된다.
또한, 능동종단 저항의 저항값을 외부저항의 저항값으로 교정하는 교정회로는 상기 외부저항과 제1가변저항이 접속되는 제1노드; 상기 제1노드의 전압과 기준전압을 비교하여 그 비교결과에 상응하는 제1제어코드를 출력하는 제1제어코드 발생회로; 상기 제1가변저항과 동일한 더미가변저항과 제2가변저항이 접속되는 제2노드; 및 상기 제1노드의 전압과 상기 제2노드의 전압을 비교하여 그 비교결과에 상응하는 제2제어코드를 출력하는 제2제어코드 발생회로를 구비하며, 상기 제1가변저항의 저항값과 상기 더미가변저항의 저항값은 상기 제1제어코드에 응답하여 상기 외부저항의 저항값으로 교정됨과 동시에 상기 제2가변저항의 저항값은 상기 제2제어코드에 응답하여 상기 외부저항의 저항값으로 교정되고, 상기 능동종단 저항의 저항값은 상기 제1제어코드 및/또는 상기 제2제어코드에 응답하여 상기 외부저항의 저항값으로 교정된다.
상기 제1가변저항의 저항값과 상기 제2가변저항의 저항값은 동시에 증가되거나 또는 감소되는 것이 바람직하며, 상기 제1노드의 전압은 상기 제1가변저항에 흐르는 전류에 응답하여 발생되며, 상기 제2노드의 전압은 상기 더미가변저항에 흐르는 전류에 응답하여 발생된다.
상기 다른 기술적 과제를 달성하기 위한 메모리장치는 제1제어코드 및 제2제어코드를 출력하는 교정회로; 선택신호에 응답하여 상기 제1제어코드 및 상기 제2제어코드를 멀티플렉싱하여 능동종단저항의 저항값을 제어하기 위한 제어코드들을 출력하는 쉬프터 블락; 및 상기 제어코드들에 응답하여 상기 능동종단저항의 저항값을 상기 교정회로에 접속되는 외부저항의 저항값과 일치되도록 교정하는 가변저항부들을 구비한다.
상기 교정회로는 상기 외부저항과 제1가변저항이 접속되는 제1노드; 상기 제1노드의 전압과 기준전압을 비교하여 그 비교결과에 상응하는 상기 제1제어코드를 출력하는 제1제어코드 발생회로; 상기 제1가변저항과 동일한 더미가변저항과 제2가변저항이 접속되는 제2노드; 및 상기 제1노드의 전압과 상기 제2노드의 전압을 비교하여 그 비교결과에 상응하는 상기 제2제어코드를 출력하는 제2제어코드 발생회로를 구비하며, 상기 제1가변저항의 저항값과 상기 더미가변저항의 저항값은 상기 제1제어코드에 응답하여 상기 외부저항의 저항값으로 교정됨과 동시에 상기 제2가변저항의 저항값은 상기 제2제어코드에 응답하여 상기 외부저항의 저항값으로 교정된다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명에 따른 능동종단저항 교정회로를 구비하는 메모리장치의 블락도를 개략적으로 나타낸다. 도 1을 참조하면, 칩(100)은 능동저항 교정회로(이하'교정회로'라 한다; 20), 쉬프터 블락(30), 다수개의 가변저항부들(40)과 다수개의 패드들(50, 60과 70)을 구비한다. 교정회로(20)는 패드(10)를 통하여 외부저항 (Rext)과 접속된다.
교정회로(20)는 제1제어코드(UPCODE) 및 제2제어코드(DNCODE)를 쉬프터 블락(30)으로 출력한다. 제1제어코드(UPCODE) 및 제2제어코드(DNCODE)는 N비트들로 구성되는 것이 바람직하다.
쉬프터 블락(30)은 다수개의 쉬프터들(31)을 구비하며 선택신호(SEL)에 응답하여 ×1, ×2, 또는 ×4를 위한 종단저항값을 제어하는 제어코드들(HCODE_Ui와 HCODE_Di, 여기서 i는 1 내지 3)을 다수개의 가변저항부들(40)출력한다. 제어코드들(HCODE_Ui와 HCODE_Di)은 N비트들로 구성된다.
따라서 쉬프터들(31)은 제1/제2제어코드(UPCODE/DNCODE)를 1회 또는 그 이상 쉬프트시켜 ×2, 또는 ×4를 위한 종단저항값을 발생시킬 수 있는 장점이 있다.
다수개의 가변저항부들(40)각각은 제1가변저항(41)과 제2가변저항(43)을 구비하며, 제어코드들(HCODE_Ui와 HCODE_Di)에 응답하여 종단저항값을 외부저항 (Rext)의 저항값과 일치되도록 교정한다. 패드(50)는 데이터 출력을 위한 패드이고, 패드(60)는 클락신호를 위한 패드이고, 패드(70)는 어드레스/명령신호를 위한 패드이다. 다수개의 패드들(50, 60과 70)각각은 다수개의 가변저항부들(40)각각의 노드(N1)에 접속된다.
도 2는 본 발명에 따른 교정회로의 회로도를 나타낸다. 도 2를 참조하면, 교정회로(20)는 제1가변저항(41)과 더미가변저항(42), 제2가변저항(43), 두 개의 비교회로들(21과 23), 제1제어코드발생회로(25) 및 제2제어코드 발생회로(27)를 구비한다.
제1가변저항(41)은 제1전원(VDDQ)과 패드(10)사이에 접속되고, 더미가변저항 (42)은 제1전원(VDDQ)과 노드(N3)사이에 접속되고, 제2가변저항(43)은 노드(N3)와 제2전원(VSSQ)사이에 접속된다. 더미가변저항(42)의 구조와 작동은 제1가변저항 (41)의 구조와 작동과 동일하고, 더미 가변저항(42)과 제2가변저항(43)은 도 5에 도시된 바와 같이 서로 대칭적인 구조를 갖으나 그 작동은 동일하다.
비교회로(21)는 기준전압(VREF)과 패드(10)의 전압을 비교하여 그 비교결과에 상응하는 제1비교신호(UP_COMP)를 제1제어코드발생회로(25)로 출력한다. 패드 (10)의 전압은 제1가변저항(41)에 흐르는 전류에 의하여 가변된다.
비교회로(23)는 노드(N3)의 전압과 패드(10)의 전압을 비교하여 그 비교결과에 상응하는 제2비교신호(DN_COMP)를 제2제어코드발생회로(27)로 출력한다. 노드(N3)의 전압은 더미가변저항(42)을 통하여 흐르는 전류에 의하여 가변된다. 기준전압(VREF)과 노드(N3)의 전압은 0.5VDDQ인 것이 바람직하다.
제1제어코드발생회로(25)는 제1비교신호(UP_COMP)에 응답하여 제1제어코드(UPCODE)를 제1가변저항(41), 더미가변저항(42) 및 쉬프터 블락(30)으로 출력한다. 제1가변저항(41)의 저항값과 더미 가변저항(42)의 저항값은 제1제어코드(UPCODE)에 응답하여 외부저항(Rext)의 저항값과 동일하게 교정(calibration)되는 경우, 기준전압(VREF)과 패드(10)의 전압은 동일해진다. 제1제어코드발생회로(25)는 일반적인 업/다운카운터로 구성되므로 상세한 설명은 생략한다.
제2제어코드발생회로(27)는 제1비교신호(UP_COMP) 및 제2비교신호(DN_COMP)에 응답하여 제2제어코드(DNCODE)를 제2가변저항(43)과 쉬프터 블락(30)으로 출력한다. 제2가변저항(43)의 저항값은 제2제어코드(DNCODE)에 응답하여 더미가변저항 (42)의 저항값과 동일하게 교정되는 경우, 노드(N3)의 전압과 패드(10)의 전압은 동일해진다.
도 3은 도 2의 제2제어코드 발생회로의 블락도를 나타낸다. 도 3을 참조하면, 제2제어코드 발생회로(27)는 논리게이트(28)와 업/다운카운터(29)를 구비한다. 논리게이트(27)는 부정 배타적 논리합 연산(Exclusive-NOR)회로이며, 업/다운카운터(29)는 논리게이트(27)의 출력신호에 응답하여 인에이블 된다. 즉, 업/다운카운터(29)는 제1상태(또는, 제2상태)를 갖는 제1비교신호(UP_COMP)와 제2비교신호 (DN_COMP)에 응답하여 인에이블되므로, 디지털 교정(digital calibration)에 따라 발생되는 양자화오차(quantization error)는 감소된다.
도 1 내지 도 3을 참조하여 제1가변저항(41)의 저항값과 제2가변저항(43)의 저항값이 외부저항(Rext)의 저항값으로 교정되는 경우를 설명한다.
우선, 패드(10)의 전압은 제1가변저항(41)에 흐르는 전류에 의하여 발생되며, 패드(10)의 전압이 기준전압(VREF)보다 큰 경우(즉, 제1가변저항(41)의 저항값이 외부저항(Rext)의 저항값보다 작은 경우), 비교회로(21)는 제1상태의 제1비교신호(UP_COMP)를 출력하고, 업/다운 카운터로 구성되는 제1제어코드발생회로(25)는 제1상태의 제1비교신호(UP_COMP)에 응답하여 다운-카운팅을 하므로 제1제어코드 (UPCODE)는 감소된다.
따라서 제1가변저항(41)의 저항값과 더미가변저항(42)의 저항값은 제1제어코드(UPCODE)에 응답하여 증가된다. 상술한 동작은 패드(10)의 전압과 기준전압 (VREF)이 동일해질 때까지 반복적으로 수행되므로, 결국 제1가변저항(41)의 저항값과 더미가변저항(42)의 저항값은 외부저항(Rext)의 저항값으로 교정된다.
패드(10)의 전압이 기준전압(VREF)보다 작은 경우(즉, 제1가변저항(41)의 저항값이 외부저항(Rext)의 저항값보다 큰 경우), 비교회로(21)는 제2상태의 제1비교신호(UP_COMP)를 출력하고, 제1제어코드발생회로(25)는 제2상태의 제1비교신호 (UP_COMP)에 응답하여 업-카운팅을 하므로 제1제어코드(UPCODE)는 증가된다.
따라서 제1가변저항(41)의 저항값과 더미가변저항(42)의 저항값은 제1제어코드(UPCODE)에 응답하여 감소된다. 상술한 동작은 패드(10)의 전압과 기준전압 (VREF)이 동일해질 때까지 반복적으로 수행되므로, 결국 제1가변저항(41)의 저항값과 더미가변저항(42)의 저항값은 외부저항(Rext)의 저항값으로 교정된다.
계속하여, 노드(N3)의 전압은 더미가변저항(42)에 흐르는 전류에 의하여 발생하며, 패드(10)의 전압이 노드(N3)의 전압보다 큰 경우(즉, 제2가변저항(41)의 저항값이 제1가변저항(41), 또는 더미가변저항(42)의 저항값보다 작은 경우), 비교회로(23)는 제1상태의 제2비교신호(DN_COMP)를 출력한다.
제2제어코드 발생회로(27)는 제1상태의 제1비교신호(UP_COMP)와 제1상태의 제2비교신호(DN_COMP)에 응답하여 다운카운팅된 제2제어코드(DNCODE)를 제2가변저항(43)으로 출력하므로, 제2가변저항(43)의 저항값은 제2제어코드(DNCODE)에 응답하여 더미가변저항(42)의 저항값과 동일하게 될 때까지 증가된다.
패드(10)의 전압이 노드(N3)의 전압보다 작은 경우(즉, 제2가변저항(41)의 저항값이 더미가변저항(42)의 저항값보다 큰 경우), 비교회로(23)는 제2상태의 제2비교신호(DN_COMP)를 출력한다. 제2제어코드 발생회로(27)는 제2상태의 제1비교신호(UP_COMP)와 제2상태의 제2비교신호(DN_COMP)에 응답하여 업-카운팅된 제2제어코드(DNCODE)를 제2가변저항(43)으로 출력하므로, 제2가변저항(43)의 저항값은 제2제어코드(DNCODE)에 응답하여 더미가변저항(42)의 저항값과 동일하게 될 때까지 감소된다.
즉, 상술한 과정을 통하여 교정회로(20)는 공정, 전압 또는 온도에 무관하게 가변저항들(41, 42 및 43)의 저항값을 동시에 증가 또는 감소시키므로, 가변저항들(41, 42 및 43)의 저항값은 외부저항(Rext)의 저항값으로 교정된다. 또한, 비교회로들(21과 23)에 오프셋(offset)이 있는 경우에도 상술한 과정에 의하여 패드(10)의 전압과 노드(N3)의 전압과 기준전압(VREF)은 동일해진다.
즉, 본 발명에 따른 교정회로(20)는 비교기들(21과 23)의 오프셋으로 인한 종단전압(termination voltage)의 변화를 보상할 수 있으므로 고속동작시의 타이밍 마진을 증가시킬 수 있다.
도 4는 도 1의 쉬프터의 회로도를 나타낸다. 도 4를 참조하면, 쉬프터(31)는 다수개의 멀티플렉서들(33)을 구비한다. 멀티플렉서들(33)은 N비트의 선택신호 (SEL)에 응답하여 제1/제2제어코드(UPCODE/DNCODE)를 멀티플렉싱하여 ×1, ×2, 또는 ×4를 위한 종단저항값을 제어하는 제어코드들(HCODE_Ui와 HCODE_Di, 여기서 i는 1 내지 3)을 출력한다.
×2의 경우, 쉬프터(#3, #4)는 선택신호(SEL)에 응답하여 제1/제2제어코드 (UPCODE/DNCODE)에 동일한 제어코드들(HCODE_U2/HCODE_D2)을 출력하는 반면에 쉬프터(#5와 #6)는 선택신호(SEL)에 응답하여 제1/제2제어코드(UPCODE/DNCODE)를 1회 쉬프트한 제어코드들(HCODE_U3/HCODE_D3)을 출력할 수 있다.
도 5는 도 1의 가변저항부의 회로도를 나타낸다. 제1가변저항(41)과 더미가변저항(42)은 다수개의 PMOS트랜지스터들과 다수개의 저항들(R1, 2R,...,2NR)을 구비하며, 각각의 트랜지스터는 각각의 저항과 직렬로 접속된다. 제어코드들 (HCODE_Ui와 HCODE_Di, 여기서 i는 1 내지 3)은 2진 가중된 코드(binary weighted code)이며, 대응되는 트랜지스터들의 게이트들로 입력된다. 각각의 저항들은 도 5에 도시된 바와 같이 가중된 저항값들을 갖는다.
제1가변저항(41)과 더미가변저항(42)은 제어코드들(HCODE_Ui와 HCODE_Di, 여기서 i는 1 내지 3)에 응답하여 서로 다른 저항값을 갖는다. 즉, ×1의 저항값과 ×2의 저항값, 또는 ×4의 저항값은 서로 다르다.
제2가변저항(43)은 다수개의 NMOS트랜지스터들과 다수개의 저항들(R1,2R,...,2NR)을 구비하며, 각각의 트랜지스터는 각각의 저항과 직렬로 접속된다. 제어코드들(HCODE_Di와 HCODE_Di, 여기서 i는 1 내지 3)은 2진 가중된 코드(binary weighted code)이며, 대응되는 트랜지스터들의 게이트들로 입력된다. 각각의 저항들은 도 5에 도시된 바와 같이 가중된 저항값들을 갖는다.
본 발명에 따른 칩(100)은 하나의 교정회로(20)와 쉬프터들(31)을 사용하여 제1/제2제어코드(UPCODE/DNCODE)를 쉬프트시켜 ×2, 또는 ×4를 위한 종단저항값을 동시에 발생시킬 수 있다. 따라서 본 발명에 따른 칩(100)은 소비전력을 감소시킬 수 있는 장점이 있으며, 레이아웃 면적의 오버헤드를 감소시키는 효과가 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 교정회로 및 교정방법은 공정, 전압, 또는 온도에 무관하게 종단저항의 저항값을 교정할 수 있는 장점이 있다.
그리고 본 발명에 따른 교정회로 및 교정방법은 노이즈에 대한 면역 (immunity)을 증가시킬 수 있는 장점이 있다. 그리고 본 발명에 따른 교정회로 및 교정방법은 버스의 종단을 용이하게 제어할 수 있는 장점이 있다.
그리고 본 발명에 따른 교정회로 및 교정방법은 디지털 제어로 인한 양자화오차를 감소시킬 수 있다. 그리고 본 발명에 따른 메모리장치는 소비전력을 감소시킬 수 있으며, 고속작동 시에 타이밍 마진(timing margin)을 크게 할 수 있으며, 레이아웃 면적의 오버헤드를 감소시키는 장점이 있다.

Claims (15)

  1. 능동종단저항의 저항값을 교정하는 방법에 있어서,
    (a) 제1가변저항의 저항값을 외부저항의 저항값으로 교정하는 동시에 제2가변저항의 저항값을 상기 제1가변저항의 저항값으로 교정하는 단계; 및
    (b) 상기 능동종단저항의 저항값을 상기 외부저항의 저항값으로 교정하는 단계를 구비하는 것을 특징으로 하는 능동 종단저항의 저항값 교정방법.
  2. 제1항에 있어서, 상기 (a)단계는 제1제어코드에 응답하여 상기 제1가변저항의 저항값을 상기 외부저항의 저항값으로 교정하는 동시에 제2제어코드에 응답하여 상기 제2가변저항의 저항값을 상기 제1가변저항의 저항값으로 교정하는 단계를 구비하는 것을 특징으로 하는 능동 종단저항의 저항값 교정방법.
  3. 제2항에 있어서, 상기 제1제어코드는 상기 제1가변저항의 저항값과 상기 외부저항의 저항값의 비교결과에 상응하여 발생되며, 상기 제2제어코드는 상기 제1가변저항의 저항값과 상기 제2가변저항의 저항값의 비교결과에 상응하여 발생되는 단계를 구비하는 것을 특징으로 하는 능동 종단저항의 저항값 교정방법.
  4. 제1항에 있어서, 상기 (a)단계는 상기 제1가변저항의 저항값과 상기 제2저항의 저항값이 동시에 증가되거나 또는 감소되는 단계를 구비하는 것을 특징으로 하는 능동 종단저항의 저항값 교정방법.
  5. 능동종단저항의 저항값을 교정하는 방법에 있어서,
    외부저항이 접속되는 패드의 전압과 기준전압을 비교하여 그 비교결과에 상응하는 제1비교신호를 출력하는 단계;
    상기 제1비교신호에 응답하여 상기 패드의 전압이 상기 기준전압과 동일하게 될 때까지 제1가변저항의 저항값을 상기 외부저항의 저항값으로 교정하는 단계;
    상기 패드의 전압과 제2가변저항의 전압을 비교하여 그 비교결과에 상응하는 제2비교신호를 출력하는 단계;
    상기 제2비교신호에 응답하여 제2가변저항의 저항값을 상기 외부저항의 저항값으로 교정하는 단계; 및
    상기 능동종단저항의 저항값을 상기 제1가변저항값 및/또는 상기 제2가변저항의 저항값으로 교정하는 단계를 구비하는 것을 특징으로 하는 능동 종단저항의 저항값 교정방법.
  6. 제5항에 있어서, 상기 패드의 전압은 상기 제1가변저항에 의하여 생성된 전류에 의하여 발생되는 단계를 구비하는 것을 특징으로 하는 능동 종단저항의 저항값 교정방법.
  7. 제5항에 있어서, 제2가변저항의 전압은 상기 제1가변저항과 동일한 더미가변저항에 흐르는 전류에 의하여 발생되는 단계를 구비하는 것을 특징으로 하는 능동 종단저항의 저항값 교정방법.
  8. 제5항에 있어서, 상기 제1가변저항의 저항값과 상기 제2저항의 저항값은 동시에 증가되거나 또는 감소되는 단계를 구비하는 것을 특징으로 하는 능동 종단저항의 저항값 교정방법.
  9. 능동종단 저항의 저항값을 외부저항의 저항값으로 교정하는 교정회로에 있어서,
    외부저항이 접속되는 제1노드의 전압과 기준전압을 비교하여 상기 제1노드로 전류를 공급하는 제1가변저항의 저항값을 제어하는 제1제어코드를 출력하는 제1제어회로; 및
    제2가변저항이 접속되는 제2노드의 전압과 상기 제1노드의 전압을 비교하여 상기 제2노드로 전류를 공급하는 상기 제1가변저항과 동일한 더미가변저항의 저항값을 제어하는 제2제어코드를 출력하는 제2제어회로를 구비하며,
    상기 제1가변저항의 저항값과 상기 더미가변저항의 저항값은 상기 제1제어코드에 응답하여 상기 외부저항의 저항값으로 교정됨과 동시에 상기 제2가변저항의저항값은 상기 제2제어코드에 응답하여 상기 외부저항의 저항값으로 교정되고,
    상기 능동종단 저항의 저항값은 상기 제1제어코드 및/또는 상기 제2제어코드에 응답하여 상기 외부저항의 저항값으로 교정되는 것을 특징으로 하는 능동종단 저항의 저항값 교정회로.
  10. 능동종단 저항의 저항값을 외부저항의 저항값으로 교정하는 교정회로에 있어서,
    상기 외부저항과 제1가변저항이 접속되는 제1노드;
    상기 제1노드의 전압과 기준전압을 비교하여 그 비교결과에 상응하는 제1제어코드를 출력하는 제1제어코드 발생회로;
    상기 제1가변저항과 동일한 더미가변저항과 제2가변저항이 접속되는 제2노드; 및
    상기 제1노드의 전압과 상기 제2노드의 전압을 비교하여 그 비교결과에 상응하는 제2제어코드를 출력하는 제2제어코드 발생회로를 구비하며,
    상기 제1가변저항의 저항값과 상기 더미가변저항의 저항값은 상기 제1제어코드에 응답하여 상기 외부저항의 저항값으로 교정됨과 동시에 상기 제2가변저항의 저항값은 상기 제2제어코드에 응답하여 상기 외부저항의 저항값으로 교정되고,
    상기 능동종단 저항의 저항값은 상기 제1제어코드 및/또는 상기 제2제어코드에 응답하여 상기 외부저항의 저항값으로 교정되는 것을 특징으로 하는 능동종단 저항의 저항값 교정회로.
  11. 제9항 또는 제10항에 있어서, 상기 제1가변저항의 저항값과 상기 제2가변저항의 저항값은 동시에 증가되거나 또는 감소되는 것을 특징으로 하는 능동종단 저항의 저항값 교정회로.
  12. 제9항 또는 제10항에 있어서, 상기 제1노드의 전압은 상기 제1가변저항에 흐르는 전류에 응답하여 발생되며, 상기 제2노드의 전압은 상기 더미가변저항에 흐르는 전류에 응답하여 발생되는 것을 특징으로 하는 능동종단 저항의 저항값 교정회로.
  13. 제1제어코드 및 제2제어코드를 출력하는 교정회로;
    선택신호에 응답하여 상기 제1제어코드 및 상기 제2제어코드를 멀티플렉싱하여 능동종단저항의 저항값을 제어하기 위한 제어코드들을 출력하는 쉬프터 블락; 및
    상기 제어코드들에 응답하여 상기 능동종단저항의 저항값을 상기 교정회로에 접속되는 외부저항의 저항값과 일치되도록 교정하는 가변저항부들을 구비하며,
    상기 교정회로는
    상기 외부저항과 제1가변저항이 접속되는 제1노드;
    상기 제1노드의 전압과 기준전압을 비교하여 그 비교결과에 상응하는 상기 제1제어코드를 출력하는 제1제어코드 발생회로;
    상기 제1가변저항과 동일한 더미가변저항과 제2가변저항이 접속되는 제2노드; 및
    상기 제1노드의 전압과 상기 제2노드의 전압을 비교하여 그 비교결과에 상응하는 상기 제2제어코드를 출력하는 제2제어코드 발생회로를 구비하며,
    상기 제1가변저항의 저항값과 상기 더미가변저항의 저항값은 상기 제1제어코드에 응답하여 상기 외부저항의 저항값으로 교정됨과 동시에 상기 제2가변저항의 저항값은 상기 제2제어코드에 응답하여 상기 외부저항의 저항값으로 교정되는 것을 특징으로 하는 메모리 장치.
  14. 제13항에 있어서, 상기 제1가변저항의 저항값과 상기 제2가변저항의 저항값은 동시에 증가되거나 또는 감소되는 것을 특징으로 하는 메모리 장치.
  15. 제13항에 있어서, 상기 제1노드의 전압은 상기 제1가변저항에 흐르는 전류에 응답하여 발생되며, 상기 제2노드의 전압은 상기 더미가변저항에 흐르는 전류에 응답하여 발생되는 것을 특징으로 하는 메모리 장치.
KR10-2001-0083343A 2001-12-22 2001-12-22 능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법 KR100446292B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2001-0083343A KR100446292B1 (ko) 2001-12-22 2001-12-22 능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법
US10/271,455 US6768393B2 (en) 2001-12-22 2002-10-16 Circuit and method for calibrating resistors for active termination resistance, and memory chip having the circuit
JP2002364279A JP4316866B2 (ja) 2001-12-22 2002-12-16 能動終端抵抗値較正回路、メモリチップ及び能動終端抵抗較正方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0083343A KR100446292B1 (ko) 2001-12-22 2001-12-22 능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법

Publications (2)

Publication Number Publication Date
KR20030053590A true KR20030053590A (ko) 2003-07-02
KR100446292B1 KR100446292B1 (ko) 2004-09-01

Family

ID=19717456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0083343A KR100446292B1 (ko) 2001-12-22 2001-12-22 능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법

Country Status (3)

Country Link
US (1) US6768393B2 (ko)
JP (1) JP4316866B2 (ko)
KR (1) KR100446292B1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3808026B2 (ja) * 2002-10-23 2006-08-09 株式会社ルネサステクノロジ 半導体装置
US20040124850A1 (en) * 2002-12-31 2004-07-01 Koneru Surya N. Calibration circuit for current source and on-die terminations
KR100532426B1 (ko) * 2003-03-25 2005-11-30 삼성전자주식회사 온-칩 터미네이션 저항의 미스매치를 보상할 수 있는반도체 장치
US6924660B2 (en) * 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
KR100515068B1 (ko) * 2003-12-19 2005-09-16 주식회사 하이닉스반도체 반도체 기억 소자의 온 다이 터미네이션을 위한 회로 및방법
US7061266B2 (en) * 2004-07-06 2006-06-13 Intel Corporation Methods and apparatus for improving impedance tolerance of on-die termination elements
KR100699828B1 (ko) * 2004-10-11 2007-03-27 삼성전자주식회사 임피던스 교정 회로와 이를 포함하는 집적 회로 및 이를이용한 출력 드라이버의 임피던스 조절 방법
US7332904B1 (en) 2005-01-28 2008-02-19 National Semiconductor Corporation On-chip resistor calibration apparatus and method
KR100625298B1 (ko) * 2005-09-29 2006-09-15 주식회사 하이닉스반도체 온 다이 터미네이션 제어 장치
CN101273323B (zh) * 2005-11-10 2010-05-19 欧姆龙株式会社 操作输入装置及使用其的电子设备
KR100681881B1 (ko) * 2006-04-06 2007-02-15 주식회사 하이닉스반도체 반도체 메모리의 온 다이 터미네이션 장치 및 방법
JP4996880B2 (ja) * 2006-06-08 2012-08-08 日本オプネクスト株式会社 双方向通信システムおよび校正器
US7646213B2 (en) 2007-05-16 2010-01-12 Micron Technology, Inc. On-die system and method for controlling termination impedance of memory device data bus terminals
US7511644B2 (en) * 2007-07-20 2009-03-31 Micron Technology, Inc. Variable resistance logic
KR100863535B1 (ko) * 2007-11-02 2008-10-15 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
JPWO2010137088A1 (ja) * 2009-05-29 2012-11-12 パナソニック株式会社 インターフェース回路
KR101045086B1 (ko) * 2009-06-08 2011-06-29 주식회사 하이닉스반도체 터미네이션 회로 및 이를 포함하는 임피던스 매칭 장치
KR20110051860A (ko) * 2009-11-11 2011-05-18 삼성전자주식회사 전류 소모를 줄이는 온 다이 터미네이션 구조를 갖는 반도체 장치 및 그 터미네이션 방법
US8451021B1 (en) 2012-05-10 2013-05-28 International Business Machines Corporation Calibrating on-chip resistors via a daisy chain scheme
CN105785304B (zh) * 2016-05-11 2018-09-18 中国电子科技集团公司第十三研究所 用于校准在片高值电阻测量系统的标准件
US10348270B2 (en) 2016-12-09 2019-07-09 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US10193711B2 (en) 2017-06-22 2019-01-29 Micron Technology, Inc. Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device
US10615798B2 (en) 2017-10-30 2020-04-07 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
US10747245B1 (en) 2019-11-19 2020-08-18 Micron Technology, Inc. Apparatuses and methods for ZQ calibration
CN111722080B (zh) * 2020-05-26 2023-09-22 苏试宜特(上海)检测技术股份有限公司 闩锁测试机台外部扩展电源装置及方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996027235A1 (en) * 1995-03-01 1996-09-06 Lattice Semiconductor Corporation Active resistor for stability compensation
US5574678A (en) * 1995-03-01 1996-11-12 Lattice Semiconductor Corp. Continuous time programmable analog block architecture
JPH1127132A (ja) * 1997-07-01 1999-01-29 Hitachi Ltd インピーダンスマッチング回路および半導体記憶装置
US6147520A (en) * 1997-12-18 2000-11-14 Lucent Technologies, Inc. Integrated circuit having controlled impedance
JP3235562B2 (ja) * 1998-03-30 2001-12-04 日本電気株式会社 終端抵抗値調整回路
US6157206A (en) * 1998-12-31 2000-12-05 Intel Corporation On-chip termination
US6448815B1 (en) * 2000-10-30 2002-09-10 Api Networks, Inc. Low voltage differential receiver/transmitter and calibration method thereof
US6566904B2 (en) * 2001-05-07 2003-05-20 Cicada Semiconductor, Inc. Pad calibration circuit with on-chip resistor
KR20030000351A (ko) * 2001-06-23 2003-01-06 삼성전자 주식회사 버스채널의 종단저항값을 변화시킬 수 있는 메모리 시스템
US6590413B1 (en) * 2001-10-03 2003-07-08 Altera Corporation Self-tracking integrated differential termination resistance

Also Published As

Publication number Publication date
US20030117147A1 (en) 2003-06-26
JP4316866B2 (ja) 2009-08-19
KR100446292B1 (ko) 2004-09-01
JP2003280779A (ja) 2003-10-02
US6768393B2 (en) 2004-07-27

Similar Documents

Publication Publication Date Title
KR100446292B1 (ko) 능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법
KR100660907B1 (ko) 스탠바이 전류를 감소시키는 내부 기준전압 발생회로 및이를 구비하는 반도체 메모리장치
KR101045086B1 (ko) 터미네이션 회로 및 이를 포함하는 임피던스 매칭 장치
US7692446B2 (en) On-die termination device
US7843211B2 (en) Impedance adjusting circuit and semiconductor memory device having the same
US8120381B2 (en) Impedance adjusting device
US7420387B2 (en) Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device
US20050184896A1 (en) Circuit, apparatus and method for improved current distribution of output drivers enabling improved calibration efficiency and accuracy
KR20170143127A (ko) 터미네이션 저항을 보정하는 반도체 메모리 장치 및 그것의 터미네이션 저항 보정 방법
KR100886644B1 (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
JP2004007617A (ja) 半導体装置
US7573289B2 (en) Impedance matching circuit and semiconductor memory device with the same
KR100610007B1 (ko) 임피던스 랜지 시프팅 기능을 갖는 반도체 장치의프로그래머블 임피던스 콘트롤 회로 및 그에 따른임피던스 랜지 시프팅 방법
US6696859B2 (en) Input/output interfacing circuit, input/output interface, and semiconductor device having input/out interfacing circuit
US7088152B2 (en) Data driving circuit and semiconductor memory device having the same
US20120306543A1 (en) Semiconductor device including output driver
US9054697B2 (en) Majority decision circuit
KR100892687B1 (ko) 반도체 집적회로의 온 다이 터미네이션 보정 장치 및 방법
KR20130070250A (ko) 임피던스 조정 회로
TWI674763B (zh) 數位類比轉換器裝置與校正方法
US11923843B2 (en) Semiconductor device and memory device
KR100933670B1 (ko) 캘리브래이션 회로 및 집적회로
KR20100103146A (ko) 반도체 메모리 장치의 임피던스 캘리브레이션 회로
KR20090022043A (ko) 온 다이 터미네이션 장치의 캘리브래이션 회로
KR100838366B1 (ko) 오프셋 보상이 가능한 온 다이 터미네이션 장치의캘리브래이션 회로.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee