JP3235562B2 - 終端抵抗値調整回路 - Google Patents
終端抵抗値調整回路Info
- Publication number
- JP3235562B2 JP3235562B2 JP08384498A JP8384498A JP3235562B2 JP 3235562 B2 JP3235562 B2 JP 3235562B2 JP 08384498 A JP08384498 A JP 08384498A JP 8384498 A JP8384498 A JP 8384498A JP 3235562 B2 JP3235562 B2 JP 3235562B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- value
- impedance
- termination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、終端抵抗値調整回
路に関し、特にインピーダンスが変動しても、ロジック
波形の立ち上がり、立ち下がりについて最適な終端値を
設定可能な回路に関する。
路に関し、特にインピーダンスが変動しても、ロジック
波形の立ち上がり、立ち下がりについて最適な終端値を
設定可能な回路に関する。
【０００２】
【従来の技術】特開平１−２２８３４７号公報は、終端
装置を有する共通バスに複数のノードが接続されてなる
交換装置において、接続されるノードの数が変更された
場合には、その共通バスに接続されているノードの数を
検出し、検出されたノード接続数に応じて終端値を変え
ることにより伝送路の特性インピーダンスと終端値を整
合させて、反射の影響による波形歪みの発生を防止する
技術を開示している。
装置を有する共通バスに複数のノードが接続されてなる
交換装置において、接続されるノードの数が変更された
場合には、その共通バスに接続されているノードの数を
検出し、検出されたノード接続数に応じて終端値を変え
ることにより伝送路の特性インピーダンスと終端値を整
合させて、反射の影響による波形歪みの発生を防止する
技術を開示している。
【０００３】しかし、高速論理回路等においては信号波
形の立ち上がりのときと立ち下がりのときでは特性イン
ピーダンスが異なるため、特開平１−２２８３４７号公
報に開示された技術では、立ち上がりのときにはインピ
ーダンスが整合していても立ち下がりのときにはインピ
ーダンスが整合しておらずこのため反射の影響による波
形歪みが発生するという問題点があった。
形の立ち上がりのときと立ち下がりのときでは特性イン
ピーダンスが異なるため、特開平１−２２８３４７号公
報に開示された技術では、立ち上がりのときにはインピ
ーダンスが整合していても立ち下がりのときにはインピ
ーダンスが整合しておらずこのため反射の影響による波
形歪みが発生するという問題点があった。
【０００４】
【発明が解決しようとする課題】第１の問題点は、立ち
上がりのときのインピーダンスが整合した状態で終端さ
れていても、立ち下がりのときにはインピーダンス不整
合となり、信号の品質が劣化することである。その理由
は、ロジック波では、立ち上がりのときと立ち下がりの
ときのインピーダンスが異なるため、立ち上がりのとき
のインピーダンスが整合した状態で終端されていても、
立ち下がりのときにはインピーダンス不整合となり、立
ち下がりのときの反射波が大きくなり、パルス波形が歪
むためである。
上がりのときのインピーダンスが整合した状態で終端さ
れていても、立ち下がりのときにはインピーダンス不整
合となり、信号の品質が劣化することである。その理由
は、ロジック波では、立ち上がりのときと立ち下がりの
ときのインピーダンスが異なるため、立ち上がりのとき
のインピーダンスが整合した状態で終端されていても、
立ち下がりのときにはインピーダンス不整合となり、立
ち下がりのときの反射波が大きくなり、パルス波形が歪
むためである。
【０００５】又立ち下がりのときのインピーダンスが整
合した状態で終端されているなら、立ち上がりのときに
インピーダンス不整合となり、同様に信号の品質が劣化
する。
合した状態で終端されているなら、立ち上がりのときに
インピーダンス不整合となり、同様に信号の品質が劣化
する。
【０００６】本発明の目的は、整合終端すべき信号が存
在し、終端すべき値（以下、整合終端値という）が変化
する回路において、接続される装置の数の変動等によ
り、線路インピーダンスが変動してもその時々の最適な
終端値に常に設定可能とし、さらにロジック波の立ち上
がりと立ち下がりを監視し、立ち上がり及び立ち下がり
のときの各々のインピーダンス整合がとれた終端値に設
定できるようにして、反射によるノイズを減らし、信号
の品質の低下を防止することである。
在し、終端すべき値（以下、整合終端値という）が変化
する回路において、接続される装置の数の変動等によ
り、線路インピーダンスが変動してもその時々の最適な
終端値に常に設定可能とし、さらにロジック波の立ち上
がりと立ち下がりを監視し、立ち上がり及び立ち下がり
のときの各々のインピーダンス整合がとれた終端値に設
定できるようにして、反射によるノイズを減らし、信号
の品質の低下を防止することである。
【０００７】
【課題を解決するための手段】本発明の終端抵抗値調整
回路は、被終端信号が存在し、整合終端値が変化する回
路の終端値を調整する終端抵抗調整回路であり、被終端
信号の立ち上がりと立ち下がりとを検出する検出手段を
有し、前記検出手段の出力に応じて立ち上がるときと立
ち下がるときとで、それぞれに最適な終端値をもつよう
に終端抵抗値が切り替えられ、接続される線路のインピ
ーダンスが変動した場合でも被終端信号の立ち上がると
きと立ち下がるときの線路インピーダンス変動後のそれ
ぞれの最適値をもつように終端抵抗値を切り替えること
を特徴とする。
回路は、被終端信号が存在し、整合終端値が変化する回
路の終端値を調整する終端抵抗調整回路であり、被終端
信号の立ち上がりと立ち下がりとを検出する検出手段を
有し、前記検出手段の出力に応じて立ち上がるときと立
ち下がるときとで、それぞれに最適な終端値をもつよう
に終端抵抗値が切り替えられ、接続される線路のインピ
ーダンスが変動した場合でも被終端信号の立ち上がると
きと立ち下がるときの線路インピーダンス変動後のそれ
ぞれの最適値をもつように終端抵抗値を切り替えること
を特徴とする。
【０００８】被終端信号が存在し、整合終端値が変化す
る回路の終端値を調整する終端抵抗調整回路において、
被終端信号を出力し、また適当な複数個の終端値を設定
するための信号である記憶値信号を出力し、複数個の終
端値から最適な終端値を選択するための信号を出力する
外部回路と、複数の第１のインピーダンス回路と、前記
第１のインピーダンス回路と接続され、インピーダンス
選択信号の指示により前記第１のインピーダンス回路と
の接続点を電源信号と接続しまたは切断する複数の第１
のアナログスイッチと、複数の第２のインピーダンス回
路と、前記第２のインピーダンス回路と接続され、選択
信号の指示により前記第２のインピーダンス回路との接
続点をグランド信号と接続しまたは切断する複数の第２
のアナログスイッチと、被終端信号が立ち上がりと立ち
下がりとを検出する検出手段と、前記被終端信号が立ち
上がりのときに最適な終端値を持つように前記アナログ
スイッチを設定するための情報を記憶する立上がり値記
憶回路と、前記被終端信号が立ち下がりのときに最適な
終端値を持つように前記アナログスイッチを設定するた
めの情報を記憶する立下がり値記憶回路と、前記検出手
段が被終端信号が立ち上がりを検出したあとに前記立下
がり値記憶回路の出力をもとに最適な終端値を持つよう
に前記アナログスイッチを設定するような前記インピー
ダンス選択信号を出力し、前記検出手段が被終端信号が
立ち下がりを検出したあとに前記立ち上がり値記憶回路
の出力をもとに最適な終端値を持つように前記アナログ
スイッチを設定するような前記インピーダンス選択信号
を出力する選択回路と、を備え、接続される線路のイン
ピーダンスが変動した場合でも被終端信号の立ち上がる
ときと立ち下がるときのインピーダンス変動後のそれぞ
れの終端抵抗値が最適値をもつように、前記外部回路が
前記選択回路の出力を切り替えさせるための選択信号を
出力することを特徴とする終端抵抗値調整回路。
る回路の終端値を調整する終端抵抗調整回路において、
被終端信号を出力し、また適当な複数個の終端値を設定
するための信号である記憶値信号を出力し、複数個の終
端値から最適な終端値を選択するための信号を出力する
外部回路と、複数の第１のインピーダンス回路と、前記
第１のインピーダンス回路と接続され、インピーダンス
選択信号の指示により前記第１のインピーダンス回路と
の接続点を電源信号と接続しまたは切断する複数の第１
のアナログスイッチと、複数の第２のインピーダンス回
路と、前記第２のインピーダンス回路と接続され、選択
信号の指示により前記第２のインピーダンス回路との接
続点をグランド信号と接続しまたは切断する複数の第２
のアナログスイッチと、被終端信号が立ち上がりと立ち
下がりとを検出する検出手段と、前記被終端信号が立ち
上がりのときに最適な終端値を持つように前記アナログ
スイッチを設定するための情報を記憶する立上がり値記
憶回路と、前記被終端信号が立ち下がりのときに最適な
終端値を持つように前記アナログスイッチを設定するた
めの情報を記憶する立下がり値記憶回路と、前記検出手
段が被終端信号が立ち上がりを検出したあとに前記立下
がり値記憶回路の出力をもとに最適な終端値を持つよう
に前記アナログスイッチを設定するような前記インピー
ダンス選択信号を出力し、前記検出手段が被終端信号が
立ち下がりを検出したあとに前記立ち上がり値記憶回路
の出力をもとに最適な終端値を持つように前記アナログ
スイッチを設定するような前記インピーダンス選択信号
を出力する選択回路と、を備え、接続される線路のイン
ピーダンスが変動した場合でも被終端信号の立ち上がる
ときと立ち下がるときのインピーダンス変動後のそれぞ
れの終端抵抗値が最適値をもつように、前記外部回路が
前記選択回路の出力を切り替えさせるための選択信号を
出力することを特徴とする終端抵抗値調整回路。
【０００９】本発明の終端抵抗値調整回路は、被終端信
号に接続される装置の数に応じて前記選択信号を決定す
ることを特徴とする。
号に接続される装置の数に応じて前記選択信号を決定す
ることを特徴とする。
【００１０】
【００１１】外部回路は、終端すべき信号である被終端
信号を出力し、終端値を示すための信号である記憶値信
号を出力し、終端値を選択するための信号である選択１
信号を出力する。
信号を出力し、終端値を示すための信号である記憶値信
号を出力し、終端値を選択するための信号である選択１
信号を出力する。
【００１２】立上がり値記憶回路は、外部回路から送ら
れてくる被終端信号が立ち上がるときに最適となるよう
に、適当に定められた終端値を決めるための値を記憶
し、立上がり値信号に出力する。
れてくる被終端信号が立ち上がるときに最適となるよう
に、適当に定められた終端値を決めるための値を記憶
し、立上がり値信号に出力する。
【００１３】立下がり値記憶回路は、前記外部回路から
送られてくる前記被終端信号が立ち下がるときに最適と
なるように、適当に定められた終端値を決めるための値
を記憶し、立下がり値信号に出力する。
送られてくる前記被終端信号が立ち下がるときに最適と
なるように、適当に定められた終端値を決めるための値
を記憶し、立下がり値信号に出力する。
【００１４】立上がり下がり検出回路は、前記被終端信
号の立ち上がり、立ち下がりを検出し、その結果に応じ
て後記選択回路を制御する信号を出力する。
号の立ち上がり、立ち下がりを検出し、その結果に応じ
て後記選択回路を制御する信号を出力する。
【００１５】選択回路は前記立上がり値記憶回路と前記
立下がり値記憶回路の値の中から、前記外部回路から送
られてくる選択１信号と、前記立上がり下がり検出回路
から送られてくる選択２信号により選択し、信号を出力
する。
立下がり値記憶回路の値の中から、前記外部回路から送
られてくる選択１信号と、前記立上がり下がり検出回路
から送られてくる選択２信号により選択し、信号を出力
する。
【００１６】複数個のアナログスイッチ回路は、前記選
択回路の出力信号の指示のもとでオン、オフし、複数個
のインピーダンス回路の中から必要なものだけを、電源
信号、グランド信号または他のインピーダンス回路に、
電気的に接続又は開放する。
択回路の出力信号の指示のもとでオン、オフし、複数個
のインピーダンス回路の中から必要なものだけを、電源
信号、グランド信号または他のインピーダンス回路に、
電気的に接続又は開放する。
【００１７】複数個のインピーダンス回路は、前記複数
個のアナログスイッチ回路の状態により電気的に接続又
は開放される。
個のアナログスイッチ回路の状態により電気的に接続又
は開放される。
【００１８】
【発明の実施の形態】次に、本発明の実施の形態の構成
について図面を参照して詳細に説明する。
について図面を参照して詳細に説明する。
【００１９】図３を参照すると、外部回路１は接続され
たＨＤＤの個数を監視し、その数（図３の場合は３）に
応じて適切な記憶値信号ａと選択１信号ｄを出力する制
御部２０と、複数のＨＤＤであるハード・ディスク・ド
ライブ（以下、ＨＤＤという）２１，ＨＤＤ２２，ＨＤ
Ｄ２３とを備えている。
たＨＤＤの個数を監視し、その数（図３の場合は３）に
応じて適切な記憶値信号ａと選択１信号ｄを出力する制
御部２０と、複数のＨＤＤであるハード・ディスク・ド
ライブ（以下、ＨＤＤという）２１，ＨＤＤ２２，ＨＤ
Ｄ２３とを備えている。
【００２０】またＨＤＤ２１，２２，２３は共通の出力
線に接続され、被終端信号ｉとして図１の終端回路３１
に接続されている。
線に接続され、被終端信号ｉとして図１の終端回路３１
に接続されている。
【００２１】図１を参照すると本実施形態は外部回路１
と終端回路３１を有しており、終端回路３１は外部回路
１から受けとった被終端信号ｉが、立ち上がりか立ち下
がりかを検出する立上がり下がり検出回路１３と、外部
回路１からの記憶値信号ａにより、立上がり値信号ｂと
立下がり値信号ｃとをそれぞれ選択回路４へ出力する立
上がり値記憶回路２と立下がり記憶回路３を有する。
と終端回路３１を有しており、終端回路３１は外部回路
１から受けとった被終端信号ｉが、立ち上がりか立ち下
がりかを検出する立上がり下がり検出回路１３と、外部
回路１からの記憶値信号ａにより、立上がり値信号ｂと
立下がり値信号ｃとをそれぞれ選択回路４へ出力する立
上がり値記憶回路２と立下がり記憶回路３を有する。
【００２２】これら立上がり値記憶回路２，３、立上が
り下がり検出回路の出力より、整合終端値を得られるよ
うアナログスイッチ回路を制御する選択回路４は、選択
ハイ１信号ｅによりアナログスイッチハイ１回路５をオ
ンオフし、選択ハイ２信号ｆによりアナログスイッチハ
イ２回路７をオンオフし、選択ロー１信号ｇによりアナ
ログスイッチロー１回路９をオンオフし、選択ロー２信
号ｈによりアナログスイッチロー２回路１１をオンオフ
する。アナログスイッチハイ１回路５により電源信号ｊ
と接続又は切断されるインピーダンスハイ１回路６と、
アナログスイッチハイ２回路７により電源信号ｊと接続
又は切断されるインピーダンスハイ２回路８と、アナロ
グスイッチロー１回路９によりグランド信号ｋと接続又
は切断されるインピーダンスロー１回路１０と、アナロ
グスイッチロー２回路１１によりグランド信号ｋと接続
又は切断されるインピーダンスロー２回路１２を有す
る。
り下がり検出回路の出力より、整合終端値を得られるよ
うアナログスイッチ回路を制御する選択回路４は、選択
ハイ１信号ｅによりアナログスイッチハイ１回路５をオ
ンオフし、選択ハイ２信号ｆによりアナログスイッチハ
イ２回路７をオンオフし、選択ロー１信号ｇによりアナ
ログスイッチロー１回路９をオンオフし、選択ロー２信
号ｈによりアナログスイッチロー２回路１１をオンオフ
する。アナログスイッチハイ１回路５により電源信号ｊ
と接続又は切断されるインピーダンスハイ１回路６と、
アナログスイッチハイ２回路７により電源信号ｊと接続
又は切断されるインピーダンスハイ２回路８と、アナロ
グスイッチロー１回路９によりグランド信号ｋと接続又
は切断されるインピーダンスロー１回路１０と、アナロ
グスイッチロー２回路１１によりグランド信号ｋと接続
又は切断されるインピーダンスロー２回路１２を有す
る。
【００２３】次に本発明の実施の形態の動作の概略を説
明する。
明する。
【００２４】実際には外部回路１の被終端信号ｉは複数
存在し、その数だけ終端回路３１が接続され、各被終端
信号ｉ及び終端回路３１はそれぞれ独立に動作するが、
ここでは説明の都合上終端回路３１が１つ接続された場
合を例にとり説明する。
存在し、その数だけ終端回路３１が接続され、各被終端
信号ｉ及び終端回路３１はそれぞれ独立に動作するが、
ここでは説明の都合上終端回路３１が１つ接続された場
合を例にとり説明する。
【００２５】初期状態において、外部回路１は被終端信
号ｉにローレベルを出力しているとする。
号ｉにローレベルを出力しているとする。
【００２６】あらかじめ、外部回路１は、被終端信号ｉ
がとりうる線路インピーダンス値につき、立ち上がりの
ときに整合する値は立上がり値記憶回路２にセットし、
立下がりのときに整合する値は立下がり値記憶回路３に
セットする。
がとりうる線路インピーダンス値につき、立ち上がりの
ときに整合する値は立上がり値記憶回路２にセットし、
立下がりのときに整合する値は立下がり値記憶回路３に
セットする。
【００２７】すなわち、被終端信号ｉに対し、ロジック
波の立ち上がりのときに最適な終端値になるように立上
がり値記憶回路２に値をセットし、ロジック波の立ち下
がりのときに最適な終端値になるように立下がり値記憶
回路３に値をセットする。
波の立ち上がりのときに最適な終端値になるように立上
がり値記憶回路２に値をセットし、ロジック波の立ち下
がりのときに最適な終端値になるように立下がり値記憶
回路３に値をセットする。
【００２８】また、外部回路１は、被終端信号ｉの線路
インピーダンスを計測等により設定しておき、被終端信
号ｉに対し、終端回路３１が現状において最適な終端値
を持つ整合終端となるような出力信号を選択回路４が出
力するように、選択１信号ｄに出力する。
インピーダンスを計測等により設定しておき、被終端信
号ｉに対し、終端回路３１が現状において最適な終端値
を持つ整合終端となるような出力信号を選択回路４が出
力するように、選択１信号ｄに出力する。
【００２９】また、初期状態において、立上がり下がり
検出回路１３は、被終端信号ｉの終端値として立上がり
値記憶回路２で示される終端値が選択されるように、選
択２信号ｐに信号を出力する。
検出回路１３は、被終端信号ｉの終端値として立上がり
値記憶回路２で示される終端値が選択されるように、選
択２信号ｐに信号を出力する。
【００３０】選択回路４は、被終端信号ｉに接続される
ＨＤＤの数（図３では３）に応じて決定される選択１信
号ｄと、立上がり値記憶回路２、立下がり値記憶回路３
にセットされた値の組合せのうち選択２信号ｐで決まる
方、すなわち立上がり値記憶回路２からの出力である立
上がり値信号ｂとをデコードし、これらの値をもとにし
て、４つの信号（選択ハイ２信号ｆ、選択ハイ１信号
ｅ、選択ロー１信号ｇ、選択ロー２信号ｈであり、これ
らを総称して以下選択信号という。）選択信号として出
力する。
ＨＤＤの数（図３では３）に応じて決定される選択１信
号ｄと、立上がり値記憶回路２、立下がり値記憶回路３
にセットされた値の組合せのうち選択２信号ｐで決まる
方、すなわち立上がり値記憶回路２からの出力である立
上がり値信号ｂとをデコードし、これらの値をもとにし
て、４つの信号（選択ハイ２信号ｆ、選択ハイ１信号
ｅ、選択ロー１信号ｇ、選択ロー２信号ｈであり、これ
らを総称して以下選択信号という。）選択信号として出
力する。
【００３１】このとき、アナログスイッチハイ１回路
５、アナログスイッチハイ２回路７、アナログスイッチ
ロー１回路９、アナログスイッチロー２回路１１等のア
ナログスイッチ回路は、複数個の選択信号のうち対応す
る選択信号によりオン、オフが決まる。
５、アナログスイッチハイ２回路７、アナログスイッチ
ロー１回路９、アナログスイッチロー２回路１１等のア
ナログスイッチ回路は、複数個の選択信号のうち対応す
る選択信号によりオン、オフが決まる。
【００３２】オンならばそのアナログスイッチ回路で制
御されるインピーダンスハイ１回路６、インピーダンス
ハイ２回路８、インピーダンスロー１回路１０、インピ
ーダンスロー２回路１２等のインピーダンス回路は接続
され、オフならそのアナログスイッチ回路で制御される
インピーダンス回路は切断される。
御されるインピーダンスハイ１回路６、インピーダンス
ハイ２回路８、インピーダンスロー１回路１０、インピ
ーダンスロー２回路１２等のインピーダンス回路は接続
され、オフならそのアナログスイッチ回路で制御される
インピーダンス回路は切断される。
【００３３】すなわち、オンになった複数個のアナログ
スイッチ回路で制御される複数個のインピーダンス回路
のみが接続された状態となる。
スイッチ回路で制御される複数個のインピーダンス回路
のみが接続された状態となる。
【００３４】ここで、複数個（本実施形態では１種類）
の被終端信号が立ち上がると、終端値は整合しているの
で、ノイズとなる反射波は少なくなる。
の被終端信号が立ち上がると、終端値は整合しているの
で、ノイズとなる反射波は少なくなる。
【００３５】次に、立上がり下がり検出回路１３が対応
する被終端信号ｉの立ち上がりを検出すると、対応する
選択回路４が、対応する立下がり値記憶回路３の値、す
なわち、立ち下がりのときの整合終端値を選択するよう
に選択２信号を切り替える。
する被終端信号ｉの立ち上がりを検出すると、対応する
選択回路４が、対応する立下がり値記憶回路３の値、す
なわち、立ち下がりのときの整合終端値を選択するよう
に選択２信号を切り替える。
【００３６】選択２信号ｂが変化すると、選択回路４
は、選択１信号ｄで決められている立上がり値記憶回路
２、立下がり値記憶回路３にセットされた値の組合せの
うち選択２信号で決まる方、すなわち立下がり値記憶回
路３からの出力である立下がり値信号ｃをデコードし、
選択信号として出力する。
は、選択１信号ｄで決められている立上がり値記憶回路
２、立下がり値記憶回路３にセットされた値の組合せの
うち選択２信号で決まる方、すなわち立下がり値記憶回
路３からの出力である立下がり値信号ｃをデコードし、
選択信号として出力する。
【００３７】前述と同様に、アナログスイッチ回路は、
複数個の選択信号のうち対応する選択信号によりオン、
オフが決まり、終端値が最適値にセットされる。
複数個の選択信号のうち対応する選択信号によりオン、
オフが決まり、終端値が最適値にセットされる。
【００３８】そののち、被終端信号ｉが立ち下がると、
終端値は整合しているので、ノイズとなる反射波は少な
くなる。
終端値は整合しているので、ノイズとなる反射波は少な
くなる。
【００３９】次に、立上がり下がり検出回路１３は対応
する被終端信号ｉの立ち下がりを検出すると、前述と同
様に、選択２信号ｐが変化し、選択回路４が、立上がり
値記憶回路２の値、すなわち、立上がりのときの整合終
端値を選択するように選択信号を切り替え、選択信号が
切り替わると終端値が切り替わり、次に来る被終端信号
の立上がりのときに最適な値となる。
する被終端信号ｉの立ち下がりを検出すると、前述と同
様に、選択２信号ｐが変化し、選択回路４が、立上がり
値記憶回路２の値、すなわち、立上がりのときの整合終
端値を選択するように選択信号を切り替え、選択信号が
切り替わると終端値が切り替わり、次に来る被終端信号
の立上がりのときに最適な値となる。
【００４０】以降も同様の動作を繰り返す。
【００４１】ここで、複数個のインピーダンス回路の値
を適当に選ぶことで、終端値を最適なものとすることが
できる。
を適当に選ぶことで、終端値を最適なものとすることが
できる。
【００４２】また、被終端信号ｉの線路インピーダンス
値が変動したことを外部回路が検出すると、変化後の線
路インピーダンス値と整合させるため、選択回路が、変
化後の最適な信号を出力するように、立上がり値記憶回
路２、立下がり値記憶回路３で決まる値を出力させ外部
回路１は選択１信号に信号を出力することで、終端値を
変更する。
値が変動したことを外部回路が検出すると、変化後の線
路インピーダンス値と整合させるため、選択回路が、変
化後の最適な信号を出力するように、立上がり値記憶回
路２、立下がり値記憶回路３で決まる値を出力させ外部
回路１は選択１信号に信号を出力することで、終端値を
変更する。
【００４３】各々の複数個のアナログスイッチ回路は選
択回路４の出力でオン、オフが決まり、オンになった複
数個のアナログスイッチ回路で制御される複数個のイン
ピーダンス回路のみが接続された状態となる。
択回路４の出力でオン、オフが決まり、オンになった複
数個のアナログスイッチ回路で制御される複数個のイン
ピーダンス回路のみが接続された状態となる。
【００４４】そこで、複数個のインピーダンス回路の
値、及び結線を適当に選ぶことで、インピーダンス変化
のときの終端値を最適なものとすることができる。
値、及び結線を適当に選ぶことで、インピーダンス変化
のときの終端値を最適なものとすることができる。
【００４５】次に、図１、図２を参照し、本実施形態の
動作について詳細に説明する。
動作について詳細に説明する。
【００４６】アナログスイッチハイ１回路５が選択ハイ
１信号ｅによってオン状態になると、インピーダンスハ
イ１回路６は電源信号ｊに直結された状態と等価にな
り、選択ハイ１信号ｅによってオフ状態になると、イン
ピーダンスハイ１回路６は直接的には電源信号ｊから切
り離された状態と等価になる。
１信号ｅによってオン状態になると、インピーダンスハ
イ１回路６は電源信号ｊに直結された状態と等価にな
り、選択ハイ１信号ｅによってオフ状態になると、イン
ピーダンスハイ１回路６は直接的には電源信号ｊから切
り離された状態と等価になる。
【００４７】同様に、アナログスイッチハイ２回路７が
選択ハイ２信号ｆによってオン状態になると、インピー
ダンスハイ２回路８は電源信号ｊに直結された状態と等
価になり、選択ハイ２信号ｆによってオフ状態になる
と、インピーダンスハイ２回路８は電源信号ｊから切り
離された状態と等価になる。
選択ハイ２信号ｆによってオン状態になると、インピー
ダンスハイ２回路８は電源信号ｊに直結された状態と等
価になり、選択ハイ２信号ｆによってオフ状態になる
と、インピーダンスハイ２回路８は電源信号ｊから切り
離された状態と等価になる。
【００４８】また、アナログスイッチロー１回路９が選
択ロー１信号ｇによってオン状態になると、インピーダ
ンスロー１回路１０はグランド信号ｋに直結された状態
と等価になり，選択ロー１信号ｇによってオフ状態にな
ると、インピーダンスロー１回路１０はグランド信号ｋ
から切り離された状態と等価になる。
択ロー１信号ｇによってオン状態になると、インピーダ
ンスロー１回路１０はグランド信号ｋに直結された状態
と等価になり，選択ロー１信号ｇによってオフ状態にな
ると、インピーダンスロー１回路１０はグランド信号ｋ
から切り離された状態と等価になる。
【００４９】同様に、アナログスイッチロー２回路１１
が選択ロー２信号ｈによってオン状態になると、インピ
ーダンスロー２回路１２はグランド信号ｋに直結された
状態と等価になり、選択ロー２信号ｈによってオフ状態
になると、インピーダンスロー２回路１２はグランド信
号ｋから切り離された状態と等価になる。
が選択ロー２信号ｈによってオン状態になると、インピ
ーダンスロー２回路１２はグランド信号ｋに直結された
状態と等価になり、選択ロー２信号ｈによってオフ状態
になると、インピーダンスロー２回路１２はグランド信
号ｋから切り離された状態と等価になる。
【００５０】すなわち、インピーダンスハイ１回路６、
インピーダンスハイ２回路８、インピーダンスロー１回
路１０、インピーダンスロー２回路１２に適当な値の素
子を置き、選択ハイ１信号ｅ，選択ハイ２信号ｆ、選択
ロー１信号ｇ、選択ロー２信号ｈを適当な値に設定する
ことにより、終端値を設定することができ、またインピ
ーダンスハイ１回路６、インピーダンスハイ２回路８、
インピーダンスロー１回路１０、インピーダンスロー２
回路１２の値は固定であっても、選択ハイ１信号ｅ、選
択ハイ２信号ｆ、選択ロー１信号ｇ、選択ロー２信号ｈ
を適当な値に設定することにより、図１の構成であれば
４段階の終端値を任意に選択することができる。
インピーダンスハイ２回路８、インピーダンスロー１回
路１０、インピーダンスロー２回路１２に適当な値の素
子を置き、選択ハイ１信号ｅ，選択ハイ２信号ｆ、選択
ロー１信号ｇ、選択ロー２信号ｈを適当な値に設定する
ことにより、終端値を設定することができ、またインピ
ーダンスハイ１回路６、インピーダンスハイ２回路８、
インピーダンスロー１回路１０、インピーダンスロー２
回路１２の値は固定であっても、選択ハイ１信号ｅ、選
択ハイ２信号ｆ、選択ロー１信号ｇ、選択ロー２信号ｈ
を適当な値に設定することにより、図１の構成であれば
４段階の終端値を任意に選択することができる。
【００５１】すなわち、インピーダンスハイ１回路６の
みの抵抗値Ｒ６か、それとインピーダンスハイ２回路７
の抵抗値Ｒ８の和（Ｒ６＋Ｒ８）を選ぶかで２通りあ
り、さらにインピーダンスロー１回路１０のみの抵抗値
Ｒ１０か、それとインピーダンスロー２回路１２の抵抗
値Ｒ１２との和（Ｒ１０＋Ｒ１２）を選ぶかで２通りあ
り、結局これらの組合せにより４段階の終端値を選択で
きる。
みの抵抗値Ｒ６か、それとインピーダンスハイ２回路７
の抵抗値Ｒ８の和（Ｒ６＋Ｒ８）を選ぶかで２通りあ
り、さらにインピーダンスロー１回路１０のみの抵抗値
Ｒ１０か、それとインピーダンスロー２回路１２の抵抗
値Ｒ１２との和（Ｒ１０＋Ｒ１２）を選ぶかで２通りあ
り、結局これらの組合せにより４段階の終端値を選択で
きる。
【００５２】アナログスイッチの数を増やせばもっと多
段階の終端値の選択が可能となる。
段階の終端値の選択が可能となる。
【００５３】また、インピーダンスハイ１回路６、イン
ピーダンスハイ２回路８、インピーダンスロー１回路１
０、インピーダンスロー２回路１２に抵抗だけではな
く、コンデンサ、コイル、ダイオード等を素子として使
用し、これらの結線を適当に変更することで、ＡＣ終
端、ダイオード終端等も可能となる。
ピーダンスハイ２回路８、インピーダンスロー１回路１
０、インピーダンスロー２回路１２に抵抗だけではな
く、コンデンサ、コイル、ダイオード等を素子として使
用し、これらの結線を適当に変更することで、ＡＣ終
端、ダイオード終端等も可能となる。
【００５４】本実施形態では、線路インピーダンスがあ
る値のときをタイプ１とし、タイプ１で立ち上がりのと
きには、アナログスイッチハイ１回路５がオフ、アナロ
グスイッチハイ２回路７がオン、アナログスイッチロー
１回路９がオフ、アナログスイッチロー２回路１１がオ
ンの状態で、被終端信号ｉに対し最適な終端値であると
仮定する。
る値のときをタイプ１とし、タイプ１で立ち上がりのと
きには、アナログスイッチハイ１回路５がオフ、アナロ
グスイッチハイ２回路７がオン、アナログスイッチロー
１回路９がオフ、アナログスイッチロー２回路１１がオ
ンの状態で、被終端信号ｉに対し最適な終端値であると
仮定する。
【００５５】すなわち、終端回路の電源側がインピーダ
ンスハイ１回路６とインピーダンスハイ２回路８の直列
接続、グランド側がインピーダンスロー１回路１０とイ
ンピーダンスロー２回路１２の直列接続の状態で、被終
端信号ｉに対し最適な終端値であると仮定する。
ンスハイ１回路６とインピーダンスハイ２回路８の直列
接続、グランド側がインピーダンスロー１回路１０とイ
ンピーダンスロー２回路１２の直列接続の状態で、被終
端信号ｉに対し最適な終端値であると仮定する。
【００５６】また、線路インピーダンスがタイプ１で立
ち下がりのときには、アナログスイッチハイ１回路５が
オン、アナログスイッチハイ２回路７がオフ、アナログ
スイッチロー１回路９がオン、アナログスイッチロー２
回路１１がオフの状態で、被終端信号ｉに対し最適な終
端値であると仮定する。
ち下がりのときには、アナログスイッチハイ１回路５が
オン、アナログスイッチハイ２回路７がオフ、アナログ
スイッチロー１回路９がオン、アナログスイッチロー２
回路１１がオフの状態で、被終端信号ｉに対し最適な終
端値であると仮定する。
【００５７】すなわち、終端回路の電源側がインピーダ
ンスハイ１回路６のみの接続、グランド側がインピーダ
ンスロー１回路１０のみの接続の状態で、被終端信号ｉ
に対し最適な終端値であると仮定する。
ンスハイ１回路６のみの接続、グランド側がインピーダ
ンスロー１回路１０のみの接続の状態で、被終端信号ｉ
に対し最適な終端値であると仮定する。
【００５８】この場合において各信号の状態を図２のタ
イムチャートに基づいて説明する。
イムチャートに基づいて説明する。
【００５９】あらかじめ、外部回路１は、被終端信号ｉ
を“０”にしておく（図２ ｔ１参照）。
を“０”にしておく（図２ ｔ１参照）。
【００６０】また、外部回路１は、線路インピーダンス
がタイプ１のとき、アナログスイッチハイ１回路５、ア
ナログスイッチハイ２回路７、インピーダンスハイ１回
路６、インピーダンスハイ２回路８、インピーダンスロ
ー１回路１０、インピーダンスロー２回路１２、アナロ
グスイッチー１回路９、アナログスイッチロー２回路１
１、で構成される終端回路の値が、被終端信号ｉの立ち
上がりに対し最適な終端値になるように、立上がり値記
憶回路２（図２ ｔ２，ｔ４参照）に値をセットし、被
終端信号ｉの立ち下がりに対し最適な終端値になるよう
に、立下がり値記憶回路３（図２ ｔ３，ｔ５参照）に
値をセットしておく。
がタイプ１のとき、アナログスイッチハイ１回路５、ア
ナログスイッチハイ２回路７、インピーダンスハイ１回
路６、インピーダンスハイ２回路８、インピーダンスロ
ー１回路１０、インピーダンスロー２回路１２、アナロ
グスイッチー１回路９、アナログスイッチロー２回路１
１、で構成される終端回路の値が、被終端信号ｉの立ち
上がりに対し最適な終端値になるように、立上がり値記
憶回路２（図２ ｔ２，ｔ４参照）に値をセットし、被
終端信号ｉの立ち下がりに対し最適な終端値になるよう
に、立下がり値記憶回路３（図２ ｔ３，ｔ５参照）に
値をセットしておく。
【００６１】また、本実施形態では線路インピーダンス
のタイプが１種類のときのみ説明するが、立上がり値記
憶回路２と立下がり値記憶回路３に異なる値をセットし
たり、選択１信号ｄの切換えによって選択信号の組合せ
を変更することにより線路インピーダンスがタイプ１以
外となったときにも適切な終端値にできる。
のタイプが１種類のときのみ説明するが、立上がり値記
憶回路２と立下がり値記憶回路３に異なる値をセットし
たり、選択１信号ｄの切換えによって選択信号の組合せ
を変更することにより線路インピーダンスがタイプ１以
外となったときにも適切な終端値にできる。
【００６２】又、アナログスイッチ回路の個数を増やし
たり、インピーダンス回路の個数を増やしたり、結線を
変更したり、選択回路４の出力を増やしたり、立上がり
値記憶回路、立下がり値記憶回路の個数を増やしたり、
線路インピーダンスが変わったのときに立上がり値記憶
回路２、立下がり値記憶回路３の内容を記憶値信号ａで
変更したりすることで、さらに多数の異なる終端値の設
定ができ線路インピーダンスがタイプ１以外の場合にお
いてさらに多数の異なる終端値の設定ができるようにな
る。
たり、インピーダンス回路の個数を増やしたり、結線を
変更したり、選択回路４の出力を増やしたり、立上がり
値記憶回路、立下がり値記憶回路の個数を増やしたり、
線路インピーダンスが変わったのときに立上がり値記憶
回路２、立下がり値記憶回路３の内容を記憶値信号ａで
変更したりすることで、さらに多数の異なる終端値の設
定ができ線路インピーダンスがタイプ１以外の場合にお
いてさらに多数の異なる終端値の設定ができるようにな
る。
【００６３】初期状態において、外部回路１は、選択回
路４が立上がり値記憶回路２、立下がり値記憶回路３の
値に応じて決まる値を出力する結果、被終端信号ｉが最
適な終端値により終端されるように選択１信号ｄに信号
を出力する（図２ ｔ６参照）。
路４が立上がり値記憶回路２、立下がり値記憶回路３の
値に応じて決まる値を出力する結果、被終端信号ｉが最
適な終端値により終端されるように選択１信号ｄに信号
を出力する（図２ ｔ６参照）。
【００６４】図２では、立上がり値記憶回路２、立下が
り値記憶回路３にセットされた値の組合せは１組だけで
説明しているので、選択１信号ｄは“０”のままで変化
しない。
り値記憶回路３にセットされた値の組合せは１組だけで
説明しているので、選択１信号ｄは“０”のままで変化
しない。
【００６５】また、立上がり下がり検出回路１３は、選
択回路４が立上がり値記憶回路２の値に応じて決まる値
を出力するように、選択２信号ｐに信号を出力する（図
２ｔ７参照）。
択回路４が立上がり値記憶回路２の値に応じて決まる値
を出力するように、選択２信号ｐに信号を出力する（図
２ｔ７参照）。
【００６６】すると、選択回路４は立上がり値記憶回路
２の値に応じて決まる値を出力する。
２の値に応じて決まる値を出力する。
【００６７】選択回路４は立上がり値記憶回路２の値を
デコードし、選択ハイ２信号ｆ、選択ハイ１信号ｅ、選
択ロー１信号ｇ、選択ロー２信号ｈに信号を出力する。
デコードし、選択ハイ２信号ｆ、選択ハイ１信号ｅ、選
択ロー１信号ｇ、選択ロー２信号ｈに信号を出力する。
【００６８】本実施形態では、選択ハイ１信号ｅがオフ
信号、選択ハイ２信号ｆがオン信号、選択ロー１信号ｇ
がオフ信号、選択ロー２信号ｈがオン信号を出力する
（図２ｔ８，ｔ９，ｔ１０，ｔ１１参照）。
信号、選択ハイ２信号ｆがオン信号、選択ロー１信号ｇ
がオフ信号、選択ロー２信号ｈがオン信号を出力する
（図２ｔ８，ｔ９，ｔ１０，ｔ１１参照）。
【００６９】すなわち、立ち上がりのときの最適な終端
値である状態（図２ ｔ１２参照）、アナログスイッチ
ハイ１回路５がオフ、アナログスイッチハイ２回路７が
オン、アナログスイッチロー１回路９がオフ、アナログ
スイッチロー２回路１１がオンの状態になっている。
値である状態（図２ ｔ１２参照）、アナログスイッチ
ハイ１回路５がオフ、アナログスイッチハイ２回路７が
オン、アナログスイッチロー１回路９がオフ、アナログ
スイッチロー２回路１１がオンの状態になっている。
【００７０】従って、終端回路の電源側がインピーダン
スハイ１回路６とインピーダンスハイ２回路８の直列接
続、グランド側がインピーダンスロー１回路１０とイン
ピーダンスロー２回路１２の直列接続の状態で、被終端
信号ｉを立上がりのときに整合終端した状態になる。
スハイ１回路６とインピーダンスハイ２回路８の直列接
続、グランド側がインピーダンスロー１回路１０とイン
ピーダンスロー２回路１２の直列接続の状態で、被終端
信号ｉを立上がりのときに整合終端した状態になる。
【００７１】この状態で被終端信号ｉが立ち上がると
（図２ ｔ１３参照）、その状態で整合終端されている
ので、反射の少ない、すなわち、ノイズの少ない波形が
得られる。
（図２ ｔ１３参照）、その状態で整合終端されている
ので、反射の少ない、すなわち、ノイズの少ない波形が
得られる。
【００７２】被終端信号ｉの立ち上がりが完了すると、
立上がり下がり検出回路１３は、選択回路４が立下がり
値記憶回路３の値に応じて決まる値を出力するように、
選択２信号ｐに信号を出力する（図２ ｔ１４参照）。
立上がり下がり検出回路１３は、選択回路４が立下がり
値記憶回路３の値に応じて決まる値を出力するように、
選択２信号ｐに信号を出力する（図２ ｔ１４参照）。
【００７３】選択２信号ｐにこの信号が出力されると、
選択回路４は立下がり値記憶回路３の値をデコードし、
選択ハイ２信号ｆ、選択ハイ１信号ｅ、選択ロー１信号
ｇ、選択ロー２信号ｈに信号を出力する。
選択回路４は立下がり値記憶回路３の値をデコードし、
選択ハイ２信号ｆ、選択ハイ１信号ｅ、選択ロー１信号
ｇ、選択ロー２信号ｈに信号を出力する。
【００７４】本実施形態では、選択ハイ１信号ｅがオン
信号、選択ハイ２信号ｆがオフ信号、選択ロー１信号ｇ
がオン信号、選択ロー２信号ｈがオフ信号を出力する
（図２ｔ１５，ｔ１６，ｔ１７，ｔ１８参照）。
信号、選択ハイ２信号ｆがオフ信号、選択ロー１信号ｇ
がオン信号、選択ロー２信号ｈがオフ信号を出力する
（図２ｔ１５，ｔ１６，ｔ１７，ｔ１８参照）。
【００７５】すなわち、立ち下がりのときの最適な終端
値である状態（図２ ｔ１９参照）、アナログスイッチ
ハイ１回路５がオン状態、アナログスイッチハイ２回路
７がオフ状態、アナログスイッチロー１回路９がオン状
態、アナログスイッチロー２回路１１がオフ状態とな
る。
値である状態（図２ ｔ１９参照）、アナログスイッチ
ハイ１回路５がオン状態、アナログスイッチハイ２回路
７がオフ状態、アナログスイッチロー１回路９がオン状
態、アナログスイッチロー２回路１１がオフ状態とな
る。
【００７６】従って、終端回路の電源側がインピーダン
スハイ１回路６のみが接続、グランド側がインピーダン
スロー１回路１０のみが接続の状態で、被終端信号ｉを
立ち下がりのときに整合終端した状態になる。
スハイ１回路６のみが接続、グランド側がインピーダン
スロー１回路１０のみが接続の状態で、被終端信号ｉを
立ち下がりのときに整合終端した状態になる。
【００７７】この状態で被終端信号ｉが立ち下がると
（図２ ｔ２０参照）、立ち下がり整合終端されている
ので、反射の少ない、すなわち、ノイズの少ない波形が
得られる。
（図２ ｔ２０参照）、立ち下がり整合終端されている
ので、反射の少ない、すなわち、ノイズの少ない波形が
得られる。
【００７８】被終端信号ｉの立ち下がりが完了すると、
立上がり下がり検出回路１３は、初期状態と同じ状態に
戻り、選択回路４が立上がり値記憶回路２の値に応じて
決まる値を出力するように、選択２信号ｐに信号を出力
する（図２ ｔ２１参照）。
立上がり下がり検出回路１３は、初期状態と同じ状態に
戻り、選択回路４が立上がり値記憶回路２の値に応じて
決まる値を出力するように、選択２信号ｐに信号を出力
する（図２ ｔ２１参照）。
【００７９】すると、選択回路４は立上がり値記憶回路
２の値に応じて決まる値を出力する。
２の値に応じて決まる値を出力する。
【００８０】選択回路４は立上がり値記憶回路２の値を
デコードし、選択ハイ２信号ｆ、選択ハイ１信号ｅ、選
択ロー１信号ｇ、選択ロー２信号ｈに信号を出力する。
デコードし、選択ハイ２信号ｆ、選択ハイ１信号ｅ、選
択ロー１信号ｇ、選択ロー２信号ｈに信号を出力する。
【００８１】本実施形態では、選択ハイ１信号ｅがオフ
信号、選択ハイ２信号ｆがオン信号、選択ロー１信号ｇ
がオフ信号、選択ロー２信号ｈがオン信号を出力する
（図２ｔ２２，ｔ２３，ｔ２４，ｔ２５参照）。
信号、選択ハイ２信号ｆがオン信号、選択ロー１信号ｇ
がオフ信号、選択ロー２信号ｈがオン信号を出力する
（図２ｔ２２，ｔ２３，ｔ２４，ｔ２５参照）。
【００８２】すなわち、立ち上がりのときの最適な終端
値である状態（図２ ｔ２６参照）、アナログスイッチ
ハイ１回路５がオフ、アナログスイッチハイ２回路７が
オン、アナログスイッチロー１回路９がオフ、アナログ
スイッチロー２回路１１がオンの状態になっている。
値である状態（図２ ｔ２６参照）、アナログスイッチ
ハイ１回路５がオフ、アナログスイッチハイ２回路７が
オン、アナログスイッチロー１回路９がオフ、アナログ
スイッチロー２回路１１がオンの状態になっている。
【００８３】従って、終端回路の電源側がインピーダン
スハイ１回路６とインピーダンスハイ２回路８の直列接
続、グランド側がインピーダンスロー１回路１０とイン
ピーダンスロー２回路１２の直列接続の状態で、被終端
信号ｉを立ち上がり整合終端した状態になる。
スハイ１回路６とインピーダンスハイ２回路８の直列接
続、グランド側がインピーダンスロー１回路１０とイン
ピーダンスロー２回路１２の直列接続の状態で、被終端
信号ｉを立ち上がり整合終端した状態になる。
【００８４】以降、同様な動作を繰り返す。
【００８５】
【発明の効果】本発明の効果は、適切な整合終端値が変
化する回路において、線路インピーダンスが変化しても
その時々の最適な終端値を設定可能とし、さらにロジッ
ク波の立ち上がり、立ち下がりを監視して、立ち上が
り、立ち下がりの各々のインピーダンス整合がとれた終
端値に設定できるようにして反射によるノイズを減らし
信号の品質の低下を防止することにある。
化する回路において、線路インピーダンスが変化しても
その時々の最適な終端値を設定可能とし、さらにロジッ
ク波の立ち上がり、立ち下がりを監視して、立ち上が
り、立ち下がりの各々のインピーダンス整合がとれた終
端値に設定できるようにして反射によるノイズを減らし
信号の品質の低下を防止することにある。
【図１】本実施形態の構成を示したブロック図。
【図２】本実施形態の動作を示したタイミングチャー
ト。
ト。
【図３】本実施形態の外部回路１の構成を示したブロッ
ク図。
ク図。
１ 外部回路 ２ 立上がり値記憶回路 ３ 立下がり値記憶回路 ４ 選択回路 ５ アナログスイッチハイ１回路 ６ インピーダンスハイ１回路 ７ アナログスイッチハイ２回路 ８ インピーダンスハイ２回路 ９ アナログスイッチロー１回路 １０ インピーダンスロー１回路 １１ アナログスイッチロー２回路 １２ インピーダンスロー２回路 １３ 立上がり下がり検出回路 ２０ 制御部 ２１ ＨＤＤ ２２ ＨＤＤ ２３ ＨＤＤ ３１ 終端回路 ａ 記憶値信号 ｂ 立上がり値信号 ｃ 立下がり値信号 ｄ 選択１信号 ｅ 選択ハイ１信号 ｆ 選択ハイ２信号 ｇ 選択ロー１信号 ｈ 選択ロー２信号 ｉ 被終端信号 ｊ 電源信号 ｋ グランド信号 ｌ スイッチハイ２信号 ｍ インピーダンスハイ２信号 ｎ スイッチロー２信号 ｏ インピーダンスロー２信号 ｐ 選択２信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04B 3/00 - 3/44 G06F 3/00
Claims (3)
- 【請求項１】 被終端信号が存在し、整合終端値が変化
する回路の終端値を調整する終端抵抗調整回路におい
て、 被終端信号の立ち上がりと立ち下がりとを検出する検出
手段を有し、 前記検出手段の出力に応じて立ち上がるときと立ち下が
るときとで、それぞれに最適な終端値をもつように終端
抵抗値が切り替えられ、 接続される線路のインピーダンスが変動した場合でも被
終端信号の立ち上がるときと立ち下がるときの線路イン
ピーダンス変動後のそれぞれの最適値をもつように終端
抵抗値を切り替える ことを特徴とする終端抵抗値調整回
路。 - 【請求項２】 被終端信号が存在し、整合終端値が変化
する回路の終端値を調整する終端抵抗調整回路におい
て、 被終端信号を出力し、また適当な複数個の終端値を設定
するための信号である記憶値信号を出力し、複数個の終
端値から最適な終端値を選択するための信号を出力する
外部回路と、 複数の第１のインピーダンス回路と、 前記第１のインピーダンス回路と接続され、インピーダ
ンス選択信号の指示により前記第１のインピーダンス回
路との接続点を電源信号と接続しまたは切断する複数の
第１のアナログスイッチと、 複数の第２のインピーダンス回路と、 前記第２のインピーダンス回路と接続され、選択信号の
指示により前記第２のインピーダンス回路との接続点を
グランド信号と接続しまたは切断する複数の第２のアナ
ログスイッチと、 被終端信号が立ち上がりと立ち下がりとを検出する検出
手段と、 前記被終端信号が立ち上がりのときに最適な終端値を持
つように前記アナログスイッチを設定するための情報を
記憶する立上がり値記憶回路と、 前記被終端信号が立ち下がりのときに最適な終端値を持
つように前記アナログスイッチを設定するための情報を
記憶する立下がり値記憶回路と、 前記検出手段が被終端信号が立ち上がりを検出したあと
に前記立下がり値記憶回路の出力をもとに最適な終端値
を持つように前記アナログスイッチを設定するような前
記インピーダンス選択信号を出力し、前記検出手段が被
終端信号が立ち下がりを検出したあとに前記立ち上がり
値記憶回路の出力をもとに最適な終端値を持つように前
記アナログスイッチを設定するような前記インピーダン
ス選択信号を出力する選択回路と、を備え、 接続される線路のインピーダンスが変動した場合でも被
終端信号の立ち上がるときと立ち下がるときのインピー
ダンス変動後のそれぞれの終端抵抗値が最適値をもつよ
うに、前記外部回路が前記選択回路の出力を切り替えさ
せるための選択信号を出力することを特徴とする終端抵
抗値調整回路。 - 【請求項３】 被終端信号に接続される装置の数に応じ
て前記選択信号を決定することを特徴とする請求項２記
載の終端抵抗値調整回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08384498A JP3235562B2 (ja) | 1998-03-30 | 1998-03-30 | 終端抵抗値調整回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08384498A JP3235562B2 (ja) | 1998-03-30 | 1998-03-30 | 終端抵抗値調整回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11284549A JPH11284549A (ja) | 1999-10-15 |
| JP3235562B2 true JP3235562B2 (ja) | 2001-12-04 |
Family
ID=13814023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08384498A Expired - Fee Related JP3235562B2 (ja) | 1998-03-30 | 1998-03-30 | 終端抵抗値調整回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3235562B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8031657B2 (en) | 2004-10-29 | 2011-10-04 | Skyhook Wireless, Inc. | Server for updating location beacon database |
| US8064586B2 (en) | 2000-10-03 | 2011-11-22 | Targus Information Corporation | Real-time process for defining, processing and delivering a highly customized contact list over a network |
| US8085924B2 (en) | 1996-06-10 | 2011-12-27 | Targus Information Corporation | One number, intelligent call processing system |
| US8363814B2 (en) | 1993-02-22 | 2013-01-29 | Targus Information Corporation | Automatic routing and information system for telephonic services |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100446292B1 (ko) * | 2001-12-22 | 2004-09-01 | 삼성전자주식회사 | 능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법 |
| US7394282B2 (en) * | 2006-06-28 | 2008-07-01 | Intel Corporation | Dynamic transmission line termination |
| JP5932526B2 (ja) * | 2012-07-03 | 2016-06-08 | 株式会社日本自動車部品総合研究所 | 受信装置 |
-
1998
- 1998-03-30 JP JP08384498A patent/JP3235562B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8363814B2 (en) | 1993-02-22 | 2013-01-29 | Targus Information Corporation | Automatic routing and information system for telephonic services |
| US8085924B2 (en) | 1996-06-10 | 2011-12-27 | Targus Information Corporation | One number, intelligent call processing system |
| US8180041B2 (en) | 1996-06-10 | 2012-05-15 | Targus Information Corporation | One number, intelligent call processing system |
| US8447025B2 (en) | 1996-06-10 | 2013-05-21 | Neustar Information Services, Inc. | One number, intelligent call processing system |
| US8064586B2 (en) | 2000-10-03 | 2011-11-22 | Targus Information Corporation | Real-time process for defining, processing and delivering a highly customized contact list over a network |
| US8565404B2 (en) | 2000-10-03 | 2013-10-22 | Neustar Information Services, Inc. | Real-time process for defining, processing and delivering a highly customized contact list over a network |
| US8031657B2 (en) | 2004-10-29 | 2011-10-04 | Skyhook Wireless, Inc. | Server for updating location beacon database |
| US8630664B2 (en) | 2004-10-29 | 2014-01-14 | Skyhook Wireless, Inc. | Access point database |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11284549A (ja) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6275077B1 (en) | Method and apparatus for programmable adjustment of bus driver propagation times | |
| US20050242832A1 (en) | Apparatus for calibrating termination voltage of on-die termination | |
| US6535945B1 (en) | Method and apparatus for programmable adjustment of computer system bus parameters | |
| CN103547978A (zh) | 可配置多维驱动器及接收器 | |
| JP3235562B2 (ja) | 終端抵抗値調整回路 | |
| EP0668592A1 (en) | Internal timing method and circuit for programmable memories | |
| US5739715A (en) | Digital signal driver circuit having a high slew rate | |
| US4549101A (en) | Circuit for generating test equalization pulse | |
| US6714038B2 (en) | Apparatus for controlling input termination of semiconductor memory device and method for the same | |
| JP4017518B2 (ja) | タイミングスキュー除去手段を備えた送信機回路 | |
| US9225294B2 (en) | Amplifier with improved noise reduction | |
| US6487250B1 (en) | Signal output system | |
| CN112363973A (zh) | 机器并联系统 | |
| US20050285636A1 (en) | Clock switching circuit | |
| US20220239285A1 (en) | Signal width repair circuit and method, and electronic device | |
| KR100407590B1 (ko) | 음질제어장치및음량음질제어장치 | |
| US20070205806A1 (en) | Open-drain output circuit | |
| US10211819B2 (en) | Input buffer circuit | |
| US6541995B1 (en) | Circuit and method for driving signals to a receiver with terminators | |
| KR100338928B1 (ko) | 입력 버퍼 회로 | |
| US10615550B2 (en) | Earphone recognition and connection methods and circuits and storage medium | |
| US11881281B2 (en) | Dual reference voltage generator, equalizer circuit, and memory | |
| US11296697B1 (en) | On-die termination circuit, operating method thereof, and semiconductor system | |
| US11894083B2 (en) | Signal width repair circuit and method, and electronic device | |
| JP2813128B2 (ja) | 伝送路損失補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010828 |
|
| LAPS | Cancellation because of no payment of annual fees |