KR20030053369A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR20030053369A
KR20030053369A KR1020010083549A KR20010083549A KR20030053369A KR 20030053369 A KR20030053369 A KR 20030053369A KR 1020010083549 A KR1020010083549 A KR 1020010083549A KR 20010083549 A KR20010083549 A KR 20010083549A KR 20030053369 A KR20030053369 A KR 20030053369A
Authority
KR
South Korea
Prior art keywords
trench
semiconductor substrate
insulating film
film
field region
Prior art date
Application number
KR1020010083549A
Other languages
English (en)
Other versions
KR100421294B1 (ko
Inventor
김인수
Original Assignee
동부전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부전자 주식회사 filed Critical 동부전자 주식회사
Priority to KR10-2001-0083549A priority Critical patent/KR100421294B1/ko
Publication of KR20030053369A publication Critical patent/KR20030053369A/ko
Application granted granted Critical
Publication of KR100421294B1 publication Critical patent/KR100421294B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 제조방법을 제공한다. 본 발명은 반도체 기판의 필드영역에 트렌치를 건식 식각공정에 의해 형성시키고 상기 트렌치 내의 노출된 반도체 기판의 표면을 레이저 어닐링에 의해 처리시키고, 상기 트렌치 내에 절연막을 매립시킨다.
따라서, 본 발명은 상기 트렌치 내의 반도체 기판의 식각 손상부를 제거시키고 상기 트렌치 내의 잔존하는 이물질을 제거시킨다. 그 결과, 상기 트렌치를 빈 공간인 보이드의 생성을 유발시키지 않고 절연막으로 매립할 수 있다. 또한, 상기 트렌치 내의 절연막의 절연 특성이 향상되고 누설 전류가 감소된다.

Description

반도체소자의 제조방법{Method For Manufacturing Semiconductor Devices}
본 발명은 반도체소자의 제조방법에 관한 것으로, 더욱 상세하게는 샐로우 트렌치 아이솔레이션(Shallow Trench Isolation: STI)의 절연 특성을 향상시키도록 한 반도체소자의 제조방법에 관한 것이다.
일반적으로, 반도체소자의 아이솔레이션(Isolation) 기술로는 질화막을 이용한 LOCOS(Local Oxidation of Silicon) 기술이 사용되어 왔다. LOCOS 기술의 단점을 보완하기 위한 새로운 아이솔레이션 기술들이 활발하게 개발되어 왔고 그 중에서 PBL(Poly Buffer LOCOS), R-LOCOS(Recessed LOCOS) 등의 기술이 널리 사용되어왔다. 이들 기술들은 공정이 복잡하고 실리콘산화막에 의한 채널 영역의 잠식(Bird's Beak)을 근본적으로 감소시킬 수 없어 반도체소자의 고집적화에 한계가 있으며 소자 형성부분과의 단차가 심하게 발생하여 이를 후속 공정에서 평탄화할 필요가 있다.
최근에 들어, 이를 개선한 샐로우 트렌치 아이솔레이션(Shallow Trench Isolation: STI) 공정이 도입되기 시작하였다. 상기 샐로우 트렌치 아이솔레이션 공정은 종래의 아이솔레이션 기술에 비하여 소자 분리 특성이 우수하고 점유 면적도 작기 때문에 반도체소자의 고집적화에 매우 적합하다.
상기 STI공정은 반도체기판의 일부 영역에 트렌치를 형성하고 갭필링(Gap Filling) 공정에 의해 상기 트렌치 내에 산화막을 갭필링시킨 후 상기 산화막을 화학기계연마(Chemical Mechanical Polishing: CMP)공정으로 연마하여 트렌치 내의 산화막과 반도체기판을 평탄화시킨다. 따라서, 반도체기판의 격리영역에 필드산화막이 형성된다.
상기 트렌치를 갭필링하는 산화막으로는 갭필링 특성과 평탄화 특성이 양호한 O3-TEOS(Tetra-Ethyl-Ortho-Silicate) 상압 화학기상증착(Atmospheric Pressure Chemical Vapor Deposition: APCVD) 산화막, 고밀도 플라즈마 화학기상증착(High Density Plasma Chemical Vapor Deposition: HDP CVD) 산화막이 주로 사용되어 오고 있다.
종래의 샐로우 트렌치 아이솔레이션 공정에서는 도 1에 도시된 바와 같이,실리콘 기판과 같은 반도체 기판(10)의 표면 전체에 희생막(10)으로서 산화막을 형성시키고, 그 위에 화학기계연마공정에서의 식각정지막(13)을 적층시키고, 그 위에 트렌치를 형성하기 위한 하드 마스킹층(도시 안됨), 예를 들어 TEOS 산화막을 적층시키고, 트렌치(16)에 해당하는 개구를 갖는 하드 마스킹층(15), 식각정지막(13) 및 희생막(10)의 패턴을 상기 반도체 기판(10)의 액티브영역 상에 형성시키고, 상기 하드 마스킹층(15)을 마스크층으로 이용하여 상기 개구 내의 노출된 반도체 기판(10)을 일정 깊이로 식각함으로써 상기 반도체 기판(10)의 필드영역에 트렌치(16)를 형성시키고, 상기 트렌치(16)에 아이솔레이션용 절연막(20)을 매립시키기 위해 상기 트렌치(16) 및 상기 하드 마스킹층(15)에 상기 절연막(20)을 적층시키고, 상기 절연막(20)을 화학기계연마공정에 의해 연마시켜 상기 식각정지막(13)에 평탄화시킨다. 따라서, 상기 트렌치(16)내에만 상기 절연막(20)이 존재하고 상기 트렌치(16) 외측의 하드 마스킹층(15) 상에는 전혀 존재하지 않는다. 한편, 상기 트렌치(16)에 매립된 절연막(20)에 빈 공간인 보이드(Void)가 유발되는 것을 방지하기 위해 상기 트렌치(16)가 형성된 후에 별도의 산화 및 식각공정을 추가로 실시함으로써 상기 트렌치(16)의 상측 모서리를 라운드(Round) 형상으로 만들어준다. 따라서, 상기 트렌치(16) 내에서 상기 절연막(20)의 원활한 적층이 가능하고 상기 절연막(20)의 특성이 향상된다.
그런데, 종래의 샐로우 트렌치 아이솔레이션 공정은 상기 트렌치(16)를 형성하기 위해 상기 필드영역의 상기 반도체 기판(10)을 반응성 이온 식각 공정과 같은 건식 식각공정에 식각시키므로 상기 트렌치(16) 내의 반도체 기판(10)의 표면이 식각 손상을 받기 쉽고 아울러 결함이 발생하기 쉽다. 이로써, 상기 트렌치(16)의 저면이나 측면의 일부분에서 반도체 기판(10)의 식각 손상부(10a)가 다발한다.
그러나, 종래에는 상기 식각 손상부(10a)가 상기 트렌치(16) 내의 반도체 기판(10)에 존재하는 상태에서 상기 반도체 기판(10)에 상기 절연막(20)의 하층 절연막, 예를 들어 열적 산화막을 절연막(20)을 형성시킨 후 상기 절연막(20)의 상측 절연막, 예를 들어 TEOS 산화막을 추가로 두껍게 적층함으로써 상기 트렌치(16)를 상기 절연막(20)으로 매립시킨다.
이때, 상기 식각 손상부(10a) 상에서 상기 하층 절연막이 제대로 형성되지 못한다. 그 결과, 상기 트렌치(16) 내의 절연막(20)의 절연 특성이 저하되고 나아가 상기 절연막(20)에서의 누설 전류가 증가한다.
따라서, 본 발명의 목적은 트렌치를 매립시키면서도 절연 특성을 향상시키도록 한 반도체소자의 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 누설 전류의 증가를 방지하도록 한 반도체소자의 제조방법을 제공하는데 있다.
도 1은 종래의 샐로우 트렌치 아이솔레이션층공정에 있어서, 트렌치의 실리콘 벽면의 식각 손상을 나타낸 단면 구조도.
도 2 내지 도 5는 본 발명에 의한 반도체소자의 제조방법을 나타낸 단면 공정도.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체소자의 제조방법은
반도체 기판의 필드 영역을 선택적으로 건식 식각시킴으로써 상기 필드영역에 트렌치를 형성시키는 단계;
상기 트렌치 내의 반도체 기판의 식각 손상부와 상기 트렌치 내의 잔존하는 이물질을 제거시키는 단계; 및
상기 트렌치에 절연막을 매립시키는 단계를 포함하는 것을 특징으로 한다.
바람직하게는, 상기 트렌치 내의 반도체 기판을 레이저 어닐링시킴으로써 상기 식각 손상부와 상기 이물질을 제거시킬 수 있다.
이하, 본 발명에 의한 반도체소자의 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일 구성 및 동일 작용의 부분에는 동일 부호를 부여한다.
도 2 내지 도 5는 본 발명에 의한 반도체소자의 제조방법을 나타낸 단면 공정도이다.
도 2를 참조하면, 먼저, 반도체 기판(10), 예를 들어 단결정 실리콘 기판 상에 예를 들어 열산화공정에 의해 희생 산화막(11)을 100∼150Å의 두께로 성장시키고, 상기 희생 산화막(11) 상에 화학기계연마(Chemical Mechanical Polishing) 공정의 식각정지막(13)으로서 역할을 담당하는 질화막을 1000∼1500Å의 두께로 적층시키고, 상기 식각정지막(13) 상에 하드 마스크층(15)을 1000Å 정도의 두께로 적층시킨다.
그런 다음, 사진식각공정을 이용하여 상기 하드 마스크층(15)의 일부 영역, 즉 상기 반도체 기판(10)의 필드영역 상에 개구부가 위치한 감광막(도시 안됨)의패턴을 상기 하드 마스크층(15)에 형성시킨다. 이어서, 상기 감광막의 패턴을 식각마스크로 이용하여 상기 개구 내의 하드 마스크층(15)과 식각정지막(13) 및 희생 산화막(11)을 예를 들어 반응성 이온 에칭 공정에 의해 상기 반도체 기판(10)의 필드영역의 표면이 노출될 때까지 건식 식각시킨다.
이후, 상기 감광막의 패턴을 제거시키고 상기 하드 마스크층(15)을 식각 마스크로 이용하여 상기 반도체 기판(10)의 노출된 필드영역을 예를 들어 반응성 이온 식각공정에 의해 3500∼4500Å의 깊이로 식각시킨다. 따라서, 상기 반도체 기판(10)의 필드영역에 트렌치(16)가 형성된다.
이때, 상기 트렌치(16) 내의 반도체 기판(10)의 표면이 식각 손상을 받기 쉽고 아울러 결함이 발생하기 쉬우므로 상기 트렌치(16)의 저면이나 측면의 일부분에서 도 1의 식각 손상부(10a)가 다발한다.
한편, 상기 트렌치(16)가 형성되면, 별도의 산화 및 식각공정을 추가로 실시함으로써 상기 트렌치(16)의 상측 모서리를 라운드(Round) 형상으로 만들어주는 것이 통상적이다. 이는 후속의 공정에서 도 4에 도시된 바와 같이, 상기 트렌치(16)에 절연막(20)을 매립할 때 상기 절연막(20)에 빈 공간인 보이드가 유발되는 것을 방지시켜주기 위함이다. 따라서, 상기 트렌치(16) 내에서 상기 절연막(20)의 원활한 적층이 가능하고 상기 절연막(20)의 특성이 향상된다.
도 3을 참조하면, 상기 트렌치(16)가 형성되고 나면, 상기 트렌치(16) 내의 반도체 기판(10)의 노출된 부분을 185nm 또는 254nm의 파장을 갖는 레이저에 의해 어닐링시켜준다. 이는 상기 트렌치(16)의 저면이나 측면의 일부분에 발생한 식각손상부(10a)를 제거시키고 또한, 상기 트렌치(16) 내에 잔존하는 탄소 등의 유기물과 같은 이물질을 상기 레이저 어닐링에 의한 산화작용을 통해서 H2O 나 CO2와 같은 형태로 제거시켜 주기 위함이다.
도 4를 참조하면, 상기 레이저 어닐링 처리가 완료되고 나면, 상기 트렌치(16) 내의 노출된 반도체 기판(10)의 표면에 예를 들어, 열산화공정에 의해 산화막(21)을 30∼50Å의 두께로 형성시킨다. 그런 다음, 상기 트렌치(16)를 매립시키기 위한 절연막(23), 예를 들어 O3TEOS USG(Undoped Silicate Glass)와 같은 산화막을 상기 트렌치(16)와 상기 트렌치(16) 외측의 하드 마스킹층(15) 상에 4500∼5990Å의 두께로 적층시킨다. 따라서, 상기 트렌치(16) 내에 절연막(20)이 보이드의 생성을 유발시키지 않고 매립된다.
더욱이, 상기 트렌치(16) 내의 식각 손상부와 이물질이 제거되므로 상기 절연막(20)의 절연 특성이 향상되고 누설 전류가 감소한다.
도 5를 참조하면, 상기 트렌치(16)에 상기 절연막(20)이 매립되고 나면, 화학기계연마공정을 이용하여 상기 절연막(20)을 연마함으로써 상기 트렌치(16) 내의 절연막(20)을 상기 식각정지막(13)에 평탄화시킨다.
따라서, 본 발명은 상기 트렌치(16) 내의 반도체 기판(10)의 노출된 표면을 레이저 어닐링으로 처리함으로써 상기 트렌치(16) 내의 잔존하는 이물질을 제거시키고 아울러 상기 트렌치(16) 내의 반도체 기판의 식각 손상부를 제거시켜주므로 상기 트렌치(16)에 절연막(20)을 보이드의 생성없이 매립시킬 수 있다. 또한, 상기트렌치(16) 내의 절연막(20)의 절연 특성이 향상되고 누설 전류가 감소된다.
이상에서 상세히 설명한 바와 같이, 본 발명에 의한 반도체소자의 제조방법은 반도체 기판의 필드영역에 트렌치를 건식 식각공정에 의해 형성시키고 상기 트렌치 내의 노출된 반도체 기판의 표면을 레이저 어닐링에 의해 처리시키고, 상기 트렌치 내에 절연막을 매립시킨다.
따라서, 본 발명은 상기 트렌치 내의 반도체 기판의 식각 손상부를 제거시키고 상기 트렌치 내의 잔존하는 이물질을 제거시킨다. 그 결과, 상기 트렌치를 빈 공간인 보이드의 생성을 유발시키지 않고 절연막으로 매립할 수 있다. 또한, 상기 트렌치 내의 절연막의 절연 특성이 향상되고 누설 전류가 감소된다.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.

Claims (3)

  1. 반도체 기판의 필드 영역을 선택적으로 건식 식각시킴으로써 상기 필드영역에 트렌치를 형성시키는 단계;
    상기 트렌치 내의 반도체 기판의 식각 손상부와 상기 트렌치 내의 잔존하는 이물질을 제거시키는 단계; 및
    상기 트렌치에 절연막을 매립시키는 단계를 포함하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서, 상기 트렌치 내의 반도체 기판을 레이저 어닐링시킴으로써 상기 식각 손상부를 제거시키는 것을 특징으로 하는 반도체소자의 제조방법.
  3. 제 1 항에 있어서, 상기 트렌치 내의 반도체 기판을 레이저 어닐링시킴으로써 상기 이물질을 제거시키는 것을 특징으로 하는 반도체소자의 제조방법.
KR10-2001-0083549A 2001-12-22 2001-12-22 반도체소자의 제조방법 KR100421294B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0083549A KR100421294B1 (ko) 2001-12-22 2001-12-22 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0083549A KR100421294B1 (ko) 2001-12-22 2001-12-22 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20030053369A true KR20030053369A (ko) 2003-06-28
KR100421294B1 KR100421294B1 (ko) 2004-03-09

Family

ID=29577956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0083549A KR100421294B1 (ko) 2001-12-22 2001-12-22 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100421294B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024071631A1 (ko) * 2022-09-29 2024-04-04 한국과학기술원 반도체 소자 및 그 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101033362B1 (ko) * 2008-10-14 2011-05-09 주식회사 동부하이텍 이미지센서 및 그 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100261018B1 (ko) * 1997-09-25 2000-08-01 윤종용 반도체장치의트렌치격리형성방법
KR20010003693A (ko) * 1999-06-24 2001-01-15 김영환 반도체 소자의 트렌치형 소자 분리막 형성방법
KR100533380B1 (ko) * 1999-10-01 2005-12-06 주식회사 하이닉스반도체 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR20010063307A (ko) * 1999-12-22 2001-07-09 박종섭 반도체 소자의 소자분리막 형성방법
KR20010066326A (ko) * 1999-12-31 2001-07-11 박종섭 반도체소자의 트렌치 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024071631A1 (ko) * 2022-09-29 2024-04-04 한국과학기술원 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR100421294B1 (ko) 2004-03-09

Similar Documents

Publication Publication Date Title
KR100546852B1 (ko) 반도체 소자의 제조 방법
KR100239453B1 (ko) 반도체 소자의 소자 격리층 형성 방법
KR100295782B1 (ko) 얕은 트렌치 소자분리 방법
KR100418475B1 (ko) 반도체소자의 샐로우 트렌치 아이솔레이션 방법
US20020053715A1 (en) Trench isolation structure having a curvilinear interface at upper corners of the trench isolation region, and method of manufacturing the same
US6355539B1 (en) Method for forming shallow trench isolation
KR100546855B1 (ko) 반도체 소자의 제조 방법
KR100459691B1 (ko) 반도체 장치의 트랜치 소자 분리 방법
US20070077723A1 (en) Method of forming shallow trench isolation in a semiconductor device
KR100458732B1 (ko) 반도체 소자의 제조 방법
KR100421294B1 (ko) 반도체소자의 제조방법
KR100546722B1 (ko) 반도체 소자 제조 방법
KR100568028B1 (ko) 반도체 소자 분리 구조 및 방법
KR100541801B1 (ko) 반도체소자 및 그 제조방법
KR100531122B1 (ko) 반도체 소자를 위한 샐로우 트렌치 아이솔레이션 방법
KR100829372B1 (ko) 반도체 소자의 제조 방법
KR100579962B1 (ko) 반도체 소자의 제조 방법
KR100849361B1 (ko) 반도체 소자의 제조 방법
KR100506051B1 (ko) 반도체 소자의 소자분리 방법
KR100653704B1 (ko) 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조
KR100539005B1 (ko) 반도체 소자의 제조 방법
KR20040059278A (ko) 반도체 소자의 제조 방법
KR100458731B1 (ko) 반도체 소자의 제조 방법
KR100430582B1 (ko) 반도체 소자의 제조 방법
KR100514530B1 (ko) 반도체 소자의 샐로우 트렌치 아이솔레이션을 위한 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100121

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee