KR20030053043A - 전기 이중층 콘덴서 및 그 제조방법 - Google Patents

전기 이중층 콘덴서 및 그 제조방법 Download PDF

Info

Publication number
KR20030053043A
KR20030053043A KR1020020081638A KR20020081638A KR20030053043A KR 20030053043 A KR20030053043 A KR 20030053043A KR 1020020081638 A KR1020020081638 A KR 1020020081638A KR 20020081638 A KR20020081638 A KR 20020081638A KR 20030053043 A KR20030053043 A KR 20030053043A
Authority
KR
South Korea
Prior art keywords
current collector
electric double
layer capacitor
double layer
cell
Prior art date
Application number
KR1020020081638A
Other languages
English (en)
Other versions
KR100524103B1 (ko
Inventor
나카자와유타카
가사하라류이치
사카타고지
Original Assignee
엔이씨 도낀 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 도낀 가부시끼가이샤 filed Critical 엔이씨 도낀 가부시끼가이샤
Publication of KR20030053043A publication Critical patent/KR20030053043A/ko
Application granted granted Critical
Publication of KR100524103B1 publication Critical patent/KR100524103B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/66—Current collectors
    • H01G11/70—Current collectors characterised by their structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/10—Multiple hybrid or EDL capacitors, e.g. arrays or modules
    • H01G11/12—Stacked hybrid or EDL capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22—Electrodes
    • H01G11/26—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • H01G11/28—Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features arranged or disposed on a current collector; Layers or phases between electrodes and current collectors, e.g. adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/52—Separators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/78—Cases; Housings; Encapsulations; Mountings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00—Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84—Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H11/00—Apparatus or processes specially adapted for the manufacture of electric switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

초기 및 장기의 사용에 있어서도 낮은 ESR을 실현하는 전기 이중층 콘덴서, 특히 박형의 전기 이중층 콘덴서 및 그 제조방법을 제공한다.
본 발명에 따른 전기 이중층 콘덴서는, 한 쌍의 집전체와, 그 집전체들 사이에 배치되는 세퍼레이터와, 그 한 쌍의 집전체와 세퍼레이터의 에지부에 배치되어 한 쌍의 폐공간를 형성하는 개스킷과, 각 집전체와 세퍼레이터 및 개스킷으로 만들어진 폐공간의 각각에 배치되어 전해액을 함유하는 한 쌍의 분극성 전극을 가지는 기본 셀을 그 각 집전체의 분극성 전극과 대향하는 면의 이면을 접속면으로서 직렬로 적층시킨 적층셀과, 그 적층셀의 양단의 집전체에 대하여 도전 접합층을 통해서 접합하는 전극판을 가지는 리드단자/전극판 조립체를 구비하고, 그 적층셀이 구비된 집전체 끼리의 접합 경계면 중 적어도 하나는 상기 접합 경계면을 형성하는 2개의 집전체 중의 적어도 한 쪽 집전체에 대해, 그 집전체에 접촉하는 분극성 전극의 상기 집전체와 대향하는 면의 표면요철 형상에 기초하는 계면형상을 갖고 있다.

Description

전기 이중층 콘덴서 및 그 제조방법{ELECTRIC DOUBLE-LAYER CAPACITOR AND METHOD FOR PREPARING THE SAME}
본 발명은 전기 이중층 콘덴서 및 그 제조 방법에 관한 것이다.
종래, 화학반응을 수반하는 일 없이 패럿(F) 수준의 고용량을 얻을 수 있고 대전류 충방전이나 충방전 사이클에 강한 콘덴서로서 전기 이중층 콘덴서가 실용화되어 있다.
근래에는, 이 전기 이중층 콘덴서의 특징을 살려 휴대전화 등의 소형전자 기기의 보조전원 등으로서의 새로운 용도가 검토되고 있고, 또 더욱 더 소형화 및 대용량화하는 것이 도모되고 있다.
이러한 전기 이중층 콘덴서는 한 쌍의 집전체(集電體)와, 그 집전체들 사이에 배치되는 세퍼레이터(separator)와, 각 집전체와 세퍼레이터 사이에 배치되어 전해액을 함유하는 한 쌍의 분극성 전극을 가지는 기본셀을 구비한다. 그 기본셀 또는 그 기본셀의 각 집전체를 접촉부로서 직렬로 적층시켜 되는 적층셀의 양단의 집전체는, 절연성수지와 도전성입자로 이루어지는 리드단자/전극판 조립체가 구비하는 전극판과 도전접합층을 통하여 전기적으로 접속하여 외부에 대하여 충전 또는방전을 행한다.
적층셀은 직렬로 접속하는 기본셀의 적층 수를 바꿈으로써 용이하게 용량을 변화시킬 수 있기 때문에, 전기 이중층 콘덴서는 기본셀 단체(單體)보다도 적층셀로 구성되는 경우가 많다.
기본셀의 제조방법은 예를 들면 Ohya 등의 USP 6,377, 441호에 개시된 제조 방법을 이용할 수 있다.
여기에서, 집전체는 전해액의 밀봉과 전기도전성의 기능을 가지고 있고, 절연성 수지로 이루어지는 매트릭스 중에 도전성입자가 분산하여 이루어지는 경우가 많다. 일반적으로는, 집전체에 알맞은 수지재료로서는 츠카고시 등의 PCT/JP98/01021에, 또는 아키타 등의 PCT/JP98/03073에 개시된 것 같은 재료를 이용할 수 있다. 또, 종래에는 집전체는 0.2mm 정도의 두께이지만, 부품의 소형화 요청에 맞춰, 수십 μm 이하의 얇은 필름이 적용되기 시작하고 있다.
이 전기 이중층 콘덴서는 상기와 같이 휴대전화의 보조전원 등 여러 가지 소형전자 기기에의 사용이 기대되고 있지만, 현재의 전기 이중층 콘덴서로서는 제품의 등가직렬저항(Equivalent Series Resistance/ 이하, ESR이라 함)에 대해 다음의 2가지 문제, 즉 초기불량과 낮은 장기(長期)신뢰성이 있다.
(1) 초기의 ESR가 실용레벨 이상으로 큰 제품이 많다. 또, 제품 간의 ESR값의 편차가 크고 수율이 나쁘다.
(2) 초기의 ESR이 작아도, 장기간 사용하면 ESR이 상당히 커지기 때문에 사용할 수 없게 된다.
박형 집전체필름으로 된 경우에는 특히 ESR의 장기신뢰성을 확보하기 어렵고 기대되는 용도에의 본격적인 채용에 장벽이 되고 있다.
전기 이중층 콘덴서의 용도에는 적분회로, 백업전원, 커플링회로, 고주파회로 등 폭넓은 용도가 있어, 각각의 용도에서 ESR는 전체의 특성을 좌우하는 중요한 인자로 되어있다. 따라서, 그 값은 극도로 작고 또한 안정된 것이 요망되고 있다. 특히 전기 이중층 콘덴서를 전원용도로 사용하는 경우는 대용량·저ESR값이 이상적이다.
또, ESR는 저주파수영역에서는 주로 유전체의 손실저항에 지배되고, 고주파수영역에서는 주로 콘덴서를 구성하는 부품자체의 저항이나 부품 간의 저항에 지배된다. 본 발명에서 착안하는 것은 특히 고주파영역에 관계하는 인자이며, 이 인자로는 이하의 것들을 들 수 있다.
(a) 집전체 자체(재료)의 저항.
(b) 전극판 자체(재료)의 저항.
(c) 기본셀 끼리(집전체 간)의 접촉상태.
(d) 적층셀 최외부의 집전체와 전극판 간의 접촉상태.
이상의 문제점 중(c)와 (d)을 개선하기 위해서, 집전체에 대해, 이하에 설명되는 바와 같이, 다른 집전체 또는 도전접속층을 통하여 전극판과 전기적으로 접합하는 면을 거치러지게 하여(조면화(粗面化)), 그 접촉면적을 증가시키는 것이 제안되어 있다.
집전체는 전술한 바와 같이 수지 매트릭스와 도전성 입자로 이루어지고, 집전체 끼리 또는 전극판과의 접합계면과 분극성 전극과의 대향면과의 사이에는 전기적 도통경로가 형성되어 있다. 이 전기적 도통경로는 집전체 내부에서 도전성입자가 염주연결 형태로 연속해 있어, 그 염주연결의 양단부분을 이루는 도전성입자가 다른 집전체 또는 전극판과의 접속면과 분극성 전극과의 대향면에로 일부 노출되어 형성된다.
그러나, 집전체에서의 도전성입자의 분산밀도에는 제법상의 한계가 있고, 따라서 전기적 도통경로의 일부인 표면에 노출된 도전성입자의 단위면적 접촉의 수에도 한계가 있다.
따라서, 다른 집전체 또는 전극판과 접합하는 쪽의 집전체의 표면을 조면화시켜 표면적을 증가시킴으로써 집전체의 표면에 노출되는 입자의 수를 증가시킬 수 있다. 노출입자수가 증가함에 의해 전기적 도통경로가 증가하고, 결과적으로 전기 이중층 콘덴서의 초기 ESR값이 저하된다.
이상의 사고방식을 받아들인 공지기술로서는 다음과 같은 것이 있다.
① 일본 특개평 제3-203215호 공보에서는 집전체 표면을 샌드페이퍼에 의해 연마하여 조면화를 도모하는 전기 이중층 콘덴서의 제조 방법이 타케다에 의해서 개시되어 있다.
② 일본 특개소 제60-175408호 공보에서는 집전체에 개스킷을 초음파 융착시킬 때에 초음파 융착기의 호른(horn)에 형성된 요철을 집전체 표면에 전사하는 전기 이중층 콘덴서(커패시터)의 제조방법이 오카모토에 의해서 개시되어 있다.
그러나, ①에서는 조면화를 위한 공정을 추가해야 하고, 공정생략의 면에서는 바람직하지 않다. 또, ②에서는 조면화를 위한 공정추가는 없지만, 최근의 경향인 집전체의 두께가 100μm 이하의 박형 전기 이중층 콘덴서에서는 이 제조방법으로 집전체 표면에 요철을 형성하는 것은 매우 곤란하다.
또, ①② 어느 경우에도, 집전체 표면을 거칠게 했기 때문에 도리어 집전체 접합계면에 공극을 형성하는 것이 되어 ESR 특성의 장기신뢰성을 개선할 수 없다.
본 발명의 제1 목적은, 이상의 종래 기술에 있어서의 문제를 해결하고, 초기 및 장기의 사용에 있어서도 낮은 ESR을 실현하는 전기 이중층 콘덴서 및 그 제조 방법을 제공하는 것이다.
본 발명의 구체적인 목적은 적층셀을 구성하는 기본셀 상호의 접합계면의 접촉상태가 제조초기 및 장기의 사용에 있어서 양호한 전기 이중층 콘덴서 및 그 제조 방법을 제공하는 것이다.
본 발명의 구체적인 다른 목적은 기본셀이 구비하는 집전체와 도전 접합층과의 접합계면의 접촉상태가, 제조초기 및 장기의 사용에 있어서 양호한 전기 이중층 콘덴서 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 양상에 의하면, 적층셀이 구비하는 집전체 끼리의 접합계면 중 적어도 하나는 상기 접합계면을 형성하는 2개의 집전체 중의 적어도 한 쪽 집전체에 대해 그 집전체에 접촉하는 분극성 전극의 상기 집전체와 대향하는 면의 표면요철 형상에 기초하는 계면형상을 가진다.
적층셀이 구비하는 집전체 끼리의 접합계면이 이러한 요철 형상을 가지는 것에 의해, 그 접합계면의 접촉면적은 요철 형상이 없는 경우에 비해 증대된다. 이로 인하여, 접합계면에 형성되는 전기적 도통경로의 수가 증대되고, 그 결과로서 이러한 구성을 갖는 전기 이중층 콘덴서의 초기 ESR값이 저하된다. 또, 이러한 접합계면의 요철 형상 정현파와 같은 비교적 경사 각도가 완만한 요철 형상이 된다. 이로 인하여, 접합하는 집전체 표면의 오목부는 대향하는 집전체와 공극을 만드는 일이 없이 접촉한다. 따라서, 이러한 구성을 갖추는 전기 이중층 콘덴서는 그 ESR 특성의 장기신뢰성이 높다.
본 발명의 다른 양상에 의하면, 전기 이중층 콘덴서가 구비하는 2개의 도전 접합층과 접합하는 집전체의 적어도 한 쪽 집전체에 대해 도전 접합층과의 계면을 이루는 면, 즉 분극성 전극과 대향하는 면의 이면은 상기 집전체와 대향하는 분극성 전극의 표면요철 형상에 기초하는 표면형상을 가진다.
전기 이중층 콘덴서가 구비하는 집전체와 도전 접합층과의 접합계면이 이러한 요철 형상을 갖는 것에 의해, 그 접합계면의 접촉면적은 요철 형상이 없는 경우 에 비해 증대된다. 이로 인하여 접합계면에 형성되는 전기적 도통경로의 수가 증대되고, 그 결과로서 이러한 구성을 갖는 전기 이중층 콘덴서의 초기 ESR값이 저하된다.
또, 이러한 접합계면의 요철 형상은 분극성 전극의 표면요철 형상이 집전체의 탄성에 의해서 적절히 완화되어, 정현파와 같은 비교적 경사 각도가 완만한 요철 형상이 된다. 이로 인하여, 접합하는 집전체 표면의 오목부는 대향하는 도전접합층과 공극을 만드는 일이 없이 접촉한다. 따라서, 이러한 구성을 갖는 전기 이중층 콘덴서는 그 ESR 특성의 장기신뢰성이 높아진다.
본 발명의 또 다른 양상에 의하면, 전기 이중층 콘덴서는 집전체, 개스킷, 및 전해액을 함침하는 분극성 전극으로 이루어지는 중간 제조물 2개와 평판형의 세퍼레이터를, 그 중간 제조물의 각각의 개구부를 이루는 개스킷의 분극성 전극 측의 프레임부 단면(端面)과 세퍼레이터의 두께 방향의 양면의 에지부를 맞대어 접촉시키고, 계속해서, 이상의 공정에 의한 결과물이 구비된 2개의 개스킷요소 서로를 대기압보다 낮은 압력으로 약 67Pa 이상의 기압 하에서 열융착시켜, 그 2개의 개스킷요소를 일체화시켜 개스킷으로 만들고, 또 상기 세퍼레이터의 측부를 상기 개스킷으로 덮음으로써 상기 2개의 중간 제조물과 상기 세퍼레이터가 일체화된 기본셀을 형성하는 공정을 갖는 제조방법에 의해서 제조된다.
이러한 제조방법에서는 기본셀을 적층시킨 적층셀을 이용하여 콘덴서를 제조해도 좋다.
이러한 제조방법은 기본셀이 갖는 폐공간 내부의 기압이 기본셀 외부보다도 낮기 때문에 기본셀의 외측을 이루는 집전체의 표면에 그 집전체와 접촉하는 분극성 전극이 만드는 요철 형상에 기초하는 요철 형상이 형성된다. 즉, 집전체의 표면에 요철을 형성하기 위한 새로운 공정을 추가하지 않고 표면에 요철 형상을 가지는 집전체가 구비된 기본셀이 제조된다. 이러한 기본셀을 이용하여 제조되는 전기 이중층 콘덴서는 집전체와 도전 접합층과의 접합계면에 대해 적층셀의 경우에는 집전체 끼리의 접합계면에 관해서도 접촉면적이 종래의 제조방법에 의한 접합계면보다도 크다. 이로 인하여, 접합계면에 형성되는 전기적 도통경로의 수가 증대되고,그 결과로서 이러한 구성을 갖는 전기 이중층 콘덴서의 초기 ESR값이 저하된다.
또, 이러한 집전체의 표면형상은 분극성 전극의 표면요철 형상이 집전체의 탄성에 의해서 적절히 완화되어 정현파와 같은 비교적 경사 각도가 완만한 요철 형상이 된다. 이 형상은, 예를 들면 샌드페이퍼로 문지름에 따라 형성되는 모양인 예각적인 요철을 가지는 표면형상과는 크게 상이하다. 이로 인하여, 접합하는 집전체 표면의 오목부는 대향하는 도전 접합층 또는 다른 집전체와 공극을 만드는 일이 없이 접촉한다. 따라서, 이러한 구성을 갖추는 전기 이중층 콘덴서는 그 ESR 특성의 장기신뢰성이 높다.
본 발명의 상기 목적 및 다른 목적, 발명의 형태 및 그 효과는 도면을 참조한 이하의 상세한 설명으로부터 더욱 명백해 진다.
도 1은 본 발명에 따른 고체 전해콘덴서의 일 실시 형태에서의 구성을 개념적으로 도시한 단면도.
도 2는 본 발명에 따른 기본셀의 집전체로부터 분극성 전극의 일부까지만 개념적으로 도시한 부분단면도.
도 3은 본 발명에 따른 전기 이중층 콘덴서의 집전체와 도전접합층과의 접합 경계면 근방을 개념적으로 도시한 부분단면도.
도 4는 본 발명에 따른 전기 이중층 콘덴서에서의 기본셀의 제조공정의 일 실시 형태의 요부를 나타낸 흐름도.
도 5는 본 발명에 따른 전기 이중층 콘덴서의 제조방법에 의해서 제조된 기본셀이 구비된 분극성 전극에서 집전체 표면까지의 상태를 개념적으로 도시한 부분단면도.
도 6은 본 발명에 따른 전기 이중층 콘덴서의 제조 공정에 관한 일 실시 형태의 요부를 도시한 흐름도.
<도면의 주요부분에 대한 부호의 설명>
10: 기본셀, 11; 세퍼레이터
12: 분극성 전극 13: 집전체
14: 개스킷 15: 전해액
20: 적층셀 21: 도전 접합층
이하에, 본 발명에 관한 고체 전해콘덴서 및 그 제조방법의 일 실시 형태에 대해 도면을 참조하여 설명한다.
도 1은 본 발명에 따른 고체 전해콘덴서의 일 실시 형태에서의 구성을 개념적으로 나타내는 단면도이다.
도 1a는 기본셀(10)이 5층 순차 적층되어 이루어지는 전기 이중층 콘덴서(1)의 구성을, 도 1b는 전기 이중층 콘덴서의 일요소인 기본셀(10)의 구성을 나타내고 있다.
전기 이중층 콘덴서(1)는, 도 1a에 도시한 바와 같이, 기본셀(10)을 순차 적층시킨 적층셀(20)과, 적층셀(20)의 양단을 이루는 집전체와 전기적으로 접속하는전극판(24)과, 적층셀(20)의 양단을 이루는 집전체와 전극판(24) 사이에 배치되는 도전 접합층(21)과, 전극판(24)과 함께 리드단자/전극판 조립체(22)를 구성하는 띠형의 리드단자(25)와, 외장 패키지(23)로 구성되어 있다.
도 1b에 도시한 바와 같이, 기본셀(10)은 한 쌍의 집전체(13, 13)와, 그 집전체(13, 13)의 사이에 배치되는 세퍼레이터(11)와, 각 집전체(13, 13)와 세퍼레이터(11)의 사이에 배치되어 전해액(15)을 함유하는 한 쌍의 분극성전극(12, 12)을 가지고, 또한, 집전체(13)와 세퍼레이터(11)의 에지부에 배치되고, 집전체(13, 13) 및 세퍼레이터(11)와 함께 분극성 전극(12)을 내포하는 한 쌍의 폐공간를 만드는 프레임 형상의 개스킷(14)을 가진다. 또, 개스킷(14)은 프레임 형상의 개스킷 요소(141)가 접합하여 이루어지는 것이다.
이 기본셀(10)은 각각의 집전체(13)를 접합면으로서 다른 기본셀(10)과 접합하여 적층셀(20)을 형성한다.
도 2는 본 발명에 따른 기본셀(11)의 집전체(13)로부터 분극성 전극(12)의 일부까지를 개념적으로 나타낸 부분 단면도이다.
도 2는 본 발명에 따른 전기 이중층 콘덴서(1)가 구비하는 적층셀(20)을 구성하는 기본셀 중, 2개의 기본셀(10a, 10b)에 대해 접합계면 근방을 모식적으로 나타낸 부분 단면도이다.
도 2에 도시한 바와 같이, 기본셀(10a, 10b)은 기본셀(10a)이 구비하는 집전체(13a)와 기본셀(10b)이 구비하는 집전체(13b)가 접합계면(I1)을 형성하도록 접합하고 있다.
집전체(13a, 13b)는 스티렌-에틸렌-부틸렌-스티렌블록 공중합체(SEBS) 등의 수지 매트릭스(131a, 131b)에 탄소입자 등의 도전성입자(132a, 132b)가 분산된 구조를 갖고 있다.
또, 집전체(13a, 13b)는 분극성 전극(12a, 12b)과의 대향면(S1a, S1b)과 집전체(13a, 13b)의 접합계면(I1)과의 사이에 전기적 도통경로(P1a, P1b)를 형성하고 있다. 이 전기적 도통경로(P1a, P1b)는 집전체(13a, 13b) 내부에서 도전성입자(132a, 132b)가 염주연결 형태로 연속해 있어, 그 염주연결의 양단부분을 이루는 도전성입자(132a, 132b)가 다른 집전체(13a 또는13b)와의 접속계면(I1)와 분극성극(12a, 12b)와의 대향면(S1a, S1b)에 일부 노출되는 것으로 형성된다.
또한, 접속계면(I1)에 노출되는 집전체(13a, 13b)의 도전성 입자(132a, 132b)가 접촉부(C1)에서 접촉하는 것으로 2개의 기본셀(10, 10) 서로 간의 전기적 도통을 확보하고 있다.
또, 분극성 전극(12a, 12b)은 활성탄 등의 도전체(121a, 121b)를 바인더 수지로 집적 결합시킨 것이며, 또 묽은 황산 등의 전해액(15a, 15b)이 함침되어 있다.
본 발명에서는 이 분극성 전극(12a, 12b)의 집전체(13a, 13b)와 대향하는 면(E1a, E1b)의 표면형상은 집적 결합하고 있는 도전체(121a, 121b)에 의해서 형성되는 요철형상을 가진다. 또, 집전체(13a, 13b)는 이 분극성 전극(12a, 12b)의 요철형상을 모방하도록 변형하고 있다.
이를 위해, 집전체(13a, 13b)의 접합계면(I1)측에도 분극성 전극(12a, 12b)의 요철형상이 영향을 미쳐, 그 결과로서 집전체(13a, 13b)의 접합계면(I1)의 표면형상은 쌍방의 집전체(13a, 13b)의 변형에 따른 요철형상으로 되어 있다.
즉, 집전체(13a, 13b)의 접합계면(I1)의 표면형상은 각각의 집전체에 접촉하는 분극성 전극(12a, 12b)의 집전체(13a, 13b)와 대향하는 면(S1a, S1b)의 표면형상에 따른 요철형상을 가지고 있다.
이 요철형상에 따라 접합계면(I1)의 계면의 거칠기가 증대된다.
집전체(13a, 13b)의 제조방법에 약간 의존하지만, 집전체(13a, 13b)의 표면거칠기(Ry)는 기본셀(10a, 10b)로서 조립되기 전의 필름형 소재 상태에서 일반적으로 1μm 이하이다. 따라서, 기본셀(10a, 10b)로서 조립할 수 있었던 경우에도 집전체(13a, 13b)의 표면거칠기(Ry)는 1μm 정도가 된다.
이것에 대하여, 본 발명에 따른 전기 이중층 콘덴서가 구비하는 기본셀(10a, 10b)의 적층셀(20)로서 적층하기 전에서의 집전체(13a, 13b)의 기본셀의 외측을 이루는 면의 표면거칠기(Ry)는 10μm 정도가 된다. 그 이유는 각각의 집전체(13a, 13b)에 접촉하는 분극성 전극(12a, 12b)의 집전체(13a, 13b)와 대향하는 면(S1a, S1b)의 표면형상에 따른 요철형상을 가지고 있기 때문이다.
이와 같이, 적층 전의 집전체(13a, 13b)의 접합에 따른 면의 표면거칠기가 종래에 비해 크기 때문에, 집전체(13a, 13b)가 접합하여 이루어지는 접합계면(I1)의 접촉면적도 종래의 기술에 비해, 즉 집전체(13a, 13b)의 표면에 따른 요철이 없는 경우에 비해 증대된다.
접합계면(I1)의 표면적이 증대함에 의해 집전체(13a, 13b)에 포함되는 도전성 입자(132a, 132b) 중, 접합계면(I1)에 노출되는 것이 증가한다. 접합계면(I1)에 노출되는 도전성 입자(132a, 132b)가 증가함에 의해 접합계면(I1)에 노출되어, 전기적 도통경로(P1a, P1b)의 일부로 되어 있는 도전성 입자(132a, 132b)의 수도 증가하는 것이 된다. 이 전기적 경로(P1a, P1b)의 일부이며 또한 접합계면(I1)에 노출된 도전성 입자(132)가 증가함에 의해서, 양쪽의 전기적 경로(P1a, P1b)가 접촉하는 접촉부(C1)도 증가한다. 이 접촉부(C1)의 증가는 전기 이중층 콘덴서의 초기 ESR값의 저하를 초래한다.
따라서, 집전체(13a, 13b)의 접합계면(I1)의 표면형상이 분극성 전극(12a, 12b)의 집전체(13a, 13b)와 대향하는 면(S1a, S1b)의 표면형상에 따른 요철형상인 전기 이중층 콘덴서는 제조 직후의 초기 ESR값이 낮다.
또, 분극성 전극(12a, 12b)의 집전체에 대항하는 측의 표면요철 형상의 영향은 집전체(13a, 13b)의 접합계면(I1)에 도달할 때까지 수지 매트릭스이기 때문에 탄성을 가지는 집전체(13a, 13b)에 의해서 적절히 완화된다. 따라서, 집전체(13a, 13b)의 접합계면(I1)의 요철형상은 예를 들면 샌드페이퍼로 조면화된 표면과 같은 예각적인 톱니형의 요철 형상이 아니고 정현파와 같은 비교적 경사 각도가 완만한 요철형상이 된다.
이와 같이 집전체(13a, 13b)의 접합을 행하는 면 끼리가 정현파와 같은 비교적 경사 각도가 완만한 요철형상인 경우에는, 집전체(13a, 13b) 끼리가 접합했을 때에 서로 탄성 변형의 범위 내에서 변형하여, 한 쪽 집전체의 오목부가 대향하는 집전체와 접합하여, 공극 없이 접합계면(I1)을 형성하는 것이 가능하다.
이것에 대하여, 집전체(13a, 13b)의 접합을 행하는 면끼리가 예각적인 톱니형의 요철형상인 경우에는, 집전체(13a, 13b)가 접합했을 때에 탄성변형의 범위 내에서 변형하더라도 한 쪽 집전체 표면의 오목부가 대향하는 집전체의 표면과 접합할 수 없는 부분이 발생하는 우려가 있다. 따라서, 접합계면(I1)에 공극부가 형성될 우려가 있다.
즉, 집전체(13a, 13b)의 접합계면(I1)의 표면형상은 집전체(13a, 13b) 각각에 대향하는 측의 분극성 전극(12a, 12b)의 표면요철 형상이 집전체(13a, 13b) 각각의 탄성에 의해서 적절히 완화된 요철형상에 따른 형상인 전기 이중층 콘덴서는 접합계면(I1)에 공극부가 발생할 우려가 적고 장기사용에 걸쳐 ESR값이 변동하기 어렵다.
또, 본 실시의 형태에서는 접합하는 집전체(13a, 13b)의 양쪽이 각각의 집전체(13a, 13b)에 대향하는 측의 분극성 전극(12a, 12b)의 표면요철 형상을 모방하도록 변형하고 있지만, 집전체(13a, 13b)의 어느 한 쪽, 예를 들면 집전체(13a)만이 집전체(13a)에 대항하는 측의 분극성 전극(12a)의 표면요철 형상을 모방하도록 변형을 하고 있을 수도 있다. 이 경우에는 집전체(13a, 13b)의 접합계면(I1)의 표면형상은 변형을 하고 있는 집전체(13a)에 대향하는 분극성 전극(12a)의 표면요철 형상에 따른는 요철형상을 이룬다. 이 경우에도 이러한 접합계면(I1)의 표면요철 형상은 접합계면(I1)의 접촉면적을 증가시키기 때문에 양쪽의 집전체가 변형하는 경우과 동일한 효과가 얻어진다.
또, 본 발명에 따른 전기 이중층 콘덴서를 구성하는 기본셀(10a 또는10b)이구비하는 집전체(13a 또는13b)에 대해 다른 집전체(13b 또는13a)와 접합을 행하는 면에서의 적층 전의 표면거칠기(Ry)는, 약 5μm 이상으로부터 약 100μm 이하인 것이 바람직하다. 이러한 면의 표면거칠기(Ry)가 약 5μm 미만인 경우에는 그 표면의 요철이 적기 때문에, 다른 집전체(13b 또는13a)와 접합하여 이루어지는 접합계면(I1)의 접촉면적은 요철이 없는 경우에 비해 현저하게는 증가하지 않는다. 따라서, 현저하게 ESR 특성이 향상된다고 하는 효과가 얻어질 만큼 전기적 도통경로(P1)의 수는 증가하기 어렵다.
한편, 집전체(13a 또는13b)의 다른 집전체(13b 또는13a)와 접합을 행하는 면의 표면거칠기(Ry)가 약 100μm보다 큰 경우에는 집전체(13a, 13b)의 탄성변형의 범위를 넘은 요철이 다수 발생하고 있는 경우가 많다. 따라서, 다른 집전체(13b 또는13a)와 접합하여 이루어지는 접합계면에 공극이 발생할 우려가 있어 ESR 특성의 장기신뢰성이 얻어지기 어렵다.
또, 기본셀(10a, 10b)에서의 분극성 전극(12a, 12b)과 전해액(15a, 15b)을 구비하는 각각의 폐공간 내부의 기압을 기본셀(10a, 10b) 외부의 기압보다도 낮은 압력으로서 약 67Pa 이상으로 하는 것이 바람직하다.
폐공간 내부의 기압이 외부보다도 낮기 때문에, 집전체(13a, 13b)는 폐공간의 체적을 줄이도록 변형하고, 그 결과로서 집전체(13a, 13b)는 분극성 전극(12a, 12b)에 꽉 눌러진다. 따라서, 이러한 압력차가 없는 경우에 비해, 집전체(13a, 13b)는 분극성 전극(12a, 12b)의 집전체(13a, 13b)와 대향하는 측의 표면요철 형상을 모방하도록 변형한다. 그 결과, 집전체(13a, 13b)의 접합계면(I1)의 거칠기는커지고 접합계면의 접촉면적도 증대된다.
단, 폐공간 내부의 기압을 약 67Pa보다도 작게 하면, 폐공간 내부의 전해액(15a, 15b)이 상온이라도 비등 상태로 된다. 이로 인하여, 분극성 전극에 형성되는 전기 이중층이 불안정하게 되고, 전기 이중층 콘덴서로서 가장 기본적인 능력인 축전능력이 불안정하게 된다.
따라서, 기본셀(10a, 10b)이 갖는 폐공간 내부의 기압이 기본셀(10a, 10b) 외부의 기압보다도 저압이면서 67Pa 이상인 전기 이중층 콘덴서는 기본셀(10a, 10b) 사이의 접합면의 접촉면적이 증대되어 ESR의 초기특성이 향상된다.
또한, 외장 패키지(23) 내부의 기압은 외장 패키지(23) 외부의 기압보다는 낮고 기본셀(10a, 10b)이 갖는 폐공간 내부의 기압보다는 높은 전기 이중층 콘덴서가 바람직하다.
상기와 같이, 기본셀(10a, 10b)이 구비하는 폐공간 내부의 압력이 기본셀(10a, 10b) 외부보다도 낮은 것으로, 집전체(13a, 13b)가 각각의 집전체에 접촉하는 분극성 전극(12a, 12b)에 꽉 눌러져, 접합계면(I1)의 접촉면적이 증대된다.
또한, 외장 패키지(23) 내부, 즉 기본셀(10a, 10b)의 외부가 외장 패키지(23)외부 보다도 저압인 것으로, 외장 패키지(23)는 적층셀(20)과 전극판(24)을 전극판(24)의 측에서 꽉 누르게 된다. 이 꽉 누르는 힘은 적층셀(20)을 구성하는 기본셀(10a, 10b)에도 전파하여 접합계면(I1)에도 미친다. 따라서, 집전체(13a, 13b)는 분극성 전극(12a, 12b)에도 강하게 꽉 눌러지는 것이되고, 집전체(13a, 13b) 끼리의 접합계면(I1)은 분극성 전극(12a, 12b)의 집전체(13a, 13b)에 대향하는 면의 요철의 영향도 받아 조면화하게 된다.
그 결과, 접합계면(I1)의 접촉면적이 또 증대되어 전기 이중층 콘덴서의 ESR의 초기특성이 또 향상된다.
이상과 같이, 본 발명에서는 분극성 전극(12a, 12b)의 집전체(13a, 13b)에 대향하는 면의 요철에 따른 요철 형상을 집전체(13a, 13b)의 접합계면(I1)에 발생시키는 것이 중요하다. 이러한 관점에서, 분극성 전극(12a, 12b) 및 집전체(13a, 13b)의 두께 및 재료에 대해 바람직한 형태를 이하에 나타낸다.
분극성 전극(12a, 12b)이 구비하는 도전체(121a, 121b)는 약 10μm에서 약 20μm인 것이 바람직하다. 이 경우에, 적층 전의 기본셀(10a, 10b)이 구비하는 집전체(13a, 13b)의 접합계면(I1)의 거칠기(Ry)는 약 5μm에서 약 100μm가 된다．
또, 도전체(121a, 121b)의 형상은 특히 제약은 없지만, 구형에 가까운 것이 좋고, 예각적인 형상을 가지지 않는 것이 바람직하다. 이는 집전체(13a, 13b)가 찢어지는 우려가 적고 또 집전체(13a, 13b)의 접합계면(I1)에 비교적 경사가 완만한 요철 형상이 발생하기 쉽기 때문이다.
집전체(13a, 13b)의 두께는 약 20μm 이상 약 100μm 이하가 바람직하다. 약 20μm 미만에서는 제조과정이나 전기 이중층 콘덴서로서 사용 중에 깨짐이 발생할 우려가 있다. 한편, 100μm 이상이면, 집전체(13a, 13b)와 분극성 전극(12a, 12b)이 접촉하고 있더라도 분극성 전극(12a, 12b)의 집전체(13a, 13b)에 접촉하는 측의 표면요철 형상이 집전체(13a, 13b) 내부에서 완화되어 버린다. 따라서, 집전체(13a, 13b)의 접합계면(I1) 측에 요철형상이 발생하기 어렵고, 그 결과로서 전기 이중층 콘덴서의 초기 ESR값이 저하되기 어렵다.
또, 집전체(13a, 13b)를 구성하는 수지 매트릭스의 원재료는 열가소성 엘라스토머를 포함하는 것이 바람직하다. 구체적으로는, 예를 들면, 스티렌-에틸렌-부틸렌-스티렌블록 공중합체(SEBS), 스티렌-에틸렌·프로필렌-스티렌블록 공중합체(SEPS), 에틸렌-프로필렌고무(EPM) 등이다.
또한, 엘라스토머로 이루어지는 집전체인 경우에는, 원재료의 엘라스토머의 상온에서의 경도(Hs)는 약 55 이상 약 85 미만인 것이 특히 바람직하다. 또, 여기서 경도(Hs)는 JIS K6301에서 규정하는 A 타입의 순간치를 말한다. 또, 여기서 상온은 공업적 생산현장에서의 일반적인 온도 영역을 말하며 10∼30℃의 것을 의미하고 있다.
경도(Hs)가 약 55 미만이면 집전체의 두께가 얇은 경우(50μm 이하)에는 취급이 곤란하고 전기 이중층 콘덴서의 부품으로서 사용할 수 없다.
또, 이하의 이유에 의해 경도(Hs)가 약 55 미만이면 전기 이중층 콘덴서의 ESR 특성의 장기신뢰성이 얻어지기 어렵다. 제조공정 또는 전기 이중층 콘덴서로서 사용 중에, 전해액(15a, 15b)이 기화하여 이루어지는 가스가 집전체(13a, 13b) 내를 투과하여 집전체(13a, 13b)의 접합계면(I1)에 도달하고, 그 투과가스의 압력이 집전체(13, 13)의 접합계면(I1)에 작용함으로써 공극을 발생시키는 경우가 있다. 집전체(13a, 13b)의 경도(Hs)가 약 55 미만이면 이 투과가스의 압력에 집전체(13a, 13b)가 대항하지 못해 용이하게 공극이 발생되어 버리고, 결과적으로ESR 특성의 장기신뢰성이 저하된다.
한편, 경도(Hs)가 약 85 이상이면 분극성 전극(12a, 12b)의 표면요철 형상을 모방하여 집전체(13a, 13b)가 잘 변형되지 않는다. 이로 인하여, 분극성 전극(12a, 12b)의 표면요철 형상에 따른 요철 형상을 집전체(13a, 13b)의 접합계면(I1)에 발생시키기 어렵다. 따라서, 전기 이중층 콘덴서의 초기 ESR값이 저하되기 어렵다.
계속해서, 도 3을 이용하여, 적층셀(20)을 구성하는 기본셀(10)의 적층방향의 단부를 이루는 집전체(13)와 전극판(24)과의 도전 접합층(21)을 통한 접합에 대해 상기의 집전체(13a, 13b)의 접합계면(I1)과 동일한 구성을 구비하는 전기 이중층 콘덴서도 ESR 특성이 양호한 전기 이중층 콘덴서가 되는 것을 설명한다.
도 3은 본 발명에 따른 전기 이중층 콘덴서의 집전체(13)와 도전 접합층(21)과의 접합계면(I2) 근방을 개념적으로 나타내는 부분 단면도이다.
도 3에 도시한 바와 같이, 적층셀(20)의 단부을 이루는 집전체(13)는 전극판(24)과 도전 접합층(21)을 통하여 접합한다. 집전체(13)에는 도전성 입자(132)가 염주연결 형으로 연속해 형성되는 전기적 도통경로(P2a)가 있고, 집전체(13)와 도전 접합층(21)과의 접합계면(I2)에는 각 경로(P2a)의 단부를 이루는 도전성 입자(132)가 노출된다.
도전 접합층(21)은 수지 매트릭스(211)와, 그 매트릭스 내에 분산되는 도전체(212)를 구비한다. 도전 접합층(21)에는, 집전체(13)와 같이, 도전체(212)가 염주연결형으로 연속해 형성되는 전기적 도통경로(P2)가 형성되어 있다. 그 염주연결형의 도전체(212)의 접합계면(I2) 측의 노출부에 있지만 일부는 집전체(13)의 전기적 도통경로(P2a)와 접속하여 접촉부(C2)를 형성한다. 이 접촉부(C2)에 의해서 집전체(13)와 전극판(24)과의 전기적 도통이 확보되어 있다.
여기에서, 집전체(13)와 도전 접합층(21)과의 접합계면(I2)의 표면형상은 집전체(13)에 대향하는 측에 있는 분극성 전극(12)의 도전체(121)가 형성하는 요철형상에 따른 요철형상을 이루고 있다. 접합계면(I2)의 표면적은 이 요철형상에 의해서 이러한 요철이 없는 경우에 비해 증대된다. 접합계면(I2)의 표면적이 증대함에 의해서, 집전체(13)에 포함되는 도전성 입자(132) 중, 접합계면(I2)에 노출되는 것의 수가 증가한다. 접합계면(I2)에 노출되는 도전성 입자수가 증가함에 의해, 접합계면(I2)에 노출되어 전기적 도통경로(P2a)의 일부로 되어 있는 도전성 입자수도 증가하게 된다. 이 전기적 경로(P2a)의 일부이며 또한 접합계면(I2)에 노출된 도전성 입자수가 증가함에 의해, 전기적 경로(P2a, P2b)가 접촉하는 접촉부(C2)도 증가한다. 이 접촉부(C2)의 증가는 전기 이중층 콘덴서의 초기 ESR값의 저하를 초래한다.
또, 집전체(13)와 대향하는 분극성 전극(12)의 집전체(13)와의 대향하는 표면의 요철형상에 따르므로, 집전체(13)의 도전접합층(21)과 대향하는 면의 요철형상은 정현파와 같은 비교적 경사 각도가 완만한 요철형상이 된다. 이로 인하여, 집전체(13) 표면의 오목부는 대향하는 도전 접합층(21)과 공극을 만드는 일 없이 접촉한다. 따라서, 이러한 구성을 구비하는 전기 이중층 콘덴서는 그 ESR 특성의 장기신뢰성이 높다.
도전접합층(21)과 접합하는 집전체(13)와, 집전체(13)에 대향하는 분극성 전극(12)과, 집전체(13) 및 분극성 전극(12)을 구비하는 기본셀(10)과, 기본셀(10)을 구비하는 전기 이중층 콘덴서(1)의 바람직한 형태는 전술의 집전체 끼리의 접합의 경우와 동일하다.
즉, 도전 접합층(21)과 접합하기 전에서의 집전체(13)의 접합을 행하는 면의 표면거칠기(Ry)는 약 5μm 이상으로부터 약 100μm 이하인 것이 바람직하다.
또, 전극판(24)과 도전 접합층(21)을 통하여 접속하는 집전체(13)를 구비하는 기본셀(10)에서의 분극성 전극(12)과 전해액(15)을 구비하는 폐공간 내부의 기압은 기본셀(10) 외부의 기압보다는 낮은 압력으로서 약 67Pa 이상인 것도 바람직하다.
또한, 외장 패키지(23) 내부의 기압은 외장 패키지(23) 외부의 기압보다도 낮고, 전극판(24)과 도전 접합층(21)을 통하여 접속하는 집전체(13)를 구비하는 기본셀(10)이 갖는 폐공간 내부의 기압보다도 높은 전기 이중층 콘덴서가 바람직하다.
분극성 전극(12)이 구비하는 도전체(121)의 외경은 약 10μm에서 약 20μm인 것이 바람직하다. 또, 도전체(121)의 형상은 특히 제약은 없지만, 구형에 가까운 것이 좋고, 예각적인 형상을 가지지 않는 것이 바람직하다.
집전체(13)에 관해서는 그 두께는 약 20μm 이상 약 100μm 이하가 바람직하다. 또, 집전체(13)를 구성하는 수지 매트릭스의 원재료는 열가소성 엘라스토머를 포함하는 것이 바람직하다. 또 열가소성 엘라스토머의 상온에서의 경도(Hs)는약55 이상 약 85 미만인 것이 특히 바람직하다.
도전 접합층(21)의 수지 매트릭스(211)의 원재료로서 도전 접합층이 되었을 때에 엘라스토머가 되는 재료를 포함하는 것이 바람직하다. 예를 들면, 실리콘고무나 부틸고무를 이용할 수 있지만, 플루오르를 포함하는 엘라스토머인 플로로엘라스토머가 특히 바람직하다. 플로로 엘라스토머로는 플루오르비닐리덴계 수지, 플루오로실리콘계 수지, 폴리테트라플루오로에틸렌(PTFE) 등을 들 수 있다. 이러한 재료로 함으로써, 고온 강도가 우수한 도전 접합층이 되고 전해액이 기화한 투과가스의 압력에 의해서도 도전 접합층이 잘 변형되지 않다.
또한 이러한 엘라스토머는 그 상온에서의 경도(Hs)가 60∼80인 것이 바람직하다. 이 경우에는 집전체(13)의 표면의 요철형상에 맞춰 도전성 접합층(21)이 적절히 탄성 변형하여 접합계면(I2)의 면적이 증대되어, 접촉부(C2)가 형성되기 쉽다. 또, 전해액(15)이 기화한 가스가 집전체(13) 내를 투과하여 접합계면(I2)에 도달하더라도, 그 투과가스의 압력에 계면이 대항할 수 있어, 그 결과로서 접합계면(I2)에 공극이 발생하기 어렵다.
또, 도전 접합층(21)의 도전체(212)로서의 크기나 재료에는 특별한 제약은 없지만, 그 크기는 도전 접합층(21)의 두께를 고려하여 선택되며, 또, 그 재료는 수지 매트릭스(211)와 서로 맞은 성질이나 도전체의 제조공정을 고려하여 선택되어야 된다. 또, 실시예에서는 은분말을 이용한다.
또, 이상에서는 적층셀(20)이 2개의 전극판(24) 사이에 끼워진 구성의 전기 이중층 콘덴서에 대해 설명했지만, 기본셀(10) 단체가 2개의 전극판(24) 사이에 끼워진 구성의 전기 이중층 콘덴서이더라도, 기본셀(10)이 구비하는 적어도 한 쪽 집전체(13)의 도전 접합층(21)과 접합하는 측의 표면형상이 그 집전체(13)와 대향하는 분극성 전극(12)의 집전체(13)와의 대향하는 측의 표면요철 형상에 따른 요철형상을 가지고 있으면, 그 집전체(13)의 도전 접합층(21)과의 접합계면의 표면적은 이러한 요철형상을 가지고 있지 않은 경우에 비해 증대된다. 이로 인하여, 집전체(13)의 도전 접합층(21)과 대향하는 면에 다수의 전기적 접속점이 형성되고, 전기 이중층 콘덴서의 초기 ESR 특성이 향상된다.
또, 집전체(13)와 대향하는 분극성 전극(12)의 집전체(13)와의 대향하는 측의 표면요철 형상에 따르므로, 집전체(13)의 도전 접합층(21)과 대향하는 측의 표면요철 형상은 정현파와 같은 비교적 경사 각도가 완만한 요철 형상이 된다. 이로 인하여, 집전체(13)표면의 오목부는 대향하는 도전 접합층(21)과 공극을 만드는 일이 없이 접촉한다. 따라서, 이러한 구성을 구비하는 전기 이중층 콘덴서는 그 ESR 특성의 장기신뢰성이 높다.
계속해서, 도 4를 이용하여 본 발명의 이러한 전기 이중층 콘덴서에서의 기본셀의 제조방법의 일 실시예를 설명한다.
도 4는 본 발명에 따른 전기 이중층 콘덴서에서의 기본셀의 제조공정의 일 실시예의 주요부를 나타내는 흐름도이다.
(S1) 집전체 도포액 도포
올레핀 수지를 포함하는 원재료 수지와 도전성 입자(132)와 용제를 조합하여 집전체 도포액을 작성한다. 원재료 수지와 도전성 입자(132)와의 혼합비는 중량환산으로 100 : 40∼60 정도인 것이 취급상 바람직하다.
집전체(13)의 올레핀 수지를 포함하는 원재료수지로서는 열가소성 엘라스토머가 가장 적절하고, 예를 들면, 스티렌-에틸렌-부틸렌-스티렌블록 공중합체(SEBS), 스티렌-에틸렌·프로필렌-스티렌블록 공중합체(SEPS), 에틸렌-프로필렌고무(EPM) 등이 있다. 그러나, 이들 기술에 의해서 본 발명이 특별히 한정되지 않는다.
또, 집전체의 도전성 입자(132)로는 예를 들면 카본필라멘트나 그래파이트필라멘트, 금속 미분말, 전기절연성 입자를 도전성 물질로 코팅한 것 등을 이용할 수 있다.
용매는 특별히 한정하지 않지만, 주로, 메틸에틸케톤 등의 케톤류, 이소프로필알콜 등의 알콜류, 디에틸에테르 등의 에테르류 또는 테트라하이드로퓨란 등의 퓨란류 또는 이들 혼합체 등을 이용할 수 있다.
계속해서, 집전체 도포액을 PET 필름 등의 기재(基材) 상에 코터로 도포한다. 도포는 바 코터방식, 롤 코터방식 등 통상의 방식으로 행해져, 코터와 기재의 간격·도포액 점성, 도포액 공급량 등을 조정함으로써 도포막의 두께, 즉 집전체(13)의 두께가 조절된다.
이 집전체(13)의 두께는, 약 20μm 이상 약 100μm 이하가 바람직하다. 약 20μm 미만에서는 제조과정이나 전기 이중층 콘덴서로서 사용 중에 깨짐이 발생될 우려가 있다. 한편, 100μm보다 크면, 집전체(13)와 분극성 전극(12)이 접촉하고 있더라도, 분극성 전극(12)의 요철형상이 집전체(13) 내부에서 완화되기 쉽다. 따라서, 집전체(13)의 기본셀(10)의 외측을 이루는 면에 요철형상이 발생하기 어렵다.
(S2) 집전체 형성
도포한 집전체 도포액에 대해 도금 성막 처리하고 상기 집전체 도포액으로부터 용제를 가열 제거하여 집전체(13)를 형성한다.
이렇게 해서 얻어진 집전체(13)는 원재료 수지가 가교(架橋)하여 이루어지는 엘라스토머이며, 그 엘라스토머에 의한 매트릭스(131)중에 도전성 입자(132)가 적절히 분산된 구조로 되어 있다.
또, 집전체(13)의 매트릭스의 원재료가 상온에서의 경도(Hs)를 약 55 이상 약 85 미만으로 한 엘라스토머인 것이 바람직하다.
집전체(13)를 구성하는 매트릭스(131)의 원재료를 상온에서의 경도(Hs)가 약 55 이상 약 85 미만으로 한 엘라스토머로 함으로써 적층셀(20) 내의 집전체(13) 끼리 또는 집전체(13)와 도전 접합층(21)과의 접합계면에 양호한 접합상태가 실현된다. 따라서, 이러한 구성을 구비하는 전해 이중 콘덴서는 초기의 ESR값이 낮고, ESR 특성의 장기신뢰성도 높다.
전기 이중층 콘덴서의 제조공정이나 사용 중에, 전해액(15)이 기화하여 집전체(13)를 투과하고, 또 그 기화가스가 적층셀(20) 내의 집전체(13)끼리 또는 집전체(13)와 도전 접합층(21)과의 접합계면에 도달하는 경우가 있다. 이 경우에 원재료의 경도가 약 55보다 낮으면, 투과가스의 압력에 대항할 수 없어 집전체(13)의 변형이 현저해진다. 한편, 경도가 약 85 이상인 경우는, 집전체(13)는 분극성 전극(12)의 집전체에 대향하는 측의 표면요철 형상을 모방하여 잘 변형되지 않게 되어, 접합계면의 표면적이 증가하기 어렵다.
(S3) 개스킷필름 설치
기재 상에 형성된 집전체(13)를 수납 가능한 개구부가 형성된 전기절연성의 프레임 형상의 개스킷 요소(141)를 집전체(13)의 측면부에 밀착시키도록 기재의 표면에 설치한다.
그 후, 집전체(13)와 개스킷 요소(141)를 열융착할 수도 있다.
(S4) 분극성 전극 형성
활성탄 분말, 바인더 및 용매로 이루어지는 도포액을 집전체(13) 상에 도포하여, 가열건조에 의해 용매를 제거하여 활성탄을 집적시키고, 분극성 전극(12)을 형성한다. 이 때, 분극성 전극(12)의 두께는 도포액이 개스킷 요소(141)의 상면에 맞춰 마찰시켜 끊어지게 하는 것에 따라 결정하여 개스킷요소(141)의 두께와 대략 동일하게 된다.
또, 분극성 전극의 도전체인 활성탄 분말의 형상은 구형에 가까운 것이 좋고, 예각적인 형상을 가지지 않는 것이 바람직하다. 이는 집전체(13a, 13b)가 찢어질 우려가 적고, 또, 집전체(13a, 13b)의 접합계면(I1)에 비교적 경사가 완만한 요철 형상이 발생하기 쉽기 때문이다.
또한, 분극성 전극의 도전체인 활성탄 분말의 크기는 약 10μm에서 약 20μm 인 것이 바람직하다. 이 경우에, 조립 후의 기본셀(10)에서의 집전체(13)의 다른 부재와의 접합을 행하는 면의 표면거칠기(Ry)가 약 5μm에서 약 100μm가 된다．
(S5) 전해액 주입
전해액(15)을 집전체(13)와 개스킷 요소(141)로 둘러싼 속에 주입하여, 분극성 전극(12)에 함침시킨다. 전해액(15)은 높은 전기 도전율이 얻어지는 묽은 황산 수용액이 바람직하다.
또, 단계 S5까지의 결과물을 중간 제조물로 한다.
(S6) 합체
2개의 중간 제조물에 대해 분극성 전극(12) 측을 대향시키고, 평판 형상을 이루는 세퍼레이터(11)를 중간에 끼워 개스킷 요소(141)가 세퍼레이터(11)의 외주부의 표면 및 이면에 접촉되도록 설치하고, 개스킷 요소(141)와 상기 집전체(13)와의 사이 및 각각의 중간 제조물의 개스킷 요소(141, 141)를 대기압보다도 낮은 압력의 환경 하(이 압력을 p1으로 한다.)에서 열융착한다. 이 열융착에 따라 기본셀(10)에는 2개의 집전체(13)와 하나의 세퍼레이터(11) 및 2개의 개스킷요소(141)가 열융착하여 이루어지는 개스킷(14)으로 구성되는 2개의 폐공간이 형성된다. 형성된 각각의 폐공간의 내부에는 분극성 전극(12)이 전해액(15)을 함침하여 존재한다. 또, 감압 하에서 융착되었기 때문에, 이 2개의 폐공간 내부의 압력은 감압상태(이 압력을 p1'로 한다.)가 된다.
상기와 같이, 본 발명에서는 열융착을 행하는 기압을 대기압보다 낮게 하지만, 약 67Pa 이상으로 하는 것이 바람직하다. 약 67Pa보다 낮게 하면, 폐공간 내부의 전해액(15a, 15b)이 상온이라도 비등 상태로 된다. 이로 인하여, 전해액의 용량이 감소하여, 분극성 전극(12)에 형성되는 전기 이중층이 불안정하게 되된다．따라서, 전기 이중층 콘덴서로서 가장 기본적인 능력인 축전능력이 불안정하기 쉽다.
(S7) 기본셀 완성
기재를 집전체(13) 및 개스킷(14)으로부터 박리하여 기본셀(10)이 완성된다. 단면구성은 도 1b에 나타낸 것과 같다.
또, 이상의 제조방법에 의해서 제작된 기본셀(10)이 구비하는 분극성 전극(12)으로부터 집전체 표면(13)까지의 상태를 도 5에 나타내었다.
도 5에 도시된 바와 같이, 집전체(13)는 수지 매트릭스(131)와 도전성 입자(132)를 구비한다. 또, 도전성 입자(132)가 염주연결형으로 연속해 있고, 그 염주연결형으로 연속해 있는 도전성 입자(132)의 양단은 각각 기본셀(10)의 외측을 이루는 표면과 분극성 전극(12)과 집전체(13)와의 계면에 노출되어 있다.
또한, 집전체(13)는 분극성 전극(12)의 집전체(13)와 대향하는 측의 표면요철 형상을 모방하도록 변형하고, 이로 인하여 집전체(13)의 기본셀(10)의 외측을 이루는 표면에도 상기 분극성 전극(12)이 이루는 요철형상에 따른 요철형상이 형성되어 있다.
이 요철형상은 단계 S6의 공정에 따라 기본셀(10)에서의 2개의 폐공간 내부의 기압(p1')을 기본셀(10) 외부의 기압보다도 낮은 압력으로 한 것에 유래한다.
즉, 폐공간 내부의 기압이 외부보다도 낮기 때문에, 집전체(13)는 폐공간의 체적을 줄이도록 변형하고, 그 결과로서 집전체(13)는 분극성 전극(12)에 꽉 눌러진다. 이로 인하여, 집전체(13)는 분극성 전극(12)의 집전체(13)와 대향하는 측의표면요철 형상을 모방하도록 변형한다. 그 결과, 집전체(13)의 기본셀(10)의 외측을 이루는 면에도 분극성 전극(12)의 집전체(13)와 대향하는 측의 표면요철 형상에 따른 표면요철 형상이 발생한다. 이러한 표면요철 형상을 가지는 집전체(13)를 구비하는 기본셀(10)을 구성 요소로서 가지는 전기 이중층 콘덴서는 집전체(13)끼리의 접합계면 또는 집전체(13)와 도전 접합층(21)과의 접합계면의 접촉면적이 이러한 요철이 없는 경우에 비해 커진다. 따라서, 전기 이중층 콘덴서의 초기 ESR값이 낮다.
또, 이러한 집전체(13)의 표면요철 형상은 분극성 전극(12)의 집전체(13)와 대향하는 측의 표면요철 형상이 적절히 완화하여 이루어지는 정현파와 같은 비교적 경사 각도가 완만한 요철형상이다. 이로 인하여, 집전체(13)가 다른 부재, 즉 다른 집전체(13)나 도전 접합층(21)과 접합하는 경우에는, 집전체(13)의 오목부는 용 이하게 다른 부재와 접합할 수 있다. 따라서, 공극이 없는 접합계면이 형성되고, 이러한 전기 이중층 콘덴서는 그 ESR 특성의 장기신뢰성이 높다.
여기서 특기할 점으로서, 단계 S6는 2개의 중간 제조물과 세퍼레이터(11)를 합체시키는 공정인 동시에, 집전체(13)의 기본셀(10)의 외측을 이루는 면에 적절한 요철을 형성하는 공정이기도 하다는 것을 들 수 있다. 이와 같이, 열융착 공정을 감압 하에서 행할 뿐이고, 새로운 요철형성 공정을 추가할 필요도 없고, 두께 100μm 이하의 집전체(13)를 구비하는 전기 이중층 콘덴서에 관해서도 그 집전체(13)의 다른 부재와 접합을 행하는 면에 적절한 요철을 형성하는 것이 가능하게 된다.
또, 집전체(13)의 기본셀(10)의 외측을 이루는 면의 거칠기(Ry)는 약 5μm이상으로부터 약 100μm 이하인 것이 바람직하다.
집전체(13)의 기본셀(10)의 외측을 이루는 면의 거칠기(Ry)가 약 5μm 미만인 경우에는 표면형상이 요철형상인 것에 기인하는 표면적의 증가분이 적다. 따라서 ESR 특성이 현저하게 향상된다고 하는 효과를 얻기 어렵다.
한편, 집전체(13)의 기본셀(10)의 외측을 이루는 면의 거칠기(Ry)가 약 100μm보다 큰 경우에는, 다른 부재와 접합했을 때에 집전체(13)의 탄성변형의 범위를 넘은 요철이 다수 발생하고 있는 경우가 많다. 따라서 집전체(13)와 다른 부재와의 접합계면에 공극이 발생하고 있는 우려가 있어 ESR 특성의 장기신뢰성을 얻기 어렵다.
다음에, 작성한 기본셀(10)을 사용하여 전기 이중층 콘덴서를 작성한다. 그 제조공정의 흐름에 대해 도 6을 참조하면서 설명한다.
도 6은 본 발명에 따른 전기 이중층 콘덴서의 제조공정에 관한 일 실시예의 주요부를 나타내는 흐름도이다.
(S11) 기본셀 적층
기본셀(10)을 요구되는 콘덴서 용량에 따라서 필요한 개수만 적층하여 적층셀(20)을 만든다.
적층할 때, 복층셀(20)에서의 접합을 행하는 집전체 끼리(13, 13)는 그 접합계면에 공극부를 형성하지 않고서 접합하여 이루어지는 것이 바람직하다. 본 발명에서는 집전체(13)의 접합을 행하는 면의 표면형상은 그 집전체(13)에 접촉하는 분극성 전극(12)의 집전체(13)와 대향하는 면의 표면형상에 따른 요철형상을 가지고있기 때문에, 집전체 끼리를 접합했을 때에 그 접합계면에 공극이 발생하기 어렵다.
또, 이상의 설명에서는 기본셀(10)을 복수 개 적층하는 경우에 대해 설명했지만, 기본셀(10) 단체이더라도 이후의 공정은 동일하게 실시할 수 있어 그 효과도 적층셀(20)의 경우와 동등한다.
(S12) 도전성 페이스트 도포
복층셀(20)은 별개로 도전 접합층(21)을 리드단자/전극판 조립체(22)의 전극판(24)의 한 면 상에 형성한다.
먼저, 바인더 수지, 도전체(212) 및 용제를 혼합하여 반죽한 도전성 페이스트를 준비한다.
이 바인더 수지의 원재료로는 도전 접합층(21)이 되었을 때에 엘라스토머가 되는 재료를 포함하는 것이 바람직하다. 예를 들면, 실리콘고무, 부틸고무를 이용할 수 있지만, 플루오르를 포함하는 엘라스토머인 플로로엘라스토머가 특히 바람직하다. 플로로엘라스토머로는 플루오르비닐리덴계 수지, 플루오로실리콘계 수지, 폴리테트라플루오로에틸렌(PTFE) 등을 들 수 있다.
이러한 재료로 함으로써, 고온 강도가 우수한 도전 접합층이 되고, 전해액이 기화한 투과가스의 압력에 의해서도 도전 접합층이 잘 변형되지 않다.
또, 도전접합층(21)의 도전체(212)는 예를 들면 카본필라멘트나 그래파이트필라멘트, 금속 미분말, 전기절연성 입자를 도전성물질로 코팅한 것 등을 이용할 수 있다.
용매는 특별히 한정하지 않지만, 주로, 메틸에틸케톤 등의 케톤류, 이소프로필알콜 등의 알콜류, 폴리에틸렌글리콜 등의 글리콜류, 디에틸에테르 등의 에테르류 또는 테트라하이드로퓨란 등의 퓨란류 또는 이들 혼합체 등을 이용할 수 있다.
이 도전성 페이스트의 바인더 수지, 도전체(212) 및 용매의 혼합비율은 중량환산으로, 5∼20 : 30∼55 : 30∼55로 하는 것이 가장 적절하다.
이러한 페이스트를 리드단자/전극판 조립체(22)의 한 쪽 전극판면(24) 상에 도포한다. 도포수단은 집전체 도포액을 PET 필름 등의 기재 상에 코터로 도포하는 공정과 동일하다.
(S13) 도전 접합층 형성
도포한 도전성 페이스트를 가열함으로써 용제를 기화 제거하여 전극판(24) 상에 도전 접합층(21)을 형성한다.
이렇게 해서 얻어진 도전 접합층(21)은 바인더 수지가 가교하여 이루어지는 매트릭스(211) 중에 도전체(212)가 적절히 분산된 구조로 되어 있다.
또, 용제를 기화 제거하는 본 공정을 행하지 않는 경우는 도전 접합층(21)에는 용제가 잔존하여, 이 잔존 용제가 집전체의 매트릭스를 침식하거나, 후술하는 가압 처리로 용제가 기화하여 접합불량을 일으키는 경우가 있다.
이 매트릭스(211)의 원재료는 상온에서의 경도(Hs)를 약 60 이상 약 85 미만으로 한 엘라스토머인 것이 바람직하다.
이 경우에는, 도전 접합층(21)과 접합하는 집전체(13)의 표면의 요철형상에 맞춰 도전성 접합층(21)이 적절히 탄성 변형하여 이들 접합계면의 면적이 증대된다. 따라서, 접합계면에서의 전기적 접촉부가 형성되기 쉽다. 또, 전해액(15)이 기화한 가스가 집전체(13) 내를 투과하여 이 접합계면에 도달하더라도, 그 투과가스의 압력의 압력에 대항할 수 있어, 그 결과로서 접합계면에 공극이 발생하기 어렵다.
(S14) 적층셀-도전 접합층-전극판 적층
상기 적층셀(20)의 최외부의 집전체(13)에 대하여 도전 접합층(21)이 접하도록 적층셀(20)과 리드단자/전극판 조립체(22)를 적층한다.
적층할 때, 집전체 끼리(13)와 도전 접합층(21)은 그 접합계면에 공극부를 형성하지 않고서 접합하여 이루어지는 것이 바람직하다. 본 발명에서는 집전체(13)의 접합을 행하는 면의 표면형상은 그 집전체(13)에 접촉하는 분극성 전극(12)의 집전체(13)와 대향하는 면의 표면형상에 따른 요철 형상을 가지고 있기 때문에, 집전체(13)와 도전 접합층(21)을 접합했을 때에 그 접합계면에 공극이 발생하기 어렵다.
(S15) 가압처리
단계 S7에서 작성된 적층체에 대해 가압처리를 행한다. 가압처리는 그 적층체의 리드단자/전극판 조립체(22)의 외측으로부터 집전체(13)의 접촉면의 법선방향으로 열을 가하면서 가압함으로써 행하여진다.
(S16) 외장 패키지 밀봉
일체화시킨 리드단자/전극판 조립체(22) 및 적층셀(20)을 대기압보다 낮은 감압 환경 하(이 압력을 p2로 한다)에서 외장 패키지(23)로 피복하고, 또 그 외장패키지(23)의 외주 연부를 열융착시켜 전체 밀봉함으로써, 전기 이중층 콘덴서(1)가 완성된다. 따라서, 전기 이중층 콘덴서(1) 내는 압력 p2'의 감압 상태가 된다.
이때, 압력 p2'는 기본셀(10)이 구비하는 폐공간 내부의 압력 p1'보다도 높은 압력이며, 또한 외기압보다는 낮은 압력인 것이 바람직하다.
상기와 같이, 기본셀(10)이 구비하는 폐공간 내부의 압력이 기본셀(10) 외부 보다도 낮음으로써, 집전체(13)가 이것과 접촉하는 분극성 전극(12)에 꽉 눌러져, 집전체(13)끼리 또는 집전체(13)와 도전 접합층(21)과의 접합계면의 접촉면적이 이러한 압력차가 없는 경우에 비해 증대된다. 또한, 외장 패키지(23) 내부, 즉 기본셀(10)의 외부가 외장 패키지(23) 외부보다도 저압이므로 외장 패키지(23)는 적층셀(20)과 전극판(24)을 전극판(24)의 측에서 꽉 누르게 된다. 이 꽉 누르는 힘은 적층셀(20) 내부의 접합계면 또는 적층셀(20)의 양단을 이루는 집전체(13)와 도전 접합층(21)과의 접합계면에도 미친다. 이로 인하여, 각각의 집전체(13)는 이것에 접촉하는 분극성 전극(12)에도 강하게 꽉 눌러지게 된다. 따라서, 각각의 접합계면은 접합을 담당하는 집전체(13)에 접촉하는 분극성 전극(12)의 집전체(13)에 대향하는 면의 요철의 영향을 또 받아 조면화하게 된다. 그 결과, 각각의 접합계면의 접촉면적이 또 증대되어, 그 결과로서 전기 이중층 콘덴서의 ESR의 초기특성이 또 향상된다.
이하의 실시예는 발명의 보다 좋은 이해를 위해 주어지는 구체적인 예이다. 이들 실시예는 본 발명의 보다 좋은 양상을 구체적으로 나타내지만 발명의 본질을 한정하는 것이 아니다.
<실시예 1>
먼저, 집전체를 작성했다. 집전체의 원재료 수지로서 스티렌-에틸렌-부틸렌-스티렌블록 공중합체(SEBS)를 이용했다. 그 경도(Hs)는 20℃에서 약 60 이상 약80 미만이며, 유리 전이온도는 -20℃이다. 이 원재료 수지와 평균 입경 50nm의 카본계 도전성 입자를 중량비율로 100 : 50으로 메틸에틸케톤을 혼합매로서 혼합했다. 이 집전체 도포액을 두께 100μm의 PET 필름으로 이루어지는 기재 상에 바 코터로 도포했다. 그 기재 상의 도포액을 100℃에서 60분 동안 가열하여 메틸에틸케톤을 기화 제거하고, 크기 3cm x 3cm로 두께 30μm의 집전체를 얻었다. 이렇게 해서 얻어진 집전체의 표면거칠기(Ry)는 0.5μm이었다.
또, 이상의 공정에서 얻어진 집전체의 측면부의 주변부에는 후술하는 개스킷 요소가 탑재되는 정도의 기재의 표면이 노출되는 노출부가 형성되도록 기재의 크기를 설정했다.
그 후, 집전체를 수납 가능한 프레임 형상의 개구부를 가지고 프레임의 두께가 140μm이고, 무색 투명인 전기절연성 폴리올레핀계 아이오노머 필름으로 이루어지고, 비중이 약 0.93에서 약 0.97인 개스킷 요소를 집전체의 측면부에 밀착되어 배치되도록 기재의 노출부에 설치하고, 이러한 개스킷 요소와 집전체를 열융착했다. 이 때의 열융착의 조건은 온도 120℃, 시간10분이었다.
다음에, 평균직경 15μm의 페놀계 활성탄 분말과 분말상 페놀 수지 바인더를 중량비 70% : 30%로 혼합하고, 이 혼합체를 에탄올에 분산시켜 만든 도포액을 개스킷 요소와 집전체에 형성되는 오목부 내에 공급했다. 또, 활성탄 입자의 입경은레이저 회절법에서의 측정을 통해 평균이 15μm로서 10 내지 20μm의 범위인 것을 확인했다. 상기의 도포액을 가지는 개스킷 요소와 집전체의 일체물을 가열 건조하여 도포액으로부터 용매를 제거하는 것으로 활성탄 분말을 집적시키고 분극성 전극을 형성했다. 이 때, 분극성 전극의 두께는 도포액이 개스킷 요소 상면에 맞춰 마찰시켜 끊어지게 하는 것에 따라 결정되어 개스킷 요소의 두께만으로부터 집전체의 두께를 이끌어 낸 값인 110μm에 대략 동등하게 되었다.
다음에, 분극성 전극에 황산 수용액으로 이루어지는 전해액을 함침했다. 또, 여기까지의 제조방법으로 제작된 구조체를 중간 제조물라 칭한다.
계속해서, 대략 평판형상을 이루고, 폴리프로필렌으로 되고, 크기 3.5cm x 3.5cm로 두께 25μm의 세퍼레이터를 중간 제조물의 개스킷 요소 상에 배치했다. 이 때, 그 세퍼레이터의 측면부의 주변부에 중간 제조물의 개스킷 요소의 상단면이 노출되는 노출부를 형성하도록 설치했다.
또한, 또 하나의 중간 제조물을 그 분극성 전극이 세퍼레이터와 대향하도록 설치했다. 이 경우도 세퍼레이터의 주변부에는 또 하나의 중간 제조물의 개스킷 요소의 단면의 일부가 노출되도록 설치했다. 즉, 2개의 중간 제조물은 각각의 분극성 전극이 세퍼레이터에 대향하도록 세퍼레이터를 끼워 넣는 양상으로 설치되었다.
다음에, 1.3kPa의 환경 하에서 상기의 공정까지의 결과물을 설치했다. 이 감압 하에서 120℃에서 10분간 가열하여 2개의 개스킷 요소를 서로 열융착하여 일체화시켜 기재부착 기본셀을 작성했다.
계속해서, 기재부착 기본셀의 온도를 120℃의 환경으로 10분간 방치하고, 그 후, 환경 온도를 25℃로써 한시간 방치했다.
방치한 기재부착 기본셀로부터 2개의 기재를 분리하여 기본셀을 작성했다.
이 기본셀의 집전체의 표면거칠기(Ry)는 9.1μm이었다.
이렇게 해서 얻어진 5개의 기본셀에 대해 각각의 기본셀의 집전체 끼리가 공극부를 형성하지 않도록 적층하여 복합셀을 얻었다.
한편, 복합셀은 별개로 리드단자/전극판 조립체의 한 쪽 전극판 면상에 이하 의 방법으로 도전 접합층을 형성했다.
바인더 수지로서 플루오르비닐리덴계 수지를 준비했다. 본 실시예에서 사용한 플루오르비닐리덴계수지는 20℃에서의 경도(Hs)가 약 65 이상 약 75 미만이며, 유리 전이온도는 -30℃이었다. 이 바인더 수지와, 은분말로 이루어지는 도전성 입자와, 글리콜계 용제를 각각의 중량비를 20 : 40 : 40으로 혼합 반죽하여 페이스트를 작성했다.
이 페이스트를 주석도금한 구리판제의 전극판 상에 바 코터로 도포했다. 그 전극판 상의 페이스트를 150℃에서 30분간 가열하여 글리콜계 용제를 기화 제거하고 두께 80μm의 도전 접합층을 얻었다.
계속해서, 복합셀의 최외부의 집전체에 대하여 공극부가 없게 도전 접합층이 접하도록 복합셀과 리드단자/전극판 조립체가 구비하는 전극판을 적층했다.
복합셀과 리드단자/전극판조립체와의 적층체를 분위기 온도 60℃에서 가압력 100kPa에서 1시간동안 가압했다.
그 후, 일체화시킨 리드단자/전극판 조립체 및 복층셀을 기압 51kPa의 환경 하에서 설치했다. 이 환경 하에서 복층셀과 리드단자/전극판 조립체와의 일체물을 외장 패키지로 피복하고, 또 그 외장 패키지의 외주연부를 120℃에서 열융착하여 밀봉했다.
이상의 공정에 따라 전기 이중층 콘덴서를 얻었다.
<실시예 2>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs) 약 55 이상 약60 미만인 SEBS를 원재료로 하는 두께 30μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 10.7μm이었다.
<실시예 3>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs)가 약 80 이상 약85 미만인 SEBS를 원재료로 하는 두께 30μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 8.9μm이었다.
<실시예 4>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs) 약 85 이상 약90 미만인 SEBS를 원재료로 하는 두께 30μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 5.6μm이었다.
<실시예 5>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도가 Hs 약(55) 이상약(60) 미만인 SEBS를 원재료로 하는 두께 50μm의 집전체를 이용하여, 전기이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 9.8μm이었다.
<실시예 6>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs)가 약 60 이상 약80 미만인 SEBS를 원재료로 하는 두께 50μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 8.6μm이었다.
<실시예 7>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs) 약 80 이상 약 85 미만인 SEBS를 원재료로 하는 두께 30μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 6.2μm이었다.
<실시예 8>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs)가 약 85 이상 약90 미만인 SEBS를 원재료로 하는 두께 30μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 3.8μm이었다.
<실시예 9>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs)가 약 50 이상 약55 미만인 SEBS를 원재료로 하는 두께 80μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 5.8μm이었다.
<실시예 10>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs)가 약 55 이상 약60미만인 SEBS를 원재료로 하는 두께 80μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 5.6μm이었다.
<실시예 11>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs)가 약 60 이상 약80 미만인 SEBS를 원재료로 하는 두께 80μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 5.4μm이었다.
<실시예 12>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs)가 약 80 이상 약85 미만인 SEBS를 원재료로 하는 두께 80μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 5.1μm이었다.
<실시예 13>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs)가 약 85 이상 약90 미만인 SEBS를 원재료로 하는 두께 80μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 3.3μm이었다.
<실시예 14>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs)가 약 50 이상 약55 미만인 SEBS를 원재료로 하는 두께 100μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 2.0μm이었다.
<실시예 15>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs)가 약 55 이상 약60 미만인 SEBS를 원재료로 하는 두께 100μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 5.5μm이었다.
<실시예 16>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs)가 약 60 이상 약 80 미만인 SEBS를 원재료로 하는 두께 100μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 5.2μm이었다.
<실시예 17>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs)가 약 80 이상 약 85 미만인 SEBS를 원재료로 하는 두께 100μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 5.0μm이었다.
<실시예 18>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs)가 약 85 이상 약 90 미만인 SEBS를 원재료로 하는 두께 100μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 2.8μm이었다.
<실시예 19>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs)가 약 50 이상 약 55 미만인 SEBS를 원재료로 하는 두께 150μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 3.0μm이었다.
<실시예 20>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs)가 약 55 이상 약60 미만인 SEBS를 원재료로 하는 두께 150μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 2.6μm이었다.
<실시예 21>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs)가 약 60 이상 약 80 미만인 SEBS를 원재료로 하는 두께 150μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 2.1μm이었다.
<실시예 22>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs)가 약 80 이상 약85 미만인 SEBS를 원재료로 하는 두께 150μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 1.5μm이었다.
<실시예 23>
실시예 1과 동일한 제조방법이지만, 20℃에서의 경도(Hs)가 약 85 이상 약 90 미만인 SEBS를 원재료로 하는 두께 150μm의 집전체를 이용하여, 전기 이중층 콘덴서를 제조했다. 얻어진 기본셀의 집전체의 표면거칠기(Ry)는 0.9μm이었다.
<실시예 24>
실시예 1과 동일한 제조방법이지만, 기본셀 제조공정 중의 2개의 중간 생성물을 열융착하는 공정에서 열융착 시의 기압을 약 51kPa로서 전기 이중층 콘덴서를 제조했다.
<실시예 25>
실시예 1과 동일한 제조방법이지만, 기본셀 제조공정 중의 2개의 중간 생성물을 열융착하는 공정에서 열융착 시의 기압을 약 21kPa로서 전기 이중층 콘덴서를 제조했다.
<실시예 26>
실시예 1과 동일한 제조방법이지만, 기본셀 제조공정 중의 2개의 중간 생성물을 열융착하는 공정에서 열융착 시의 기압을 약 130Pa로서 전기 이중층 콘덴서를 제조했다.
<실시예 27>
실시예 1과 동일한 제조방법이지만, 기본셀 제조 공정 중의 2개의 중간 생성물을 열융착하는 공정에서 열융착 시의 기압을 약 67Pa로서 전기 이중층 콘덴서를 제조했다.
<비교예 1>
실시예 1과 동일한 제조방법이지만, 기본셀 제조공정 중의 2개의 중간 생성물을 열융착하는 공정에서 대기압 하에서 열융착하여 전기 이중층 콘덴서를 제조했다.
<비교예 2>
실시예 1과 동일한 제조방법이지만, 기본셀 제조공정 중의 2개의 중간 생성물을 열융착하는 공정에서 열융착 시의 기압을 약 13Pa로서 전기 이중층 콘덴서를 제조했다.
실시예 1부터 실시예 23까지의 표면거칠기(Ry)의 측정결과를 표 1에 나타내었다. 또, 표 1에서는 좌측에 실시예 번호를, 우측에 표면거칠기(Ry)를 ㎛ 단위로표시하였다.
실시예 샘플과 비교예 샘플에 대해 콘덴서 작성 직후의 ESR(초기 ESR)과 내구시험 후의 ESR(내구 ESR)을 측정했다.
초기 ESR와 내구 ESR의 시험 및 측정에 관계하는 여러 가지 조건은 다음과 같다.
(A) 초기 ESR
각각의 실시예에 나타난 제조조건에서 작성된 샘플(전기 이중층 콘덴서)을 100개 준비하여 초기 ESR를 측정하여 그 평균값을 구했다. 구한 평균값을 이하의 ESR의 수치 영역구분에 대응시켜 초기 ESR 평가치(R(mΩ))를 분류했다.
80≤R<100: ESR값이 극히 낮음 (기호 S)
100≤R<120: ESR값이 특히 낮음 (기호 A)
120≤R<150: ESR값이 낮음 (기호 B)
150≤R<200: ESR값이 어느 정도 낮음 (기호 C)
200≤R : ESR값이 높음 (기호 D)
이 때의 ESR 측정의 주파수조건은 1kHz로 했다.
(B) 내구 ESR
초기 ESR 측정 후의 샘플에 대해 70℃ 분위기 중에서 정격전압의 1.3배의 전압을 500시간 연속으로 인가하는 내구 가속시험을 행하고, 그 전후에서의 ESR의 변화율(ESR 변화율)(x)를 산출하고, 이 변화율(x)에 따라 장기신뢰성(장기사용에 의한 전기적 특성의 안정도)를 판정했다.
판정은 아래와 같이 ESR 변화율(x)의 수치 영역구분에 대응시켜 내구 ESR(장기신뢰성)을 판단했다.
x<1.2: 장기신뢰성이 극히 높음 (기호 S)
1. 2≤x<2.0: 장기신뢰성이 특히 높음 (기호 A)
2. 0≤x<3.0: 장기신뢰성이 얻어짐 (기호 B)
3. 0≤x<4.0: 장기신뢰성이 기대됨 (기호 C)
4. 0≤x: 장기신뢰성이 얻어지지 않음 (기호 D)
이 때의 ESR 측정의 주파수조건은 1kHz로 했다.
(3) 시험결과
a) 초기 ESR
초기 ESR값의 평가결과를 표 2에 나타낸다.
평가범위의 어느 전기 이중층 콘덴서에 대해, 「어느 정도 양호함」이상의초기 ESR값이 얻어졌다. 특히, 집전체 원재료 수지의 경도(Hs)가 55 이상 85 미만이고 또한 집전체 필름 두께가 30㎛ 내지 100㎛인 경우와, 집전체 원재료 수지의 경도(Hs)가 85 이상 90 미만이고 또한 집전체 필름 두께가 30㎛의 경우와, 집전체 원재료 수지의 경도(Hs)가 50 이상 55 미만이고 또한 집전체 필름 두께가 80㎛인 경우에 있어서 「양호함」이상의 평가결과가 얻어졌다.
또, 표 1과 표 2의 결과를 합치면, 집전체의 표면거칠기(Ry)가 5㎛ 이상인 경우에 초기 ESR의 측정 결과가「양호함」이상으로 되었다.
b) 내구 ESR
집전체 원재료 수지 경도, 집전체 필름 두께와 내구 ESR의 관계를 표 3에 나타낸다.
평가범위의 어느 전기 이중층 콘덴서에 대해 어느 정도 장기신뢰성이 얻어짐」이상의 평가결과가 얻어졌다. 특히, 집전체 원재료 수지의 경도(Hs)가 55 이상 85 미만이고 또한 집전체 필름 두께가 3O㎛ 내지 100㎛인 경우와, 집전체 원재료 수지 경도(Hs)가 85 이상 90미만이고 또한 집전체 필름 두께가 30㎛인 경우와, 집전체 원재료 수지 경도(Hs)가 50 이상 55 미만이고 또한 집전체 필름 두께가 80㎛인 경우에서,「장기신뢰성이 얻어짐」이상의 평가결과가 얻어졌다.
그 결과는 표 1과의 관계로부터, 집전체의 표면거칠기(Ry)가 5㎛ 이상인 경우에 내구 ESR(장기신뢰성) 판정에서「장기신뢰성이 얻어짐」이상의 양호한 내구 ESR이 되었다. 이것은, 상기 초기 ESR의 결과와 동일한 경향을 나타내고 있었다.
감압 압력의 영향;
기본셀 제조공정의 열융착 공정(단계 S6)에서의 기압 p1과 초기 ESR의 관계를 표 4에 나타낸다.
p1이 51kPa 내지 76Pa까지의 범위에서 초기 ESR 판정으로서「어느 정도 양호함」이상의 초기 ESR이 얻어졌다.
p1이 대기압인 경우에는 외장 패키지 내의 기압과의 차이가 O 또는 양의 압력의 관계가 되기 위해서 기본셀이 부풀어 커지는 상태가 되었다. 이로 인해, 초기 ESR 특성은 양호한 결과가 얻어졌다. 또한, p1이 51kPa인 경우에도 제조조건에 따라서는 p1이 대기압인 경우와 동일한 현상이 확인되었다.
한편, p1이 13Pa인 경우에는 제조공정에서 전해액의 비등이 확인되고, 초기 ESR 특성은 양호한 결과가 얻어졌다. 또한, 67Pa인 경우에는 제조공정에서 전해액의 비등이 약간 확인되었지만, 초기 ESR 특성은 어느 정도는 양호하고, 전해액의비등이 초기 ESR 특성에 미치는 영향은 경미하였다.
기본셀 내외의 기압 차이에 의해 분극성 전극의 요철형상이 집전체 표면에 나타나게 되고, 이 적절한 요철이 형성된 집전체 표면형상에 의해서, 집전체-도전 접합층 사이나 집전체들 사이에 공극이 발생함이 없이 접촉면적을 증가시킬 수 있으므로 장기간에 걸쳐 낮은 ESR을 실현할 수 있다.
또, 외장 패키지 외부, 외장 패키지 내부, 기본셀 내부의 순서대로 기압을 낮게 함으로써, 분극성 전극의 요철형상을 집전체 표면에 확보하면서, 기본셀 사이(집전체 사이)나 집전체-도전 접합층 사이에 일정한 압력을 가할 수가 있어, 각각 의 양호한 접촉상태를 형성할 수 있고, 또 그 접촉상태의 신뢰성을 향상시킬 수 있다.

Claims (19)

  1. 한 쌍의 집전체(集電體), 상기 한 쌍의 집전체 사이에 배치되는 세퍼레이터와, 상기 한 쌍의 집전체와 상기 세퍼레이터의 에지부에 배치되어 한 쌍의 폐공간을 형성하는 개스킷과, 상기 각 집전체와 상기 세퍼레이터 및 상기 개스킷으로 만들어진 폐공간의 각각에 배치되어 전해액을 함유하는 한 쌍의 분극성 전극을 갖는 기본셀을 상기 각 집전체의 분극성 전극과 대향하는 면의 이면을 접속면으로 하여 직렬로 적층시킨 적층셀, 및
    상기 적층셀 양단의 집전체에 대하여 도전 접합층을 통해서 접합하는 전극판을 갖는 리드단자/전극판 조립체
    를 구비하되,
    상기 적층셀이 구비하는 집전체 끼리의 접합계면 중 적어도 하나는 상기 접합계면을 형성하는 2개의 집전체 중의 적어도 한 쪽 집전체에 대해 그 집전체에 접촉하는 분극성 전극의 상기 집전체와 대향하는 면의 표면요철 형상에 따른 계면형상을 갖는
    전기 이중층 콘덴서.
  2. 제1항에서, 상기 기본셀이 갖는 상기 폐공간 내부의 기압은 상기 기본셀 외부의 기압보다 낮은 압력으로 약 67Pa 이상인 전기 이중층 콘덴서.
  3. 제2항에서,
    상기 적층셀과 상기 리드단자/전극판 조립체를 밀봉하는 외장 패키지를 구비하고,
    상기 외장 패키지 내부의 기압은 상기 외장 패키지 외부의 기압보다는 낮고, 상기 기본셀이 갖는 상기 폐공간 내부의 기압보다는 높은
    전기 이중층 콘덴서.
  4. 제1항에서, 상기 집전체는 엘라스토머 필름을 포함하는 전기 이중층 콘덴서.
  5. 제1항에서, 상기 적층셀로서 적층하기 전의 상기 기본셀이 구비하는 집전체에 대해서 다른 집전체와 접합하는 면 중 적어도 한 면의 표면 거칠기(Ry)가 약 5μm 내지 약 100μm인 전기 이중층 콘덴서.
  6. 제1항에서, 상기 도전 접합층과 접합하는 상기 적층셀 양단의 집전체에서 상기 집전체의 적어도 한 쪽 면은 상기 도전 접합층과 접합하는 면의 이면에 접촉하는 분극성 전극의 표면요철 형상에 따른 표면형상을 갖는 전기 이중층 콘덴서.
  7. 제6항에서, 상기 기본셀이 갖는 폐공간 내부의 기압은 기본셀 외부의 기압 보다 낮은 압력으로 약 67Pa 이상인 전기 이중층 콘덴서.
  8. 제7항에서,
    상기 적층셀과 상기 리드단자/전극판 조립체를 밀봉하는 외장 패키지를 구비하고,
    상기 외장 패키지 내부의 기압은 상기 외장 패키지 외부의 기압보다는 낮고,
    상기 기본셀이 갖는 상기 폐공간 내부의 기압보다는 높은
    전기 이중층 콘덴서.
  9. 제6항에서, 상기 집전체는 엘라스토머 필름을 포함하는 전기 이중층 콘덴서.
  10. 제6항에서, 상기 적층셀로서 적층하기 전의 상기 기본셀이 구비하는 집전체에 대해서 도전 접합층과 접합하는 면 중 적어도 한 면의 표면 거칠기(Ry)가 약 5μm 내지 약 100μm인 전기 이중층 콘덴서.
  11. 한 쌍의 집전체와, 상기 한 쌍의 집전체 사이에 배치되는 세퍼레이터와, 상기 한 쌍의 집전체와 상기 세퍼레이터의 에지부에 배치되어 한 쌍의 폐공간을 형성하는 개스킷과, 상기 각 집전체와 상기 세퍼레이터 및 상기 개스킷으로 만든 폐공간의 각각에 배치되며 전해액을 함유하는 한 쌍의 분극성 전극을 갖는 기본셀, 및
    상기 기본셀의 각 집전체의 분극성 전극과 대향하는 면의 이면 중 적어도 한 면을 접속면으로 하여 상기 기본셀과 도전 접합층을 통해서 접합하는 전극판을 갖는 리드단자/전극판 조립체
    를 구비하되,
    상기 집전체 중 적어도 한 쪽 집전체에서 도전 접합층과의 계면을 이루는 면은 상기 집전체와 접촉하는 분극성 전극의 표면요철 형상에 따른 표면형상을 갖는
    전기 이중층 콘덴서.
  12. 제11항에서, 상기 기본셀이 갖는 폐공간 내부의 기압은 기본셀 외부의 기압보다 낮은 압력으로 약 67Pa 이상인 전기 이중층 콘덴서.
  13. 제12항에서,
    상기 적층셀과 상기 리드단자/전극판 조립체를 밀봉하는 외장 패키지를 구비하고,
    상기 외장 패키지 내부의 기압은 상기 외장 패키지 외부의 기압보다는 낮고, 상기 기본셀이 갖는 상기 폐공간 내부의 기압보다는 높은
    전기 이중층 콘덴서.
  14. 제11항에서, 상기 집전체는 엘라스토머 필름을 함유하는 전기 이중층 콘덴서.
  15. 제11항에서, 상기 적층셀로서 적층하기 전의 상기 기본셀이 구비하는 집전체에 대해서 도전 접합층과 접합하는 면 중 적어도 한 면의 표면 거칠기(Ry)가 약 5μm 내지 약 100μm인 전기 이중층 콘덴서.
  16. (A) 평판상의 집전체와 개구부를 가지는 프레임 형상의 개스킷 요소를 접촉시키고, 상기 집전체를 바닥면으로 하여 상기 개스킷의 개구 내측면을 측면으로 하는 오목부를 형성하고,
    (B) 상기 오목부에 전해액을 함침하는 분극성 전극을 배치하고,
    (C) 상기 (A) 및 (B)에서 만들어진 2개의 중간 제조물과 평판형의 세퍼레이터에 대해서, 상기 중간 제조물 각각의 개구부를 이루는 개스킷 요소의 분극성 전극 측의 프레임부 단면과 상기 세퍼레이터의 두께 방향의 양면의 에지부를 접촉시키고,
    (D) 상기 (C)의 결과물이 구비된 상기 2개의 개스킷 요소를 대기압보다 낮은 압력인 약 67Pa 이상의 기압 하에서 상호 열융착시켜 상기 2개의 개스킷 요소를 일체화시켜 개스킷이 되게 하고, 또한 상기 세퍼레이터의 측부를 상기 개스킷으로 덮음으로써 상기 2개의 중간 제조물과 상기 세퍼레이터가 일체화된 기본셀을 형성하고,
    (E) 형성된 복수의 기본셀에서 각각의 기본셀이 구비하는 집전체의 분극성 전극과 접촉하는 면의 이면이 접촉면이 되도록 직렬로 적층하여 적층셀을 형성하고,
    (F) 상기 적층셀의 양단을 이루는 2개의 집전체 각각과 리드단자/전극판 조립체가 구비하는 전극판을 도전 접합층을 통해서 접촉시키고,
    (G) 상기 (F)에서 만들어진 제조물을 상기 리드단자/전극판 조립체가 구비하는 전극판 외측으로부터 상기 집전체와의 접촉면을 가압하여 일체화시키고,
    (H) 일체화된 상기 (G)의 제조물을 외장 패키지로 밀봉하는
    전기 이중층 콘덴서의 제조방법.
  17. 제16항에서,
    상기 단계 (G)의 제조물과 외장 패키지 내부 사이의 기압이 대기압보다는 낮고, 상기 단계 (D)에서 형성된 기본셀이 구비하는 폐공간 내부의 기압보다는 높은 전기 이중층 콘덴서가 형성되도록 상기 단계 (H)의 밀봉공정을 대기압 이하의 기압 하에서 행하는 전기 이중층 콘덴서의 제조방법.
  18. (A) 평판상의 집전체와 개구부를 가지는 프레임 형상의 개스킷 요소를 접촉시키고, 상기 집전체를 바닥면으로 하여 상기 개스킷의 개구 내측면을 측면으로 하는 오목부를 형성하고,
    (B) 상기 오목부에 전해액을 함침하는 분극성 전극을 배치하고,
    (C) 상기 (A) 및 (B)에서 만들어진 2개의 중간 제조물과 평판형의 세퍼레이터에서, 상기 중간 제조물의 각각의 개구부를 이루는 개스킷 요소의 분극성 전극 측의 프레임부 단면과 상기 세퍼레이터의 두께 방향 양면 에지부를 접촉시키고,
    (D) 상기 (C)의 결과물이 구비된 상기 2개의 개스킷 요소를 대기압보다 낮은 압력인 약 67Pa 이상의 기압 하에서 상호 열융착시켜 상기 2개의 개스킷 요소를 일체화시켜 개스킷이 되게 하고, 또한 상기 세퍼레이터의 측부를 상기 개스킷으로 덮음으로써 상기 2개의 중간 제조물과 상기 세퍼레이터가 일체화된 기본셀을 형성하고,
    (I) 형성된 기본셀이 구비하는 2개의 집전체 각각과 리드단자/전극판 조립체가 구비하는 전극판을 도전접합층을 통해서 접촉시키고,
    (J) 상기 (I)에서 만들어진 제조물을 상기 리드단자/전극판 조립체가 구비하는 전극판 외측으로부터 상기 집전체의 접촉면의 법선방향으로 가압하여 일체화시키고,
    (K) 일체화된 상기 (J)의 제조물을 외장 패키지로 밀봉하는
    전기 이중층 콘덴서의 제조방법.
  19. 제18항에서,
    상기 단계 (J)의 제조물과 외장 패키지 내부 사이의 기압이 대기압보다는 낮고, 상기 단계 (D)에서 형성된 기본셀이 구비하는 폐공간 내부의 기압보다는 높은 전기 이중층 콘덴서가 형성되도록 상기 단계 (K)의 밀봉공정을 대기압 이하의 기압 하에서 행하는 전기 이중층 콘덴서의 제조방법.
KR10-2002-0081638A 2001-12-20 2002-12-20 전기 이중층 콘덴서 및 그 제조방법 KR100524103B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00388310 2001-12-20
JP2001388310A JP2003188050A (ja) 2001-12-20 2001-12-20 電気二重層コンデンサ及びその製造方法

Publications (2)

Publication Number Publication Date
KR20030053043A true KR20030053043A (ko) 2003-06-27
KR100524103B1 KR100524103B1 (ko) 2005-10-26

Family

ID=27596870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0081638A KR100524103B1 (ko) 2001-12-20 2002-12-20 전기 이중층 콘덴서 및 그 제조방법

Country Status (4)

Country Link
US (1) US6741450B2 (ko)
JP (1) JP2003188050A (ko)
KR (1) KR100524103B1 (ko)
TW (1) TWI270094B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827160B1 (ko) * 2005-07-07 2008-05-02 후지쓰 메디아 데바이스 가부시키가이샤 적층형 고체 전해 콘덴서

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3941917B2 (ja) * 2001-10-19 2007-07-11 Ｎｅｃトーキン株式会社 電気二重層コンデンサの製造方法及び電気二重層コンデンサ
JP3971951B2 (ja) * 2002-04-26 2007-09-05 鬼怒川ゴム工業株式会社 導電性を有する弾性体組成物
JP2005191423A (ja) * 2003-12-26 2005-07-14 Tdk Corp キャパシタ用電極
JP4276063B2 (ja) * 2003-12-26 2009-06-10 Ｔｄｋ株式会社 電気化学キャパシタ用電極の製造方法及び電気化学キャパシタの製造方法
US7242573B2 (en) * 2004-10-19 2007-07-10 E. I. Du Pont De Nemours And Company Electroconductive paste composition
US7864508B2 (en) * 2005-03-30 2011-01-04 Zeon Corporation Electrode material for electric double layer capacitor, method for producing the same, electrode for electric double layer capacitor and electric double layer capacitor
JP2007005717A (ja) * 2005-06-27 2007-01-11 Sanyo Electric Co Ltd 電気化学素子
JP4894282B2 (ja) * 2005-08-26 2012-03-14 パナソニック株式会社 電気二重層キャパシタ
US7170739B1 (en) * 2005-09-30 2007-01-30 E.I. Du Pont De Nemours And Company Electrochemical double layer capacitors including improved nanofiber separators
KR100644529B1 (ko) * 2005-10-13 2006-11-10 엘지전자 주식회사 분리막 시트 및 이를 이용한 전기 이중층 캐패시터의제조방법
CN101855685A (zh) * 2007-11-09 2010-10-06 纳幕尔杜邦公司 改进的用于电化学电容器的分隔体
US9330855B2 (en) * 2012-03-18 2016-05-03 Elbit Systems Land And C4I Ltd Aqueous-based electric double-layer capacitor
CN105122405B (zh) * 2013-03-14 2018-05-22 麦斯韦尔技术股份有限公司 用于能量存储设备的电极石墨膜和电极分配环
JP5517320B1 (ja) 2013-05-24 2014-06-11 太陽誘電株式会社 電気化学デバイス用電極、電気化学デバイス及び電気化学デバイス用電極の製造方法
CN109155202B (zh) 2016-05-20 2021-03-09 阿维科斯公司 多电池超级电容器
CN115579248A (zh) 2016-05-20 2023-01-06 京瓷Avx元器件公司 在高温下使用的超级电容器
US11830672B2 (en) 2016-11-23 2023-11-28 KYOCERA AVX Components Corporation Ultracapacitor for use in a solder reflow process

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60175408A (ja) 1984-02-20 1985-09-09 日立マクセル株式会社 電気二重層キヤパシタの製造方法
JPH03203215A (ja) 1989-12-28 1991-09-04 Nec Corp 電気二重層コンデンサ
JP2993343B2 (ja) * 1993-12-28 1999-12-20 日本電気株式会社 分極性電極およびその製造方法
US5953204A (en) * 1994-12-27 1999-09-14 Asahi Glass Company Ltd. Electric double layer capacitor
JP4108136B2 (ja) 1997-03-11 2008-06-25 日本ゼオン株式会社 導電性エラストマーフィルム、その製造方法、および導電性エラストマー組成物
EP0890963A3 (en) * 1997-07-09 1999-11-17 Mitsubishi Chemical Corporation Electric double-layer capacitor
WO1999002585A1 (fr) 1997-07-09 1999-01-21 Nippon Zeon Co., Ltd. Film de resine conductrice, composition de resine conductrice, et procede d'obtention d'un film de resine conductrice
JP3241325B2 (ja) * 1998-07-31 2001-12-25 日本電気株式会社 電気二重層コンデンサ
US6301093B1 (en) * 1999-01-14 2001-10-09 Honda Giken Kogyo Kabushiki Kaisha Electrochemical capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827160B1 (ko) * 2005-07-07 2008-05-02 후지쓰 메디아 데바이스 가부시키가이샤 적층형 고체 전해 콘덴서

Also Published As

Publication number Publication date
JP2003188050A (ja) 2003-07-04
KR100524103B1 (ko) 2005-10-26
TWI270094B (en) 2007-01-01
US20030147201A1 (en) 2003-08-07
US6741450B2 (en) 2004-05-25
TW200301495A (en) 2003-07-01

Similar Documents

Publication Publication Date Title
KR100524103B1 (ko) 전기 이중층 콘덴서 및 그 제조방법
US6426865B2 (en) Electric double layer capacitor
JP3422745B2 (ja) 電気二重層コンデンサ
KR100508321B1 (ko) 전기 이중층 콘덴서의 제조 방법 및 전기 이중층 콘덴서
JP3497448B2 (ja) 電気二重層コンデンサおよび電池
WO1997041611A1 (en) Electrochemical cell having a multi-layered polymer electrolyte
KR100387560B1 (ko) 전기이중층콘덴서 및 그 제조방법
KR20040100991A (ko) 전기 이중층 커패시터 및 전기 이중층 커패시터 적층체
KR20020070392A (ko) 전기이중층 캐패시터 및 그 제조 방법
KR100493604B1 (ko) 전기 이중층 콘덴서 및 그 제조 방법
JP3466117B2 (ja) 電気二重層コンデンサ及びその基本セル並びに基本セルの製造方法
US11804337B2 (en) Method for manufacturing electrochemical device having exposed metal layer outside packaging
KR20130140956A (ko) 세라믹 플랫형 전기이중층 커패시터
US10601045B1 (en) Porous carbon electrode assembly for electrochemical devices
JP2007227425A (ja) 電気二重層コンデンサ
KR200268172Y1 (ko) 전기이중층 캐패시터의 분극성 전극
JP2003059765A (ja) 集電体
JP2003224040A (ja) 電気二重層コンデンサの製造方法
KR200268173Y1 (ko) 전기이중층 캐패시터
JP3003400B2 (ja) 電気二重層コンデンサ
JP2000323366A (ja) 電気二重層コンデンサ
JP2000216066A (ja) 電気二重層コンデンサおよびその製造方法
JPH05101978A (ja) 電気二重層コンデンサ
JP2005109293A (ja) 電気二重層コンデンサ
KR20030050066A (ko) 전기이중층 캐패시터의 분극성 전극 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee