KR20030052654A - 콘택홀 형성방법 - Google Patents
콘택홀 형성방법 Download PDFInfo
- Publication number
- KR20030052654A KR20030052654A KR1020010082677A KR20010082677A KR20030052654A KR 20030052654 A KR20030052654 A KR 20030052654A KR 1020010082677 A KR1020010082677 A KR 1020010082677A KR 20010082677 A KR20010082677 A KR 20010082677A KR 20030052654 A KR20030052654 A KR 20030052654A
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- forming
- layer
- gate
- film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
Abstract
본 발명은 콘택홀과 게이트 및 콘택홀과 필드산화막 간의 미스어라인 (misalign)을 방지할 수 있는 콘택홀 형성방법에 관해 개시한다.
개시된 본 발명의 콘택홀 형성방법은 반도체기판 상에 소자격리막을 형성하는 단계와, 소자격리막을 포함한 기판 상에 도전막을 형성하는 단계와, 도전막을 포토리쏘그라피 공정에 의해 식각하여 게이트를 형성하는 동시에 소자격리막과 대응된 부분에 더미 패턴을 형성하는 단계와, 게이트 및 더미패턴 측면에 각각의 절연 스페이서를 형성하는 단계와, 결과물 상에 절연막을 형성하는 단계와, 절연막을 포토리쏘그라피 공정에 의해 식각하여 콘택홀을 형성하는 단계를 포함한다.
Description
본 발명은 반도체장치의 제조방법에 관한 것으로, 보다 상세하게는 콘택홀과 게이트 및 콘택홀과 필드산화막 간의 미스어라인(misalign)을 방지할 수 있는 콘택홀 형성방법에 관한 것이다.
게이트 라인을 포함한 금속 라인과 필드산화막과 콘택 간의 미스어라인 마진을 확보하기 위해 충분한 공간을 두고 콘택을 형성하였으며, 이를 위해서는 충분한 활성영역의 면적이 필요하게 되었다. 그러나, 작은 면적에 많은 데이타를 저장하기 위해서는 작은 미세 패턴으로 인하여 게이트 라인과 콘택홀, 그리고 필드산화막과의 스페이스 마진이 작아지고 더불어 미스어라인 마진 또한 작아지게 되었다.
도 1은 종래의 제 1실시예에 따른 콘택홀 형성방법을 도시한 공정 단면도이고, 도 2는 종래의 제 1실시예에 따른 문제점을 도시한 공정단면도이다.
종래 기술에 따른 콘택홀 형성방법은, 도 1에 도시된 바와 같이, 먼저 반도체기판(100) 상에 로코스 또는 샬로우 트렌치(shallow trench) 기법에 의해 소자격리막(102)을 형성한다. 이어, 상기 소자격리막(102)을 포함한 기판 상에 게이트 형성용 도전막 및 실리콘 질화막을 차례로 증착한 후, 포토리쏘그라피 공정에 의해 상기 실리콘 질화막 및 도전막을 식각하여 게이트(105) 및 캡산화막(107)을 형성한다. 그 다음, 상기 게이트(105) 및 캡산화막(107) 측면에 절연 스페이서(109)를 형성한다.
이 후, 상기 결과의 기판 상에 층간절연막(110)을 증착한 다음, 포토리쏘그라피 공정에 의해 상기 층간절연막을 식각하여 콘택홀(111)을 형성한다.
그러나, 종래의 제 1실시예에서는 상기 콘택홀(111), 도 2에 도시된 바와 같이, 미스어라인된 경우, 필드산화막(102)이 손상됨으로써, 이 후의 이온주입 공정에서 필드산화막 하부로 리키지가 흐르게 되었다. 이러한 점을 해결하기 위해, 필드 스톱 이온주입 공정을 진행하여 리키지가 흐르는 것을 막을 수 있지만 이런 경우 감광막 마스크를 사용한 이온주입 공정이 추가되므로 자연적으로 제조 공정이 증가되는 문제점이 있었다.
도 3은 종래의 제 2실시예에 따른 콘택홀 형성방법을 도시한 공정단면도이다.
상기 종래의 제 1실시예에 따른 문제점을 개선하기 위해 종래의 제 2실시예에서는, 도 3에 도시된 바와 같이, 절연 스페이서(109)를 포함한 게이트(105)와 소자격리막(102) 상에 실리콘 질화막(130)을 재개시키어 절연막(110)을 형성함으로써, 후속의 콘택홀 식각 공정 시 상기 실리콘 질화막(130)이 콘택홀과 필드산화막 간의 미스어라인을 방지하는 역할을 한다.
그러나, 종래의 제 2실시예에서는 콘택홀 식각 공정 시, 실리콘 질화막(130)과 절연막(120)과의 고선택비 개발의 어려움이 있었다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 제조 공정의 증가없이 콘택홀과 게이트 및 콘택홀과 필드산화막 간의 미스어라인을 방지할 수 있는 콘택홀 형성방법을 제공함에 그 목적이 있다.
도 1는 종래의 제 1실시예에 따른 콘택홀 형성방법을 도시한 공정단면도.
도 2는 종래의 제 1실시예에 따른 문제점을 도시한 공정단면도.
도 3은 종래의 제 2실시예에 따른 콘택홀 형성방법을 도시한 공정단면도.
도 4a 내지 도 4e 및 도 5는 본 발명의 제 1실시예에 따른 콘택홀 형성방법을 도시한 공정단면도.
도면의 주요부분에 대한 부호의 설명
200. 반도체기판 202, 소자격리막
209. 절연 스페이서 210. 절연막
211. 콘택홀
a.게이트 b. 더미 패턴
상기 목적을 달성하기 위한 본 발명의 콘택홀 형성방법은 반도체기판 상에 소자격리막을 형성하는 단계와, 소자격리막을 포함한 기판 상에 도전막을 형성하는 단계와, 도전막을 포토리쏘그라피 공정에 의해 식각하여 게이트를 형성하는 동시에 소자격리막과 대응된 부분에 더미 패턴을 형성하는 단계와, 게이트 및 더미패턴 측면에 각각의 절연 스페이서를 형성하는 단계와, 결과물 상에 절연막을 형성하는 단계와, 절연막을 포토리쏘그라피 공정에 의해 식각하여 콘택홀을 형성하는 단계를 포함한 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 4a 내지 도 4e 및 도 5는 본 발명에 따른 콘택홀 형성방법을 도시한 공정단면도이다.
본 발명에 따른 콘택홀 형성 방법은, 도 4a에 도시된 바와 같이, 먼저, 반도체기판(200) 상에 소자분리막(202)을 형성한다. 이어, 상기 소자분리막(202)을 포함한 기판 상에 다결정 실리콘층(204) 및 제 1실리콘 질화막(206)을 차례로 증착하고 나서, 상기 제 1실리콘 질화막(204) 상에 게이트 형성영역(미도시) 및 더미 패턴 형성영역(미도시)을 덮는 제 1감광막 패턴(220)을 형성한다. 상기 더미 패턴 형성영역은 필드산화막(202)을 덮도록 정의된다.
그 다음, 도 4b에 도시된 바와 같이, 상기 제 1감광막 패턴을 마스크로 하고 상기 제 1실리콘 질화막 및 다결정 실리콘층을 식각하여 각각의 게이트(a) 및 더미 패턴(b)을 형성한다. 이 후, 제 1감광막 패턴을 제거하고 나서 상기 게이트(a) 및 더미 패턴(b)을 포함한 기판 상에 제 2실리콘 질화막(208)을 증착한다.
이어서, 도 4c에 도시된 바와 같이, 에치백(etch back) 또는 화학적-기계적 연마 공정에 의해 상기 제 2실리콘 질화막을 식각하여 게이트(a) 및 더미 패턴(b)의 측면에 각각의 절연 스페이서(209)를 형성한다.
그 다음, 도 4d에 도시된 바와 같이, 상기 결과물 상에 절연막(210)을 증착하고 나서, 상기 절연막 상에 콘택홀 형성영역을 노출시키는 제 2감광막 패턴(222)을 형성한다. 이 후, 도 4e에 도시된 바와 같이, 상기 제 2감광막 패턴(222)을 마스크로 하고 상기 절연막을 식각하여 콘택홀(211)을 형성한다. 그리고 제 2감광막 패턴을 제거한다.
본 발명에서는 게이트 형성과 동시에 필드산화막 위에 더미 패턴을 형성함으로써, 이 후의 콘택홀 형성을 위한 식각 공정 시, 도 4e에 도시된 바와 같이, 콘택홀과 필드산화막 간의 미스어라인이 발생되어도 상기 더미 패턴에 의해 상기 필드산화막이 손상되지 않음을 알 수 있다.
또한, 콘택홀과 게이트 간의 미스어라인 발생되어도, 도 5에 도시된 바와 같이, 절연 스페이서가 미스어라인된 부분을 보호함으로써 상기 게이트가 손상되지 않는다.
이상에서와 같이, 본 발명의 방법에서는 별도의 감광막 마스크를 사용한 이온주입 공정 또는 실리콘 질화막 증착 등의 제조 공정의 증가없이, 게이트 형성과 동시에 필드산화막 위에 더미 패턴을 형성함으로써, 콘택홀과 필드산화막 간의 미스어라인을 방지할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (1)
- 반도체기판 상에 소자격리막을 형성하는 단계와,상기 소자격리막을 포함한 기판 상에 도전막을 형성하는 단계와,포토리쏘그라피 공정에 의해 상기 도전막을 식각하여 게이트를 형성하는 동시에 상기 소자격리막과 대응된 부분에 더미 패턴을 형성하는 단계와,상기 게이트 및 더미패턴 측면에 각각의 절연 스페이서를 형성하는 단계와,상기 결과물 상에 절연막을 형성하는 단계와,포토리쏘그라피 공정에 의해 상기 절연막을 식각하여 콘택홀을 형성하는 단계를 포함한 것을 특징으로 하는 콘택홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010082677A KR20030052654A (ko) | 2001-12-21 | 2001-12-21 | 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010082677A KR20030052654A (ko) | 2001-12-21 | 2001-12-21 | 콘택홀 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030052654A true KR20030052654A (ko) | 2003-06-27 |
Family
ID=29577407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010082677A KR20030052654A (ko) | 2001-12-21 | 2001-12-21 | 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030052654A (ko) |
-
2001
- 2001-12-21 KR KR1020010082677A patent/KR20030052654A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100278273B1 (ko) | 반도체장치의콘택홀형성방법 | |
| JPH03101147A (ja) | 半導体装置の製造方法 | |
| KR20020001247A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR20030052654A (ko) | 콘택홀 형성방법 | |
| US20020033536A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100345067B1 (ko) | 반도체소자의제조방법 | |
| KR100403350B1 (ko) | 반도체소자의 무경계 콘택홀 형성방법 | |
| KR100486120B1 (ko) | Ｍｏｓ 트랜지스터의 형성 방법 | |
| KR20000045437A (ko) | 반도체소자의 자기정렬적인 콘택 형성방법 | |
| KR100762865B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100477786B1 (ko) | 반도체소자의 콘택 형성 방법 | |
| KR20020010795A (ko) | 반도체소자의 제조방법 | |
| KR100198637B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100575616B1 (ko) | 반도체소자의 무경계 콘택홀 형성방법 | |
| KR100223825B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR20020058512A (ko) | 반도체 소자의 제조 방법 | |
| KR0147770B1 (ko) | 반도체 장치 제조방법 | |
| KR19980057073A (ko) | 반도체 장치의 트랜지스터 제조방법 | |
| KR20010054168A (ko) | 반도체소자의 콘택홀 및 그 형성방법 | |
| KR20030001972A (ko) | 반도체 소자의 제조방법 | |
| KR100220236B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR100395911B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100265832B1 (ko) | 반도체장치의자기정렬콘택홀형성방법 | |
| KR20000027374A (ko) | 반도체 소자의 콘택 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |