KR20030046101A - 박막 트랜지스터 - Google Patents

박막 트랜지스터 Download PDF

Info

Publication number
KR20030046101A
KR20030046101A KR1020010076503A KR20010076503A KR20030046101A KR 20030046101 A KR20030046101 A KR 20030046101A KR 1020010076503 A KR1020010076503 A KR 1020010076503A KR 20010076503 A KR20010076503 A KR 20010076503A KR 20030046101 A KR20030046101 A KR 20030046101A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
source
electrode
gate
Prior art date
Application number
KR1020010076503A
Other languages
English (en)
Other versions
KR100767380B1 (ko
Inventor
강명구
김현재
신경주
강숙영
채종철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010076503A priority Critical patent/KR100767380B1/ko
Publication of KR20030046101A publication Critical patent/KR20030046101A/ko
Application granted granted Critical
Publication of KR100767380B1 publication Critical patent/KR100767380B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명의 실시예에 따른 박막 트랜지스터에는 절연 기판의 상부에 채널 영역과 채널 영역을 중심으로 양쪽에 각각 형성되어 있는 소스 및 드레인 영역을 가지며 다결정 규소로 이루어진 반도체층이 형성되어 있으며, 반도체층을 덮는 게이트 절연막의 상부에는 게이트 배선의 일부인 게이트 전극이 형성되어 있다. 이때, 게이트 전극은 반도체층의 그레인의 성장 방향에 대하여 임의의 각, 더욱 바람직하게는 40-50° 또는 130-140° 범위의 각을 가지면서 배치되어 있다. 이렇게 게이트 전극이 그레인의 성장 방향에 대하여 임의의 각으로 배치되어, 게이트 전극 하부의 채널 영역에서 전자가 이동할 때, 전자는 결정립계를 직접 통과하지 않고 우회할 수 있이 통로가 형성되어 박막 트랜지스터의 전류 이동도를 향상시킬 수 있는 동시에 화소에 인가되는 데이터 신호를 제어하는 박막 트랜지스터와 게이트 배선 또는 데이터 배선에 주사 신호 또는 데이터 신호를 출력하는 게이트 또는 데이터 구동부의 박막 트랜지스터의 특성을 균일하게 할 수 있다.

Description

박막 트랜지스터{a thin film transistor}
이 발명은 박막 트랜지스터에 관한 것으로서, 더욱 자세하게는 순차적 고상 결정 공정을 통하여 형성된 다결정 규소의 반도체층을 가지는 박막 트랜지스터에관한 것이다.
일반적으로 액정 표시 장치는 전극이 형성되어 있는 두 기판 및 그 사이에 주입되어 있는 액정 물질을 포함하며, 두 기판은 가장자리에 둘레에 인쇄되어 있으며 액정 물질을 가두는 봉인재로 결합되어 있으며, 두 기판 사이에 산포되어 있는 간격재에 의해 지지되고 있다.
이러한 액정 표시 장치는 두 기판 사이에 주입되어 있는 이방성 유전율을 갖는 액정 물질에 전극을 이용하여 전계를 인가하고, 이 전계의 세기를 조절하여 기판에 투과되는 빛의 양을 조절함으로써 화상을 표시하는 장치이다. 이때, 전극에 전달되는 신호를 제어하기 위해 박막 트랜지스터를 사용한다.
액정 표시 장치에 사용되는 가장 일반적인 박막 트랜지스터는 비정질 규소를 반도체층으로 사용한다.
이러한 비정질 규소 박막 트랜지스터는 대략 0.5 ?? 1 ㎠/Vsec 정도의 이동도(mobility)를 가지고 있는 바, 액정 표시 장치의 스위칭 소자로는 사용이 가능하지만, 이동도가 작아 액정 패널의 상부에 직접 구동 회로를 형성하기는 부적합한 단점이 있다.
따라서 이러한 문제점을 극복하기 위해 전류 이동도가 대략 20 ?? 150 ㎠/Vsec 정도가 되는 다결정 규소를 반도체층으로 사용하는 다결정 규소박막 트랜지스터 액정 표시 장치가 개발되었는바, 다결정 규소 박막 트랜지스터는 비교적 높은 전류 이동도를 갖고 있으므로 구동 회로를 액정 패널에 내장하는 칩 인 글라스(Chip In Glass)를 구현할 수 있다.
다결정 규소의 박막을 형성하는 기술로는, 기판의 상부에 직접 다결정 규소를 고온에서 증착하는 방법, 비정질 규소를 적층하고 600℃ 정도의 고온으로 결정화하는 고상 결정화 방법, 비정질 규소를 적층하고 레이저 등을 이용하여 열처리하는 방법 등이 개발되었다. 그러나 이러한 방법들은 고온 공정이 요구되기 때문에 액정 패널용 유리 기판에 적용하기는 어려움이 있으며, 불균일한 결정립계로 인하여 박막 트랜지스터사이의 전기적인 특성에 대한 균일도를 저하시키는 단점을 가지고 있다.
이러한 문제점을 해결하기 위해서 결정립계의 분포를 인위적으로 조절할 수 있는 순차적 측면 고상 결정(sequential lateral solidification) 공정이 개발되었다. 이는 다결정 규소의 그레인이 레이저가 조사된 액상 영역과 레이저가 조사되지 않은 고상 영역의 경계에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 기술이다. 이때, 레이저빔은 슬릿 모양을 가지는 마스크의 투과 영역이 통과하여 비정질 규소를 완전히 녹여 비정질 규소층에 슬릿 모양의 액상 영역을 형성한다. 이어, 액상의 비정질 규소는 냉각되면서 결정화가 이루어지는데, 결정은 레이저가 조사되지 않은 고상 영역의 경계에서부터 그 경계면에 대하여 수직 방향으로 성장하고 그레인들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 된다. 이러한 순차적 고상 결정은 반복적으로 마스크로 슬릿 패턴을 그레인의 성장 방향으로 이동하면서 진행하면 전 영역을 통하여 진행할 수 있다.
하지만, 이렇게 그레인의 성장 방향으로만 마스크의 슬리 패턴을 이동하면서 순차적 고상 결정 공정을 실시하면, 그레인의 성장 방향으로는 수 ㎛ 정도의 결정입자를 얻을 수 있지만, 그레인의 성장 방향에 대하여 수직 방향으로는 수천 Å 정도의 작은 결정 입자가 형성된다. 이렇게 결정 입자의 크기가 이방성을 가지게 되면, 기판 상부에 형성되는 박막 트랜지스터의 채널 방향에 따라 박막 트랜지스터의 특성을 이방성으로 나타나게 된다. 즉, 그레인의 성장 방향과 이에 수직한 방향에 대한 박막 트랜지스터의 전류 이동도는 큰 차이가 발생하며, 이는 액정 패널의 상부에 박막 트랜지스터를 형성할 때, 박막 트랜지스터를 한 방향으로 배열해야 하는 설계상의 어려움이 발생한다.
본 발명의 목적은 전류 이동도를 균일하게 가지는 다결정 규소를 이용한 박막 트랜지스터를 제공하기 위한 것이다.
도 1은 레이저를 조사하여 비정질 규소를 다결정 규소로 결정화하는 순차적 측면 고상 결정 공정을 개략적으로 도시한 개략도이고,
2는 순차적 측면 고상 결정 공정을 통하여 비정질 규소가 다결정 규소로 결정화되는 과정에서 다결정 규소의 미세 구조를 도시한 도면이고,
도 3은 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 구조를 도시한 단면도이고,
도 4a 내지 도 4e는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이고,
도 5a 및 도 5b는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터에서 다결정 규소의 그레인 성장 방향과 게이트 전극의 배치 구조를 도시한 배치도이다.
위와 같은 과제를 해결하기 위하여 본 발명에서는 그레인 성장 방향에 대하여 임의의 각을 가지도록 게이트 전극이 배치되어 있다.
이때, 게이트 전극은 그레인의 성장 방향에 대하여 40-50° 또는 130-140° 범위의 각을 가지는 것이 바람직하다.
더욱 상세하게, 본 발명에 따른 박막 트랜지스터에는, 기판의 상부에 다결정 규소로 이루어져 있으며 채널 영역과 상기 채널 영역을 중심으로 양쪽에 형성되어 있는 소스 및 드레인 영역을 포함하는 반도체층이 형성되어 있으며, 반도체층을 덮는 게이트 절연막 상부에는 다결정 규소의 그레인 성장 방향에 대하여 수직 및 수평이 아닌 임의의 각을 가지면서 배치되어 있는 게이트 전극이 형성되어 있다. 또한, 소스 및 드레인 영역과 각각 전기적으로 연결되어 있는 소스 및 드레인 전극이 형성되어 있다.
이러한 본 발명에 따른 박막 트랜지스터는 드레인 전극과 연결되는 화소 전극을 더 포함할 수 있으며, 화소 전극은 투명한 도전 물질 또는 반사율을 가지는 도전 물질로 이루어진 것이 바람직하다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 다결정 규소를 이용한 박막 트랜지스터에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 레이저를 조사하여 비정질 규소를 다결정 규소로 결정화하는 순차적 측면 고상 결정 공정을 개략적으로 도시한 개략도이고, 2는 순차적 측면 고상 결정 공정을 통하여 비정질 규소가 다결정 규소로 결정화되는 과정에서 다결정 규소의 미세 구조를 도시한 도면이다.
도 1에서 보는 바와 같이, 순차적 측면 고상 결정 공정은 슬릿 패턴으로 형성되어 있는 투과 영역(310)을 가지는 마스크(300)를 이용하여 레이저빔을 조사하여 절연 기판의 상부에 형성되어 있는 비정질 규소층(200)을 국부적으로 완전히 녹여 투과 영역(310)에 대응하는 비정질 규소층(200)에 액상 영역(210)을 형성한다. 이때, 다결정 규소의 그레인은 레이저가 조사된 액상 영역(210)과 레이저가 조사되지 않은 고상 영역(220)의 경계에서 그 경계면에 대하여 수직 방향으로 성장한다. 그레인들의 성장은 액상 영역의 중앙에서 서로 만나면 멈추게 되며, 마스크의 슬릿 패턴을 그레인의 성장 방향으로 이동하면서 레이저빔을 조사하면 그레인의 측면 성장은 계속 진행하여 원하는 정도의 다양한 입자 크기를 결정할 수 있다. 도 2는 슬릿 패턴이 수평 방향으로 형성되어 있는 마스크를 이용하여 순차적 측면 고상 결정 공정을 진행하였을 경우 다결정 규소의 그레인 구조를 나타낸 것으로 그레인은 슬릿 패턴에 에 대하여 수직하게 성장되어 수직 방향으로 성장하였음을 알 수 있다. 하지만, 이렇게 그레인의 성장 방향으로만 마스크의 슬릿 패턴을 이동하면서 순차적 고상 결정 공정을 실시하면, 그레인의 성장 방향으로는 수 ㎛ 정도의 결정 입자를 얻을 수 있지만, 그레인의 성장 방향에 대하여 수직 방향으로는 수천 Å 정도의 작은 결정 입자가 형성된다. 이때, 박막 트랜지스터의 반도체층을 지나는 게이트 배선이 그레인 성장 방향에 대하여 수직이면, 박막 트랜지스터의 반도체층에 형성되는 채널 방향은 그레인의 성장 방향과 평행하게 되어 박막 트랜지스터의 전류 이동도가 100 cm2/Vsec 정도로 높게 나타나지만, 게이트 배선이 그레인의 성장 방향과 평행하면, 박막 트랜지스터의 채널 방향이 그레인의 성장 방향에 대하여 수직이 되어 박막 트랜지스터의 전류 이동도는 50 cm2/Vsec 이하로 낮게 나타나게 된다. 이렇게 박막 트랜지스터의 전류 이동도는 반도체층과 중첩하는 게이트 배선의 방향에 따라 편차가 크게 발생하며, 이로 인하여 액정 패널의 상부에 형성된 박막 트랜지스터는 그 위치에 따라 특성이 매우 불균일하게 나타난다. 이러한 문제점을 해결하기 위하여 본 발명에서는 게이트 배선을 그레인 성장 방향에 대해서 수평 또는 수직이 아닌 임의의 각을 가지도록 배치한다.
그러면 첨부한 도면을 참조하여 본 발명의 실시예에 따른 박막 트랜지스터의구조에 대하여 상세하게 설명하기 한다.
도 3은 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 구조를 도시한 단면도이고, 도 4a 내지 도 5b는 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터의 제조 방법을 그 공정 순서에 따라 도시한 단면도이다.
도 3에서 보는 바와 같이, 절연 기판(10)의 상부에는 채널 영역(21)과 채널 영역(21)을 중심으로 양쪽에 각각 형성되어 있는 소스 및 드레인 영역(22, 23)을 가지며 다결정 규소로 이루어진 반도체층(20)이 형성되어 있다. 이때, 도 5a에서 보는 바와 같이, 다결정 규소층(20)의 결정립계, 즉 그레인의 성장 방향은 수직 방향으로 형성되어 있다. 여기서, 소스 및 드레인 영역(22, 23)은 n형 또는 p형의 불순물이 도핑되어 있으며 실리사이드층을 포함할 수 있다. 기판(10)의 상부에는 반도체층(20)을 덮는 산화 규소(SiO2)나 질화 규소(SiNx)로 이루어진 게이트 절연막 (30)이 형성되어 있으며, 채널 영역(21) 상부의 게이트 절연막(30) 상부에는 게이트 배선의 일부인 게이트 전극(40)이 형성되어 있다. 이때, 도 5b에서 보는 바와 같이 게이트 전극(40)은 그레인의 성장 방향에 대하여 임의의 각, 더욱 바람직하게는 40-50° 또는 130-140° 범위의 각을 가지면서 배치되어 있다. 이렇게 게이트 전극(40)이 그레인의 성장 방향에 대하여 임의의 각으로 배치되어 게이트 전극(40) 하부의 채널 영역(21)에서 전자가 이동할 때, 전자는 결정립계를 직접 통과하지 않고 우회할 수 있는 통로가 형성되어 박막 트랜지스터의 전류 이동도가 증가한다. 실험예에서 박막 트랜지스터의 전류 이동도는 게이트 전극(40)을 그레인 성장 방향에 대하여 수직하게 형성한 경우와 유사하게 80 cm2/Vsec 정도로 높게 나타났다. 따라서, 그레인의 성장 방향에 대하여 게이트 전극(40)의 각도를 조절하여 박막 트랜지스터를 배치함으로써 박막 트랜지스터의 특성을 향상시킬 수 있는 동시에 화소에 인가되는 데이터 신호를 제어하는 박막 트랜지스터와 게이트 배선 또는 데이터 배선에 주사 신호 또는 데이터 신호를 출력하는 게이트 또는 데이터 구동부의 박막 트랜지스터의 특성을 균일하게 할 수 있다. 여기서, 게이트 배선은 게이트 전극(40)에 주사 신호를 전달하는 게이트선 또는 외부로부터 주사 신호를 전달받아 게이트선에 전달하는 게이트 패드를 포함할 수 있다. 게이트 절연막(30)의 상부에는 게이트 전극(40)을 덮는 층간 절연막(50)이 형성되어 있으며 게이트 절연막(30)과 층간 절연막(50)은 반도체층(20)의 소스 및 드레인 영역(22, 23)을 드러내는 접촉구(52, 53)를 가지고 있다. 층간 절연막(50)의 상부에는 접촉구(52)를 통하여 소스 영역(22)과 연결되어 있는 소스 전극(62)과 게이트 전극(40)을 중심으로 소스 전극(62)과 마주하며 접촉구(53)를 통하여 드레인 영역(23)과 연결되어 있는 드레인 전극(63)이 형성되어 있다. 여기서, 소스 및 드레인 전극(62, 63)은 데이터 배선의 일부이며, 데이터 배선은 소스 전극(62)과 연결되어 있으며 데이터 신호를 전달하는 데이터선 및 외부로부터 데이터 신호를 전달받아 데이터선으로 전달하는 데이터 패드를 포함할 수 있다. 층간 절연막(50) 상부에는 보호 절연막(70)이 형성되어 있으며, 보호 절연막(70)에는 드레인 전극(63)을 드러내는 접촉구(73)가 형성되어 있으며, 보호 절연막(70)의 상부에는 ITO(indium tin oxide) 또는 IZO(indiumzinc oxide) 또는 반사율을 가지는 도전 물질로 이루어진 화소 전극(80)이 형성되어 접촉구(73)를 통해 드레인 전극(63)과 연결되어 있다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에서는, 우선 도 4a에서 보는 바와 같이 기판(10)의 상부에 비정질 규소를 저압 화학 기상 증착 또는 플라스마 화학 기상 증착 또는 스퍼터링 방법으로 적층하고 패터닝하여 비정질 규소 박막(25)을 형성한다.
이어, 도 4b에서 보는 바와 같이, 수평 방향의 슬릿 패턴을 가지는 다결정 규소용 마스크를 이용하여 비정질 규소 박막(25)에 레이저빔을 조사하여 액상 영역을 형성한 다음 그레인을 성장시키는 순차적 측면 고상 결정 공정을 진행하여 다결정 규소의 반도체층(20)을 형성한다. 이때, 도 5a에서 보는 바와 같이 그레인은 수직 방향으로 성장한다.
이어, 도 4c에서 보는 바와 같이, 산화 규소(SiN2)나 질화 규소를 증착하여 게이트 절연막(30)을 형성한다. 이어, 게이트 배선용 전도성 물질을 증착한 후 패터닝하여 도 5b에서 보는 바와 같이 그레인의 성장 방향에 대하여 임의의 각을 가지도록 게이트 전극(40)을 형성한다.
이어, 도 4c에서 보는 바와 같이, 게이트 전극(40)을 마스크로 하여 반도체층(20)에 n형 또는 p형의 불순물을 이온 주입하고 활성화하여 소스 및 드레인 영역(22, 23)을 형성한다. 이때, 소스 및 드레인 영역(22, 23)의 사이는 채널 영역(21)으로 정의된다.
이어, 도 4d에서 보는 바와 같이, 게이트 절연막(30)의 상부에 게이트 전극(40)을 덮는 층간 절연막(50)을 형성한 다음, 게이트 절연막(30)과 함께 패터닝하여 반도체층(20)의 소스 및 드레인 영역(22, 23)을 드러내는 접촉구(52, 53)를 형성한다.
이어, 도 4e에서 보는 바와 같이, 절연 기판(10)의 상부에 데이터 배선용 금속을 증착하고 패터닝하여, 접촉구(52, 53)를 통하여 소스 및 드레인 영역(22, 23)과 각각 연결되는 소스 및 드레인 전극(62, 63)을 형성한다.
이어, 도 3에서 보는 바와 같이, 그 상부에 보호 절연막(70)을 도포한 후, 패터닝하여 드레인 전극(63)을 드러내는 접촉구(73)를 형성한다. 이어, ITO 또는 IZO와 같은 투명 도전 물질 또는 우수한 반사도를 가지는 도전 물질을 적층하고 패터닝하여 화소 전극(80)을 형성한다.
이처럼, 본 발명에서는 게이트 전극을 그레인의 상장 방향에 대하여 임의의 각을 가지도록 배치함으로써 다결정 규소 박막 트랜지스터의 전류 이동도를 높게 확보하는 동시에 기판 전체적으로 박막 트랜지스터의 전류 이동도를 균일하게 할 수 있다.

Claims (4)

  1. 다결정 규소로 이루어져 있으며, 채널 영역과 상기 채널 영역을 중심으로 양쪽에 형성되어 있는 소스 및 드레인 영역을 포함하는 반도체층,
    상기 반도체층을 덮는 게이트 절연막,
    상기 채널 영역의 상기 게이트 절연막 상부에 형성되어 있으며, 상기 다결정 규소의 그레인 성장 방향에 대하여 수직 및 수평이 아닌 임의의 각을 가지면서 배치되어 있는 게이트 전극,
    상기 소스 및 드레인 영역과 각각 전기적으로 연결되어 있는 소스 및 드레인 전극
    을 포함하는 표시 장치용 박막 트랜지스터.
  2. 제1항에서,
    상기 게이트 전극은 상기 그레인의 성장 방향에 대하여 40-50° 또는 130-140° 범위의 각으로 배치되어 있는 박막 트랜지스터.
  3. 제1항에서,
    상기 드레인 전극과 연결되는 화소 전극을 더 포함하는 박막 트랜지스터.
  4. 제3항에서,
    상기 화소 전극은 투명한 도전 물질 또는 반사율을 가지는 도전 물질로 이루어진 박막 트랜지스터.
KR1020010076503A 2001-12-05 2001-12-05 박막 트랜지스터 KR100767380B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010076503A KR100767380B1 (ko) 2001-12-05 2001-12-05 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010076503A KR100767380B1 (ko) 2001-12-05 2001-12-05 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20030046101A true KR20030046101A (ko) 2003-06-12
KR100767380B1 KR100767380B1 (ko) 2007-10-17

Family

ID=29573110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010076503A KR100767380B1 (ko) 2001-12-05 2001-12-05 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR100767380B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7297980B2 (en) 2003-06-05 2007-11-20 Samsung Sdi Co., Ltd. Flat panel display device with polycrystalline silicon thin film transistor
KR101157915B1 (ko) * 2005-07-01 2012-06-22 삼성전자주식회사 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100495812B1 (ko) * 1998-01-21 2005-09-30 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 및 레이저 빔을 이용한 제조방법
KR100885013B1 (ko) * 2002-01-03 2009-02-20 삼성전자주식회사 박막 트랜지스터 및 액정 표시 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7297980B2 (en) 2003-06-05 2007-11-20 Samsung Sdi Co., Ltd. Flat panel display device with polycrystalline silicon thin film transistor
US8049220B2 (en) 2003-06-05 2011-11-01 Samsung Mobile Display Co., Ltd. Flat panel display device with polycrystalline silicon thin film transistor
KR101157915B1 (ko) * 2005-07-01 2012-06-22 삼성전자주식회사 폴리실리콘 박막트랜지스터 및 이의 제조방법 및 이를사용한 폴리실리콘 박막트랜지스터기판

Also Published As

Publication number Publication date
KR100767380B1 (ko) 2007-10-17

Similar Documents

Publication Publication Date Title
KR100796758B1 (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
KR100816344B1 (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
JP2000101088A (ja) 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
KR100878240B1 (ko) 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법
KR20110053041A (ko) 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
KR100831227B1 (ko) 다결정 규소를 이용한 박막 트랜지스터의 제조 방법
JP2005513785A5 (ko)
KR100916656B1 (ko) 레이저 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법
KR100767380B1 (ko) 박막 트랜지스터
KR20030059593A (ko) 박막 트랜지스터 및 액정 표시 장치
US20050037550A1 (en) Thin film transistor using polysilicon and a method for manufacturing the same
KR100796755B1 (ko) 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법
KR100878243B1 (ko) 다결정 규소 박막 트랜지스터의 제조 방법
KR20080009794A (ko) 평판 표시 장치 및 이의 제조 방법
KR20030031398A (ko) 다결정 규소를 이용한 박막 트랜지스터 및 그의 제조 방법
KR101348759B1 (ko) 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법
KR100266216B1 (ko) 박막트랜지스터구조및그제조방법
KR20050052764A (ko) 결정화용 레이저 조사 장치 및 이를 이용한 다결정 규소박막 트랜지스터의 제조 방법
KR20060029365A (ko) 다결정용 마스크, 이를 이용한 박막 트랜지스터 표시판 및그의 제조 방법
KR20050083303A (ko) 다결정 규소 박막 트랜지스터 및 그의 제조 방법
KR20050062156A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20050037867A (ko) 레이저빔 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110916

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee