KR20030043345A - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR20030043345A
KR20030043345A KR1020010074479A KR20010074479A KR20030043345A KR 20030043345 A KR20030043345 A KR 20030043345A KR 1020010074479 A KR1020010074479 A KR 1020010074479A KR 20010074479 A KR20010074479 A KR 20010074479A KR 20030043345 A KR20030043345 A KR 20030043345A
Authority
KR
South Korea
Prior art keywords
address
period
electrode
switch
address electrode
Prior art date
Application number
KR1020010074479A
Other languages
English (en)
Other versions
KR100475157B1 (ko
Inventor
강봉구
강성호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0074479A priority Critical patent/KR100475157B1/ko
Publication of KR20030043345A publication Critical patent/KR20030043345A/ko
Application granted granted Critical
Publication of KR100475157B1 publication Critical patent/KR100475157B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 에너지 회수 효율을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널은 서스테인 기간에 서스테인 펄스를 공급받는 제 1 및 제 2전극과, 제 1 및 제 2전극과 교차되는 방향으로 형성되어 서스테인 기간에 플로팅 상태를 유지하는 어드레스전극을 구비한다.

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}
본 발명은 플라즈마 디스플레이 패널에 관한 것으로 특히, 에너지 회수 효율을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display : LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel : PDP) 및 일렉트로 루미네센스(Electro-Luminescence : EL) 표시장치 등이 있다.
이중 PDP는 기체방전을 이용한 표시소자로서 대형패널의 제작이 용이하다는 장점이 있다. PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 3전극 교류 면방전형 PDP가 대표적이다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 제 1전극(12Y) 및 제 2전극(12Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.
제 1전극(12Y)과 제 2전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전층(14)과 보호막(16)이 적층된다. 상부 유전층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전층(22) 및 격벽(24)이 형성되며, 하부 유전층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 제 1전극(12Y) 및 제 2전극(12Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하판과 격벽 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
이러한 3전극 교류 면방전형 PDP는 다수개의 서브필드로 분리되어 구동되고, 각 서브필드기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 서브필드(SF1 내지 SF8)는 다시 리셋 기간, 어드레스 기간, 서스테인 기간 및 소거기간으로 분할되어 구동된다.
여기서, 리셋기간은 방전셀에 균일한 벽전하를 형성하는 기간이고, 어드레스기간은 비디오데이터의 논리값에 따라 선택적인 어드레스방전이 발생하게 하는 기간이며, 서스테인 기간은 상기 어드레스방전이 발생된 방전셀에서 방전이 유지되게 하는 기간이다. 소거기간은 서스테인 기간에 발생된 서스테인 방전을 소거하는 기간이다.
이와 같이 구동되는 교류 면방전 PDP의 어드레스 방전 및 서스테인 방전에는 수백 볼트 이상의 고압이 필요하게 된다. 따라서, 어드레스 방전 및 서스테인 방전에 필요한 구동전력을 최소화하기 위하여 에너지 회수장치가 이용된다. 에너지 회수장치는 제 1전극(12Y) 및 제 2전극(12Z) 사이의 전압을 회수하여 다음 방전시의 구동전압으로 회수된 전압을 이용한다.
도 2는 서스테인 방전 전압을 휘수하기 위하여 제 1전극에 형성된 에너지 회수장치를 나타내는 도면이다.
도 2를 참조하면, 종래의 에너지 회수장치는 패널 커패시터(Cp)와 소스 커패시터(Cs) 사이에 접속된 인덕터(L)와, 소스 커패시터(Cs)와 인덕터(L) 사이에 병렬로 접속된 제 1 및 제 3 스위치(S1,S3)와, 패널 커패시터(Cp)와 인덕터(L) 사이에 병렬로 접속된 제 2 및 제 4 스위치(S2,S4)로 구성된다.
패널 커패시터(Cp)는 제 1전극(Y)과 제 2전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 제 2 스위치(S2)는 기준 전압원(Vs)에 접속되고, 제 4 스위치(S4)는 기저전압원(GND)에 접속된다. 소스 커패시터(Cs)는 서스테인 방전시 패널 커패시터(Cp)에 충전되는 전압을 회수하여 충전함과 아울러 충전된 전압을 패널 커패시터(Cp)에 재공급한다.
소스 커패시터(Cs)는 기준 전압원(Vs)의 절반값에 해당하는 Vs/2의 전압을충전할 수 있는 용량값을 갖는다. 인덕터(L)는 패널 커패시터(Cp)와 함께 공진회로를 형성한다. 제 1 내지 제 4 스위치(S1내지S4)는 전류의 흐름을 제어한다. 제 2전극(Z)에 형성되는 에너지 회수장치는 패널 커패시터(Cp)를 중심으로 제 1전극(Y)에 형성되는 에너지 회수장치와 대칭적으로 형성된다. 한편, 제 1및 제 2스위치(S1,S2)와 인덕터(L)의 사이에는 각각 설치된 제 1 및 제 2 다이오드(D1,D2)는 전류가 역방향으로 흐르는 것을 방지한다.
도 3은 도 2에 도시된 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.
T1 기간 이전에 패널 커패시터(Cp)에는 0 볼트의 전압이 충전됨과 아울러 소스 커패시터(Cs)에는 Vs/2의 전압이 충전되어 있다고 가정하여 동작과정을 상세히 설명하기로 한다.
T1 기간에는 제 1 스위치(S1)가 턴-온(Turn-on)되어 소스 커패시터(Cs)로부터 제 1 스위치(S1), 인덕터(L) 및 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다. 전류패스가 형성되면 소스 커패시터(Cs)에 충전된 Vs/2의 전압은 패널 커패시터(Cp)로 공급된다. 이때, 인턱터(L)와 패널 커패시터(Cp)가 직렬 공진회로를 형성하기 때문에 패널 커패시터(Cp)에는 소스 커패시터(Cs) 전압의 두배인 Vs 전압이 충전된다.
T2 기간에는 제 2스위치(S2)가 턴-온된다. 제 2스위치(S2)가 턴-온되면 기준 전압원(Vs)의 전압이 제 1전극(Y)에 공급된다. 제 1전극(Y)에 공급되는 기준 전압원(Vs)의 전압은 패널 커패시터(Cp)의 전압이 기준 전압원(Vs) 이하로 떨어지는 것을 방지하여 서스테인 방전이 정상적으로 일어나도록 한다. 한편, 패널 커패시터(Cp)의 전압은 T1기간에 Vs까지 상승하였기 때문에 서스테인 방전을 일으키기 위해 외부에서 공급해 주는 구동전력이 최소화된다.
T3 기간에는 제 1 스위치(S1)가 턴-오프(Turn-off)된다. 이때, 제 1전극(Y)은 T3의 기간동안 기준 전압원(Vs)의 전압을 유지한다. T4 기간에는 제 2 스위치(S2)가 턴-오프됨과 아울러 제 3 스위치(S3)가 턴-온된다. 제 3 스위치(S3)가 턴-온되면 패널 커패시터(Cp)로부터 인덕터(L) 및 제 3 스위치(S3)를 통해 소스 커패시터(Cs)로 이어지는 전류 패스가 형성되어 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 회수된다. 이때, 소스 커패시터(Cs)에는 Vs/2의 전압이 충전된다.
T5 기간에는 제 3스위치(S3)가 턴-오프됨과 아울러 제 4스위치(S4)가 턴-온된다. 제 4스위치(S4)가 턴-온되면 패널 커패시터(Cp)와 기저전압원(GND)간의 전류패스가 형성되어 패널 커패시터(Cp)의 전압이 0볼트로 하강한다. T6 기간에는 T5 상태를 일정 시간동안 유지한다. 실제로, 제 1전극(Y) 및 제 2전극(Z)에 공급되는 교류 구동펄스는 T1 내지 T6 기간이 주기적으로 반복되면서 얻어지게 된다.
도 4는 종래의 플라즈마 디스플레이 패널의 방전셀을 등가적으로 나타내는 회로도이다.
도 4를 참조하면, 종래의 PDP에는 제 1 및 제 2전극(Y,Z)간에 패널 커패시터(Cp)가 형성되고, 제 1전극(Y) 및 제 2전극(Z)과 어드레스전극(X)간에 데이터 커패시터(Cd)가 형성된다. 따라서, 에너지 회수장치로부터 공급되는 전압은패널 커패시터(Cp) 뿐만 아니라 데이터 커패시터(Cd)에도 충전된다.
실제로, 서스테인 기간에 도 5와 같은 데이터 구동부의 제 2스위치(S2)는 턴-온 상태를 유지한다. 다시 말하여, 서스테인 기간에 어드레스전극(X)에는 기저전위(GND)가 공급된다. 따라서, 데이터 커패시터(Cd)에 충전된 전압은 기저전압원(GND)으로 공급되어 방전되게 된다. 또한, 데이터 커패시터(Cd)로 충전되는 전압은 데이터 구동부에 형성된 내부저항(R)에 의하여 소모된다
한편, 에너지 회수장치로부터 공급된 전압중 대략 71.4%가 패널 커패시터(Cp)로 공급되고, 28.6%가 데이터 커패시터(Cd)로 공급된다. 이때, 데이터 커패시터(Cd)로 공급된 전압은 에너지 회수장치로 회수되지 못하고, 이에 따라 에너지 회수효율이 저하되게 된다.
따라서, 본 발명의 목적은 에너지 회수 효율을 향상시킬 수 있도록 한 플라즈마 디스플레이 패널을 제공하는데 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널을 나타내는 사시도.
도 2는 도 1에 도시된 제 1전극에 설치되는 에너지 회수장치를 나타내는 회로도.
도 3은 도 2에 도시된 에너지 회수장치의 스위칭 동작과정을 나타내는 타이밍도.
도 4는 서스테인 기간에 도 1에 도시된 방전셀을 등가적으로 나타내는 등가 회로도.
도 5는 종래의 데이터 구동부를 나타내는 도면.
도 6은 본 발명의 실시예에 의해 서스테인 기간에 방전셀을 등가적으로 나타내는 등가 회로도.
도 7은 본 발명의 실시예에 의한 데이터 구동부를 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판12Y : 제 1전극
12Z : 제 2전극14,22 : 유전체층
16 : 보호막18 : 하부기판
20X : 어드레스전극24 : 격벽
26 : 형광체층
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널은 서스테인 기간에 서스테인 펄스를 공급받는 제 1 및 제 2전극과, 제 1 및 제 2전극과 교차되는 방향으로 형성되어 서스테인 기간에 플로팅 상태를 유지하는 어드레스전극을 구비한다.
상기 어드레스기간에 어드레스전극에 데이터펄스를 공급함과 아울러 서스테인 기간에 어드레스전극을 플로팅시키기 위한 어드레스 구동부를 구비한다.
상기 어드레스 구동부는, 하나의 어드레스전극과 데이터전압원 사이마다 설치되는 제 1 및 제 2스위치와, 하나의 어드레스전극과 기저전압원 사이마다 설치되는 제 3스위치와, 제 1 내지 제 3스위치 각각에 병렬로 설치되는 내부 다이오드를 구비한다.
상기 내부 다이오드는, 제 1스위치와 병렬로 설치됨과 아울러 애노드가 어드레스전극에 접속되고 캐소드가 제 2스위치에 접속되는 제 1다이오드와, 제 2스위치와 병렬로 설치됨과 아울러 애노드가 데이터전압원에 접속되고 캐소드가 제 1스위치에 접속되는 제 2다이오드와, 제 3스위치와 병렬로 설치됨과 아울러 애노드가 기저전압원에 접속되고 캐소드가 어드레스전극에 접속되는 제 3다이오드를 구비한다.
상기 제 1 내지 제 3스위치는 서스테인 기간에 턴-오프 상태를 유지한다.
본 발명의 플라즈마 디스플레이 패널은 서스테인 기간에 서스테인 펄스를 공급받는 제 1 및 제 2전극과, 제 1 및 제 2전극과 교차되는 방향으로 형성되어 서스테인 기간에 서스테인 펄스의 절반의 전압값이 인가되는 어드레스전극을 구비한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 6 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 6은 서스테인 기간에 본 발명의 실시예에 의한 플라즈마 디스플레이 패널의 방전셀을 등가적으로 나타내는 도면이다.
도 6을 참조하면, 서스테인 기간에 본 발명의 PDP의 어드레스전극(X)은 플로팅 상태를 유지한다. 이와 같이 어드레스전극(X)이 플로팅 상태를 유지하면 에너지 회수장치로부터 공급된 전압 중 일부의 전압만이 데이터 커패시터(Cd)로 공급된다. 이를 수학식 1을 이용하여 상세히 설명하기로 한다.
(여기서 Vs는 서스테인 전압원의 전압을 나타내고, Vd는 어드레스전극에 공급되는 전압을 나타낸다.)
수학식 1에서 종래와 같이 어드레스전극(X)이 기저전위와 접속되면 즉, Vd=0일때 커패시터들에 충전된 총 에너지는 1/2(Cp+Cd/2)Vs2로 설정된다. 하지만, 어드레스전극(X)이 플로팅상태를 유지하면 즉, 어드레스전극(X)에 Vs/2 전압이 유도되면(Vd=Vs/2) 셀 내부에 충전된 총 에너지는 1/2(Cp+Cd/4)Vs2로 설정된다. 다시 말하여, 어드레스전극(X)이 플로팅 상태를 유지할 때 CdVs2/4에너지가 낭비되지 않는다.
따라서, 본 발명에서는 어드레스전극(X)을 플로팅 상태로 유지시키므로써 에너지 회수효율을 향상시키게 된다. 또한, 어드레스전극(X)이 플로팅 상태를 유지하므로써 데이터 구동회로에 형성된 내부저항(R) 성분에 의하여 전압이 소모되는것을 방지할 수 있다.
한편, 어드레스전극(X)을 플로팅 시키는 방법으로 도 5에 도시된 데이터 구동부의 제 2스위치(S2)를 서스테인 기간동안 턴-오프 시키는 방법이 예측될 수 있다. 하지만, 제 2스위치(S2)가 턴-오프되더라도 제 1스위치(S1)의 내부에 형성되어 있는 내부 다이오드(D1)를 통해 어드레스전극(X)과 데이터전압(Vd)이 접속된다.
이와 같이 어드레스전극(X)과 데이터전압(Vd)이 접속되면, 어드레스전극(X)에 유도되는 전압이 데이터전압(Vd)보다 높은 레벨을 가질 때 어드레스전극(X)에 유도된 전압이 데이터전압(Vd) 쪽으로 공급되어 전압이 낭비되게 된다. 이와 같은 현상을 방지하기 위하여 본 발명의 데이터 구동부에는 도 7과 같이 제 3스위치(S3)가 추가로 설치된다.
도 7을 참조하면, 본 발명의 데이터 구동부는 어드레스전극(X) 데이터전압원(Vd) 사이에 설치되는 제 1 및 제 3스위치(S1,S3)와, 어드레스전극(X)과 기저전압원(GND) 사이에 설치되는 제 2스위치(S2)를 구비한다. 또한, 제 1 및 제 3스위치(S1,S2,S3) 각각에는 다이오드(D1,D2,D3)가 병렬로 설치된다.
제 1스위치(S1)에 병렬로 설치된 제 1다이오드(D1)의 캐소드는 제 3스위치(S3)와 접속되고 애노드는 어드레스전극(X)에 접속된다. 제 2스위치(S2)에 병렬로 설치된 제 2다이오드(D2)의 애노드는 기저전압원(GND)에 접속되고 캐소드는 어드레스전극(X)에 접속된다. 제 3스위치(S3)에 병렬로 설치된 제 3다이오드(D3)의 애노드는 데이터전압원(Vd)에 접속되고 캐소드는 제 1스위치(S1)에 접속된다.
어드레스기간에 제 1 및 제 2스위치(S1,S2)는 턴-온 및 턴-오프를 반복하면서 어드레스전극(X)에 데이터펄스를 공급한다. 이때, 제 3스위치(S3)는 턴-온 상태를 유지한다. 이후, 서스테인 기간에 제 1 내지 제 3스위치(S1,S2,S3)는 턴-오프 된다. 이때, 제 1다이오드(D1)의 캐소드와 제 3다이오드(D3)의 애노드가 접속되기 때문에 어드레스전극(X)은 데이터전압원과 단락된다.
마찬가지로, 제 2다이오드(D1)의 캐소드가 어드레스전극(X)과 접속되므로 어드레스전극(X)은 기저전압원과 단락된다. 따라서, 어드레스전극(X)은 완전한 플로팅 상태를 유지한다. 따라서, 본 발명의 실시예에 의한 플라즈마 디스플레이 패널에 의하면 어드레스전극(X)을 플로팅 상태로 유지시킴으로써 에너지 회수율을 향상시킬 수 있다. 한편, 본 발명에서는 어드레스전극(X)에 인위적으로 Vs/2을 인가시킬 수도 있다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널에 의하면 서스테인 기간에 어드레스전극(X)을 플로팅 상태로 유지시킴으로써 에너지 회수율을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (6)

  1. 리셋기간, 어드레스기간 및 서스테인기간으로 나뉘어 구동되는 플라즈마 디스플레이 패널에 있어서,
    상기 서스테인 기간에 서스테인 펄스를 공급받는 제 1 및 제 2전극과,
    상기 제 1 및 제 2전극과 교차되는 방향으로 형성되어 상기 서스테인 기간에 플로팅 상태를 유지하는 어드레스전극을 구비하는 플라즈마 디스플레이 패널.
  2. 제 1항에 있어서,
    상기 어드레스기간에 상기 어드레스전극에 데이터펄스를 공급함과 아울러 상기 서스테인 기간에 상기 어드레스전극을 플로팅시키기 위한 어드레스 구동부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  3. 제 2항에 있어서,
    상기 어드레스 구동부는,
    상기 하나의 어드레스전극과 데이터전압원 사이마다 설치되는 제 1 및 제 2스위치와,
    상기 하나의 어드레스전극과 기저전압원 사이마다 설치되는 제 3스위치와,
    상기 제 1 내지 제 3스위치 각각에 병렬로 설치되는 내부 다이오드를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  4. 제 3항에 있어서,
    상기 내부 다이오드는,
    상기 제 1스위치와 병렬로 설치됨과 아울러 애노드가 상기 어드레스전극에 접속되고 캐소드가 상기 제 2스위치에 접속되는 제 1다이오드와,
    상기 제 2스위치와 병렬로 설치됨과 아울러 애노드가 상기 데이터전압원에 접속되고 캐소드가 상기 제 1스위치에 접속되는 제 2다이오드와,
    상기 제 3스위치와 병렬로 설치됨과 아울러 애노드가 상기 기저전압원에 접속되고 캐소드가 상기 어드레스전극에 접속되는 제 3다이오드를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  5. 제 3항에 있어서,
    상기 제 1 내지 제 3스위치는 상기 서스테인 기간에 턴-오프 상태를 유지하는 것을 특징으로 하는 플라즈마 디스플레이 패널.
  6. 리셋기간, 어드레스기간 및 서스테인기간으로 나뉘어 구동되는 플라즈마 디스플레이 패널에 있어서,
    상기 서스테인 기간에 서스테인 펄스를 공급받는 제 1 및 제 2전극과,
    상기 제 1 및 제 2전극과 교차되는 방향으로 형성되어 상기 서스테인 기간에 상기 서스테인 펄스의 절반의 전압값이 인가되는 어드레스전극을 구비하는 플라즈마 디스플레이 패널.
KR10-2001-0074479A 2001-11-28 2001-11-28 플라즈마 디스플레이 패널 KR100475157B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0074479A KR100475157B1 (ko) 2001-11-28 2001-11-28 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0074479A KR100475157B1 (ko) 2001-11-28 2001-11-28 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20030043345A true KR20030043345A (ko) 2003-06-02
KR100475157B1 KR100475157B1 (ko) 2005-03-08

Family

ID=29571758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0074479A KR100475157B1 (ko) 2001-11-28 2001-11-28 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100475157B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100547977B1 (ko) * 2002-09-18 2006-02-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
WO2016085847A1 (en) * 2014-11-26 2016-06-02 Nistica, Inc. Launch optics with optical path compensation for a wavelength selective switch

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2776298B2 (ja) * 1995-05-26 1998-07-16 日本電気株式会社 容量性負荷の駆動回路及び駆動方法
JPH11338417A (ja) * 1998-05-22 1999-12-10 Mitsubishi Electric Corp プラズマディスプレイ表示装置
KR100555774B1 (ko) * 1998-11-28 2006-05-16 오리온전기 주식회사 고효율 고휘도 교류 플라즈마 디스플레이장치의 구동방법과 그장치
JP2000242223A (ja) * 1999-02-23 2000-09-08 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法及びそれを用いたディスプレイ装置
JP2001005422A (ja) * 1999-06-25 2001-01-12 Mitsubishi Electric Corp プラズマディスプレイ装置駆動方法およびプラズマディスプレイ装置
KR100397429B1 (ko) * 2001-03-05 2003-09-17 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그 구동방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100547977B1 (ko) * 2002-09-18 2006-02-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
WO2016085847A1 (en) * 2014-11-26 2016-06-02 Nistica, Inc. Launch optics with optical path compensation for a wavelength selective switch

Also Published As

Publication number Publication date
KR100475157B1 (ko) 2005-03-08

Similar Documents

Publication Publication Date Title
KR100538324B1 (ko) 플라즈마 디스플레이 패널의 전극 구동회로
US7692608B2 (en) Energy recovery circuit and energy recovering method using the same
KR100426190B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100499374B1 (ko) 에너지 회수장치 및 방법과 이를 이용한 플라즈마디스플레이 패널의 구동방법
KR100588019B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR100489274B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100503606B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100508243B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100475157B1 (ko) 플라즈마 디스플레이 패널
KR100480153B1 (ko) 에너지 회수능력을 갖는 서스테인 구동장치 및 방법
KR100505982B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100472357B1 (ko) 플라즈마 디스플레이 패널
KR100640054B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100539006B1 (ko) 에너지 회수장치 및 방법
KR100508244B1 (ko) 에너지 회수장치
KR100649724B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치
KR100488451B1 (ko) 에너지 회수장치 및 이를 이용한 에너지 회수방법
KR100452690B1 (ko) 플라즈마 디스플레이 패널
KR100641734B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100649725B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR100508247B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법
KR20040092618A (ko) 에너지 회수장치 및 방법
KR100625461B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR20060056164A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR20040090079A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 회수방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee