KR20030025619A

KR20030025619A - 이중화 보드의 리셋장치

Info

Publication number: KR20030025619A
Application number: KR1020010058750A
Authority: KR
Inventors: 정윤희
Original assignee: 엘지전자 주식회사
Priority date: 2001-09-21
Filing date: 2001-09-21
Publication date: 2003-03-29

Abstract

본 발명은 이중화 보드의 리셋장치에 관한 것으로, 종래 이중화 보드의 리셋장치는 리셋 버튼의 눌림에 의해 발생한 인터럽트 신호가 마이크로 프로세서에 직접인가되어, 액티브 보드와 대기 보드사이에 데이터가 전송될 충분한 시간의 지연없이 이중화 보드의 절체동작이 이루어짐으로써, 데이터가 손실되는 등 불완전한 절체동작을 하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 사용자가 임의로 이중화 보드의 액티브 보드와 대기 보드의 기능 절체를 위해 사용하는 리셋 버튼과; 상기 리셋 버튼의 상태에 따라 출력되는 리셋신호와 내부클럭신호를 인가받아 리셋 인터럽트신호를 출력한 후, 소정시간 후에 하드리셋신호를 출력하는 리셋 지연부와; 상기 리셋 지연부로 부터 인가되는 리셋 인터럽트에 의해 액티브 보드의 데이터를 대기 보드로 전송시키고, 상기 리셋 지연부의 하드리셋신호에 의해 액티브 보드와 대기 보드의 기능을 절체시키는 마이크로 프로세서로 구성되어 리셋버튼의 눌림이 발생한 후, 소정 시간 후에 액티브 보드와 대기 보드의 기능을 절체 함으로써, 액티브 보드의 데이터를 대기 보드로 전송할 충분한 시간적인 여유를 두어 데이터의 손실을 방지하고, 그 절체동작의 안정성을 확보하여 신뢰성을 향상시키는 효과가 있다.

Description

이중화 보드의 리셋장치{RESET APPARATUS FOR DUAL BOARD}

본 발명은 이중화 보드의 리셋장치에 관한 것으로, 특히 리셋 버튼의 눌림이 발생한 경우 이중화 보드의 액티브 프로세서의 처리정보를 대기 프로세서에 안정적으로 전송하여 안정적인 이중화 절체가 가능하도록 하는 이중화 보드의 리셋장치에 관한 것이다.

일반적으로 교환기와 같은 전자기기에서는 중요한 기능보드의 경우 대부분 이중화구조로 구성하여 사용중인 보드에 이상이 발생한 경우 대기 모드로 설정되어 있는 보드를 액티브 상태로 절체하여 해당기능을 계속해서 제공할 수 있도록 하고 있다. 이와 같은 이중화 보드를 사용하는 시스템에서는 현재 사용중인 보드를 액티브(active) 보드, 사용하지 않고 있는 보드를 대기(standby) 보드로 통칭한다.

상기의 액티브 보드와 대기 보드는 그 역할을 절체시 액티브 보드에서 대기 보드측으로 현재 처리가 진행중인 데이터가 전송된다.

상기 이중화 보드를 사용하는 중에 리셋 버튼을 누르면, 그 리셋 버튼의 눌림에 의해 액티브 보드와 대기 보드의 기능이 절체되며, 이와 같은 종래 이중화 보드의 리셋장치를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도1은 종래 이중화 보드 리셋장치의 구성도로서, 이에 도시한 바와 같이 리셋 버튼(RESET)의 눌림에 의해 발생되는 전기적인 신호의 변화가 직접 마이크로 프로세서(1)에 입력되도록 구성된다.

이와 같은 구성에서 상기 리셋 버튼(RESET)이 눌려지면 고전위의 신호가 마이크로 프로세서(1)에 인가되고, 마이크로 프로세서(1)는 소정시간 후에 액티브 보드와 대기 보드의 기능을 절체하게 된다.

그러나, 상기와 같이 직접 리셋 버튼(RESET)의 눌림에 의해 마이크로 프로세서(1)가 인터럽트의 발생을 인식하고, 상기 액티브 보드와 대기 보드를 절체 시키는 경우, 원래의 액티브 보드에서 처리되던 데이터가 원래의 대기 보드에 완전히 전송되는 시간을 감안하기 않아서 데이터의 손실등 불완전한 보드의 절체동작이 이루어진다.

상기한 바와 같이 종래 이중화 보드의 리셋 장치는 리셋 버튼의 눌림에 의해 발생한 인터럽트 신호가 마이크로 프로세서에 직접인가되어, 액티브 보드와 대기 보드사이에 데이터가 전송될 충분한 시간의 지연없이 이중화 보드의 절체동작이 이루어짐으로써, 데이터가 손실되는 등 불완전한 절체동작을 하는 문제점이 있었다.

이와 같은 문제점을 감안한 본 발명은 이중화 보드의 절체 동작시 액티브 보드로 부터 대기 보드로 데이터가 완전히 전송될 수 있는 충분한 시간을 확보할 수 있는 이중화 보드의 리셋 장치를 제공함에 그 목적이 있다.

도1은 종래 이중화 보드 리셋장치의 구성도.

도2는 본 발명 이중화 보드 리셋장치의 구성도.

도3은 도2에 있어서, 리셋 지연부의 상세 구성도.

도4는 도2의 동작순서도.

*도면의 주요 부분에 대한 부호의 설명*

1:마이크로 프로세서3:리셋 지연부

3:클럭분주부4:카운터

상기와 같은 목적은 사용자가 임의로 이중화 보드의 액티브 보드와 대기 보드의 기능 절체를 위해 사용하는 리셋 버튼과; 상기 리셋 버튼의 상태에 따라 출력되는 리셋신호와 내부클럭신호를 인가받아 리셋 인터럽트신호를 출력한 후, 소정시간 후에 하드리셋신호를 출력하는 리셋 지연부와; 상기 리셋 지연부로 부터 인가되는 리셋 인터럽트에 의해 액티브 보드의 데이터를 대기 보드로 전송시키고, 상기 리셋 지연부의 하드리셋신호에 의해 액티브 보드와 대기 보드의 기능을 절체시키는 마이크로 프로세서로 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도2는 본 발명 이중화 보드 리셋 장치의 구성도로서, 이에 도시한 바와 같이 사용자가 임의로 이중화 보드의 액티브 보드와 대기 보드의 기능 절체를 위해 사용하는 리셋 버튼(RESET)과; 상기 리셋 버튼(RESET)의 상태에 따라 출력되는 리셋신호와 내부클럭신호(CLK)를 인가받아 리셋 인터럽트(RESET INTERRUPT)신호를 출력한 후, 소정시간 후에 하드리셋신호(HRESET)를 출력하는 리셋 지연부(2)와; 상기 리셋 지연부(2)로 부터 인가되는 리셋 인터럽트(RESET INTERRUPT)에 의해 액티브 보드의 데이터를 대기 보드로 전송시키고, 상기 리셋 지연부(2)의 하드리셋신호(HRESET)에 의해 액티브 보드와 대기 보드의 기능을 절체시키는 마이크로 프로세서(1)로 구성된다.

또한, 도3은 상기 리셋 지연부(2)의 상세 구성도로서, 이에 도시한 바와 같이 이중화보드의 내부 클럭신호를 인가받아 보다 저속의 클럭신호로 분주하는 클럭분주부(3)와; 상기 클럭분주부(3)의 출력클럭신호를 인가받고, 리셋 버튼(RESET)으로 부터 리셋신호가 인가되면, 상기 리셋 인터럽트(RESET INTERRUPT)를 상기 마이크로 프로세서(1)로 전송함과 아울러 상기 클럭분주부(3)의 출력클럭신호를 카운팅하여 소정시간이 경과하면 하드리셋(HRESET) 신호를 출력하는 카운터(4)로 구성된다.

이하, 상기와 같은 본 발명 이중화 보드의 리셋장치를 좀 더 상세히 설명한다.

먼저, 사용자가 현재 사용중인 이중화보드의 액티브 드와 사용하지 않는 대기 보드의 기능 절체를 위해서 리셋버튼(RESET)을 누르면, 그 리셋버튼(RESET)의 눌림에 의해 고전위의 신호가 상기 리셋 지연부(2)에 인가된다.

그 다음, 상기 리셋 지연부(2)는 이중화보드 내의 클럭신호를 분주하는 클럭분주부(3)의 클럭신호에 관계 없이 상기 리셋버튼(RESET)의 눌림에 의해 리셋신호가 카운터(4)에 인가되면 지연시간 없이 리셋 인터럽트(RESET INTERRUPT) 신호를 상기 마이크로 프로세서(1)로 전송한다.

이와 같이 마이크로 프로세서(1)에 리셋 인터럽트(RESET INTERRUPT)가 인가되면, 마이크로 프로세서(1)는 이중화 보드의 기능 절체가 이루어질 것으로 판단하여 현재 사용중인 액티브 보드의 데이터를 대기 보드로 전송하도록 제어한다.

상기 마이크로 프로세서(1)의 제어에 의해 액티브 보드에서 실행중이거나 저장되어 있는 정보 및 데이터는 대기 보드로 전송된다.

그리고, 상기 리셋 지연부(2)의 클럭분주부(3)는 이중화 보드의 내부클럭을 분주하여 출력클럭신호를 출력한다.

이때 이중화 보드의 내부클럭신호를 분주하는 이유는 그 내부클럭신호의 주파수가 빠르기 때문이며, 그 주파수의 속도를 지연시키기 위해 내부 클럭신호를 분주시킨다.

그 다음, 상기 클럭분주부(3)의 출력 클럭을 인가받은 카운터(4)는 상기 리셋 인터럽트(RESET INTERRUPT) 신호를 출력한 후, 인가되는 분주된 클럭을 카운팅한다.

이때 카운터(4)는 설정된 수 만큼의 클럭이 입력되면 출력신호를 출력하는 형태의 것이며, 이때의 출력신호는 하드리셋(HRESET) 신호로 상기 마이크로 프로세서(1)에 인가된다.

상기 마이크로 프로세서(1)는 하드리셋(HRESET) 신호가 인가되면, 액티브 보드와 대기 보드의 기능 절체를 실행한다.

이처럼, 본 발명은 리셋버튼(RESET)의 눌림이 발생하면, 그 눌림의 발생하였다는 정보만을 마이크로 프로세서(1)에 인식시키고, 소정시간 후에 리셋을 실행하라는 하드리셋(HRESET)를 상기 마이크로 프로세서(1)에 인가함으로써, 이중화 보드의 절체시 액티브 보드의 데이터를 대기 보드에 안정적으로 전송할 수 있게 된다.

도4는 본 발명 이중화 보드의 리셋장치의 동작순서도로서, 이에 도시한 바와 같이 리셋버튼(RESET)의 눌림이 발생하는 단계와; 상기 리셋버튼의 눌림에 의해 리셋 인터럽트(RESET INTERRUPT) 신호를 발생시킴과 아울러 클럭을 카운팅하여 리셋 지연을 적용하는 단계와; 상기 리셋 인터럽트(RESET INTERRUPT) 신호에 의해 곧 리셋이 이루어질 것으로 판단하여 액티브 보드의 데이터를 대기 보드로 전송하는 단계와; 상기 클럭을 설정한 수 만큼 카운팅한 후, 그 카운팅이 완료되면 실제 리셋을 실행하는 하드리셋신호(HRESET)를 출력하는 단계와; 상기 하드리셋신호(HRESET)에 의해 액티브 보드와 대기 보드의 기능 절체를 실행하는 단계로 이루어진다.

이와 같은 과정을 통해 액티브 보드의 데이터 손실을 방지할 수 있으며, 보다 안정적인 기능 절체 동작을 수행할 수 있게 된다.

상기한 바와 같이 본 발명 이중화 보드의 리셋장치는 리셋버튼의 눌림이 발생한 후, 소정 시간 후에 액티브 보드와 대기 보드의 기능을 절체 함으로써, 액티브 보드의 데이터를 대기 보드로 전송할 충분한 시간적인 여유를 두어 데이터의 손실을 방지하고, 그 절체동작의 안정성을 확보하여 신뢰성을 향상시키는 효과가 있다.

Claims

사용자가 임의로 이중화 보드의 액티브 보드와 대기 보드의 기능 절체를 위해 사용하는 리셋 버튼과; 상기 리셋 버튼의 상태에 따라 출력되는 리셋신호와 내부클럭신호를 인가받아 리셋 인터럽트신호를 출력한 후, 소정시간 후에 하드리셋신호를 출력하는 리셋 지연부와; 상기 리셋 지연부로 부터 인가되는 리셋 인터럽트에 의해 액티브 보드의 데이터를 대기 보드로 전송시키고, 상기 리셋 지연부의 하드리셋신호에 의해 액티브 보드와 대기 보드의 기능을 절체시키는 마이크로 프로세서로 구성하여 된 것을 특징으로 하는 이중화 보드의 리셋장치.
제 1항에 있어서, 상기 리셋 지연부는 이중화 보드의 내부 클럭신호를 인가받아 보다 저속의 클럭신호로 분주하는 클럭분주부와; 상기 클럭분주부의 출력클럭신호를 인가받고, 리셋 버튼으로 부터 리셋신호가 인가되면, 리셋 인터럽트를 발생시킴과 아울러 상기 클럭분주부의 출력클럭신호를 설정된 수 만큼 카운팅하고, 카운팅이 완료되면 하드리셋 신호를 출력하는 카운터로 구성하여 된 것을 특징으로 하는 이중화 보드의 리셋장치.