KR20030024664A - 박막 처리 방법 및 박막 처리 장치 - Google Patents

박막 처리 방법 및 박막 처리 장치 Download PDF

Info

Publication number
KR20030024664A
KR20030024664A KR1020027015050A KR20027015050A KR20030024664A KR 20030024664 A KR20030024664 A KR 20030024664A KR 1020027015050 A KR1020027015050 A KR 1020027015050A KR 20027015050 A KR20027015050 A KR 20027015050A KR 20030024664 A KR20030024664 A KR 20030024664A
Authority
KR
South Korea
Prior art keywords
thin film
irradiation
pulse
light
substrate
Prior art date
Application number
KR1020027015050A
Other languages
English (en)
Inventor
다나베히로시
다네다아끼히꼬
Original Assignee
닛본 덴기 가부시끼가이샤
스미도모쥬기가이고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛본 덴기 가부시끼가이샤, 스미도모쥬기가이고교 가부시키가이샤 filed Critical 닛본 덴기 가부시끼가이샤
Publication of KR20030024664A publication Critical patent/KR20030024664A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

박막에 광빔을 조사함으로써 박막을 처리하는 박막 처리 방법이다. 광빔의 일조사 단위가 제1 및 제2 광펄스의 박막으로의 조사로 구성되고, 일조사 단위의 조사를 반복하여 행함으로써 박막을 처리하는 것으로, 제1 및 제2 광펄스는 서로 다른 펄스 파형을 갖는다. 바람직하게는, 광빔의 일조사 단위가 제1 광펄스의 박막으로의 조사와, 제1 광펄스의 박막으로의 조사 개시와 실질적으로 동시에 개시되는 제2 광펄스의 박막으로의 조사로 구성된다. 이 경우, 제1 및 제2 광펄스는 (상기 제1 광펄스의 펄스 폭) < (상기 제2 광펄스의 펄스 폭) 및 (상기 제1 광펄스의 조사 강도) ≥ (상기 제2 광펄스의 조사 강도)를 만족시킨다. 트랩 단위 밀도가 작은 실리콘 박막을 광조사에 의해 형성할 수 있다.

Description

박막 처리 방법 및 박막 처리 장치 {THIN FILM PROCESSING METHOD AND THIN FILM PROCESSING APPARATUS}
유리 기판 상에 박막 트랜지스터(TFT)를 형성하는 대표적인 기술로서, 수소화 아몰퍼스 실리콘 TFT 기술 및 다결정 실리콘 TFT 기술을 들 수 있다. 전자는 제작 프로세스 최고 온도 300 ℃ 정도이며, 이동도 1 ㎠/Vsec 정도의 캐리어 이동도를 실현하고 있다. 이 기술은, 액티브 매트리스형(AM) 액정 모니터(LCD)에 있어서의 각 화소의 스위칭 트랜지스터로서 이용되고, 화면 주변에 배치된 드라이버 집적 회로(IC, 단결정 실리콘 기판 상에 형성된 LSI)에 의해 구동된다. 각 화소마다 스위칭 소자 TFT가 부착되어 있으므로, 주변 드라이버 회로로부터 액정 구동용 전기 신호를 이송하는 패시브 매트리스형 LCD에 비해, 크로스 토크 등이 저감되어 양호한 화상 품질을 얻을 수 있다는 특징을 갖는다. 한편 후자는, 예를 들어 석영 기판을 이용하여 1000 ℃ 정도의 LSI와 유사한 고온 프로세스를 이용함으로써 캐리어 이동도 3O 내지 100 ㎠/Vsec의 성능을 얻을 수 있다. 이러한 높은 캐리어 이동도의 실현은, 예를 들어 액정 디스플레이에 응용한 경우, 각 화소를 구동하는 화소 TFT와 동시에, 주변 구동 회로부까지도 동일 유리 기판 상에 동시에 형성할 수 있다는 제조 프로세스 비용의 저감 및 소형화에 관한 이점이 있다. 소형화 및 고해상도화에 의해 AM-LCD 기판과 주변 드라이버 집적 회로의 접속 피치가 협소화하고, 터브 접속이나 와이어 본딩법으로는 대처할 수 없기 때문이다. 그런데, 다결정 실리콘 TFT 기술에 있어서, 상술한 바와 같은 고온 프로세스를 이용하는 경우, 전자의 프로세스를 이용할 수 있는 저렴한 저연화점 유리를 이용할 수 없다. 그래서 다결정 실리콘 TFT 프로세스의 온도 저감이 필요하게 되어, 레이저 결정화 기술을 응용한 다결정 실리콘막의 저온 형성 기술이 연구 및 개발되어 있다.
일반적으로, 이들의 레이저 결정화는 도15에 도시한 바와 같은 구성의 펄스 레이저 조사 장치에 의해 실현된다. 펄스 레이저 광원(1101)으로부터 공급되는 레이저광은 미러(1102, 1103, 1105) 및 공간적인 강도의 균일화를 행하기 위해 설치되는 빔 호모지나이저(1104) 등의 광학 소자군에 의해 규정되는 광로(1106)를 거쳐서, 피조사체인 유리 기판(1108) 상의 실리콘 박막(1107)에 도달한다. 일반적으로 유리 기판(1108)에 비해 1 조사 범위가 작기 때문에, xy 스테이지(1109) 상의 유리 기판(1108)을 이동시킴으로써 기판 상의 임의의 위치로의 레이저 조사가 행해지고 있다. xy 스테이지(1109) 대신에, 상술한 광학 소자군을 이동시키는 것이나, 광학소자군과 스테이지를 조합하는 방법도 가능하다. 레이저 조사가 진공 챔버 내에서 진공 중 혹은 고순도 가스 분위기 하에서 행해지는 경우도 있다. 또한, 필요에 따라서 실리콘 박막이 달린 유리 기판들이 카세트(1110)와 기판 반송 기구(1111)를 갖고, 기계적으로 카세트와 스테이지 사이의 기판의 취출 수납을 행할 수도 있다.
또한, 단파장 펄스 레이저광을 조사하여 비정질 기판 상의 비정질 실리콘 박막을 결정화하고, 박막 트랜지스터에 응용하는 기술이 일본 특허 공고 평7-118443호 공보에 개시되어 있다. 본 수법에 따르면 기판 전체를 고온으로 하는 일 없이 비정질 실리콘의 결정화가 가능하므로, 액정 디스플레이 등의 대면적 또한 유리 등의 저렴한 기판 상으로의 반도체 소자 및 반도체 집적 회로를 제작할 수 있다는 이점이 있다. 그런데 상기 공보에 있어서도 서술되어 있는 바와 같이, 단파장 레이저에 의한 비정질 실리콘 박막의 결정화에는 50-50O mJ/㎠ 정도의 조사 강도가 필요하다. 한편, 현재 일반적으로 입수할 수 있는 펄스 레이저 장치의 발광 출력은 최대 1J/pulse 정도이며, 단순 환산에 의해서도 한 번에 조사할 수 있는 면적은 2-20 ㎠ 정도에 지나지 않는다. 따라서, 예를 들어 기판 사이즈 47 × 37 ㎝ 기판 전체면을 레이저 결정화하기 위해서는, 적어도 87-870 부위에 레이저 조사가 필요해진다. 1 m 각이라는 것 처럼, 기판 사이즈가 확대되면, 마찬가지로 조사 부위수가 증가된다. 일반적으로, 이들의 레이저 결정화는 상술한 바와 같이 도15에 도시한 바와 같은 구성의 펄스 레이저 조사 장치에 의해 실현된다.
상기 방법에서 대면적 기판 상에 박막 반도체 소자군을 균일하게 형성하기 위해서는, 일본 특허 공개 평5-211167호 공보(일본 특허 출원 평3-315863호)에 개시되어 있는 소자군을 레이저의 빔 사이즈보다도 작게 분할하고, 스텝 앤드리 피트에 의해 수펄스 조사 + 조사 영역의 이동 + 수펄스 조사 + 조사 영역의 이동 + …을 반복하는 방법이 유효한 것이 알려져 있다. 도16의 (2)에 도시한 바와 같이, 레이저의 발진과 스테이지(즉 기판 혹은 빔)의 이동이 교대로 행해지는 방법이다. 그런데, 본 수법에 의해서도 현재 입수할 수 있는 발진 강도 균일성 ±5 내지 10 ％(연속 발진시) 정도의 펄스 레이저 장치를 이용하고, 예를 들어 1 펄스/장소 내지 20 펄스/장소 정도의 조사를 반복하는 경우, 발진 강도 변동이 ±5 내지 10 ％를 넘어, 결과적으로 얻게 되는 다결정 실리콘 박막 및 다결정 실리콘 박막 트랜지스터 특성이 충분한 균일성을 갖지 않는다는 문제가 있었다. 특히 스파이킹이라 불리어지는, 레이저 발진 초기의 방전 불안정에 기인한, 강광 혹은 약광의 발생이 불균일화의 문제가 되고 있다. 이 보정을 행하기 위해, 적산 강도 결과에 의해 다음 발진시의 인가 전압을 제어하는 방법에서는, 스파이킹 발생은 억제할 수 있는 데 반해 오히려 약광을 발진해 버린다는 문제가 있었다. 즉, 도17에 도시한 바와 같이 조사 시간과 비발진 시간이 교대로 연속하는 경우, 각 조사 시간에 발진되는 제1 펄스 강도가, 가장 불안정하며 변동이 일어나기 쉽고, 또한 조사 부위에 의해 조사 강도 이력이 다르기 때문에, 기판면 내에서의 트랜지스터 소자 및 박막 집적 회로의 충분한 균일성을 얻을 수 없다는 문제가 있었다. 이러한 스파이킹의 회피 방법으로서는, 도16의 (1)에 도시한 바와 같이 레이저 발진을 소자 형성 영역으로의 조사 개시 이전으로부터 개시함으로써 회피하는 방법이 알려져 있지만, 도16의 (2)에 도시한 바와 같은 레이저의 발진과 스테이지의 이동이 단속적으로 반복하는경우에는 응용할 수 없다는 문제가 있었다.
또한 이들의 문제를 회피하기 위해, 일본 특허 공개 평5-90191호 공보에서는 펄스 레이저 광원을 연속 발진시키는 동시에 스테이지의 이동 기간에는 광차폐 장치를 이용하여 기판으로의 조사를 막는 방법이 제안되어 있다. 즉, 도16의 (3)에 도시한 바와 같이 레이저를 어떤 주파수로 연속 발진시키고, 원하는 조사 위치로의 스테이지의 이동과 광로의 차폐를 동기시킴으로써, 강도가 안정된 레이저광을 원하는 조사 위치로 조사를 가능하게 했다. 그런데, 본 방법에 따르면 레이저 빔의 안정된 기판으로의 조사가 가능하게 되지만, 다결정 실리콘 박막 형성에 기여하는 일 없이 불필요한 레이저 발진이 늘어나, 고가인 레이저 광원이나 여기 가스의 수명에 대한 다결정 실리콘 박막의 생산성 및 레이저 발진에 필요로 하는 전력 등에 대한 다결정 실리콘 박막의 생산 효율이 저하되기 때문에, 생산 비용의 상승을 초래한다는 문제가 있었다. 또한, 레이저가 노광되는 기판도, 조사 강도 변동에 의해 원하는 값에 비해 과도한 강광이 조사되면, 기판의 손상이 생긴다. LCD 등의 이메이징 장치에서는 기판을 투과하는 빛이, 기판 상의 손상을 받은 영역에 있어서 산란 등을 일으켜 화상 품질의 저하가 생기게 된다는 문제가 있었다.
그런데 상기와 같은 레이저 조사를 행할 때에, 복수의 펄스를 일정 지연 시간을 갖게 하여 조사하는 방법이 공지 자료 : Ryoichi Ishihara et al. "Effects of light pulse duration on excimer laser crystallization characteristics of silicon thin films". Japanese journal of applied physics, vo1. 34, No. 4A.(1995)pp1759에 개시되어 있다. 상기 공지 자료에 따르면, 레이저 재결정화 프로세스에 있어서의 용융 실리콘의 결정화 고화 속도는 1 m/sec 이상이며, 양호한 결정 성장을 얻기 위해서는, 고화 속도의 저감이 필요하다. 고화가 완료된 직후에 제2 레이저 펄스를 조사함으로써 제2 조사에 의해서 보다 고화 속도가 작은 재결정화 과정을 얻을 수 있게 되는 것이다. 그런데, 도18에 도시한 바와 같은 실리콘의 온도 변화(시간 이력 곡선)에 따르면, 레이저 에너지(예를 들어 도19에 도시한 강도 펄스)의 조사와 함께 실리콘의 온도가 상승되고, 출발 재료가 a-Si인 경우, a-Si의 융점을 거친 후 다시 온도가 상승되고, 에너지의 공급이 온도 상승에 필요한 값을 하회하면, 냉각이 시작된다. 결정 Si의 응고점에 있어서, 응고 시간을 지나서 고화가 종료된 후, 분위기 온도까지 냉각된다. 여기서, 실리콘의 고화가 실리콘-기판 계면을 기점으로 막 두께 방향으로 진행한다고 하면, 상기 고화 속도의 균형치는 이하와 같은 식으로 나타내어진다.
고화 속도의 균형치 = 실리콘의 막 두께/응고 시간
즉, 실리콘의 막 두께가 일정하면, 고화 속도를 작게 하기 위해서는 응고 시간의 장시간화가 유효하다. 따라서, 열균형학적으로 이상적인 상태를 유지한 프로세스이면, 이상적인 투입하는 에너지 즉 레이저 조사 에너지를 크게 함으로써, 응고 시간의 확대가 가능하다. 그런데 상기 공지 문서에 있어서도 지적되어 있는 바와 같이, 조사 에너지의 증대는 막의 비정질화 및 미결정화를 야기시킨다는 문제가 있었다. 현실적인 용융 및 재결정화 공정에 있어서는 도18과 같은 이상적인 온도 변화를 나타내지 않고, 가열시에는 온도의 과상승 및 냉각시에는 과냉각 과정을 지나서 안정 상태에 도달한다. 특히 냉각시의 냉각 속도가 크게 과도한 과냉각을 지나는 경우, 응고점 근방에서의 결정화가 생기는 일 없이, 급속 냉각 고화에 의해 아몰퍼스(비정질) 고체가 형성되기 때문이다. 박막에 있어서는 상기 공지 문헌 중에서도 서술되어 있는 바와 같이, 조건에 의해 아몰퍼스가 아닌, 미결정체를 형성하는 경우도 있다. 미결정체는 다결정 박막 혹은 단결정 박막에 비해 그 입경이 극단적으로 작기 때문에, 입계 포텐셜이 큰 결정 입계가 다수 존재하고, 예를 들어 박막 트래지스터로의 응용에서는 온 전류의 저하, 혹은 오프 리크 전류의 증대를 초래한다는 문제를 갖는다.
본 발명의 목적은, 상기 서술해 온 문제를 극복하기 위해, 트랩 준위 밀도가 작은 실리콘 박막을 광조사에 의해 형성하는 기술을 제공하는 동시에, 대면적 기판 상에 재현성 좋게 그 기술을 응용하기 위한 기술/장치를 제공하는 데 있다.
본 발명의 다른 하나의 목적은 그들의 양질인 실리콘막을 이용한, 즉 우수한 특성을 갖는 전계 효과형 트랜지스터를 제조하는 장치를 제공하는 데 있다.
본 발명은, 결정성 실리콘 박막 트랜지스터에 이용하는 실리콘 박막 및 전계 효과형 트랜지스터에 응용하기 위한 양질인 반도체-절연막 계면을 형성하는 장치에 관한 것이다. 또한 본 발명은, 펄스 레이저광을 이용한 반도체 박막의 제조 장치에 관한 것이다. 또한 본 발명은 상기 반도체 박막 혹은 전계 효과형 박막 트랜지스터에 의해 구성되는 디스플레이 및 센서 등의 구동 소자 또는 구동 회로를 제조하기 위한 장치에 관한 것이다.
도1은 본 발명의 실시 형태를 설명하기 위한 광펄스 파형도이다.
도2는 본 발명의 장치의 실시 형태(전체)를 설명하기 위한 도면이다.
도3은 본 발명의 장치의 실시 형태(얼라인먼트 방법)를 설명하기 위한 도면이다.
도4는 본 발명의 장치의 실시 형태(마스크 투영법)를 설명하기 위한 도면이다.
도5는 본 발명의 장치의 실시 형태(제어예)를 설명하기 위한 타이밍 차트이다.
도6은 본 발명의 장치, 반송실, 플라즈마 CVD실의 측면 단면도이다.
도7은 본 발명의 장치, 반송실, 플라즈마 CVD실 등 복합 장치의 평면도이다.
도8은 본 발명의 TFT 제조 프로세스를 설명하기 위한 단면도이다.
도9는 본 발명의 얼라인먼트 마크를 이용한 TFT 제조 프로세스를 설명하기 위한 단면도이다.
도10은 본 발명의 얼라인먼트 마크 형성을 포함하는 TFT 제조 프로세스를 설명하기 위한 단면도이다.
도11은 조사 강도와 냉각 속도, 비정질화가 생기는 냉각 속도를 도시한 도면이다.
도12는 실리콘 박막 온도 변화의 계산 결과예를 도시한 도면이다.
도13은 현미경으로 관측한 각 조사 강도에 대한 실리콘 박막의 결정 형태를 도시한 도면이다.
도14는 제2 펄스 투입 후의 최대 냉각 속도와 응고점 근방의 냉각 속도를 도시한 도면이다.
도15는 종래의 엑시머 레이저 어닐 장치의 개념도이다.
도16은 종래의 레이저 운전 방법을 설명하기 위한 타이밍 차트이다.
도17은 레이저 펄스 강도의 펄스간 분포의 예를 도시한 도면이다.
도18은 실리콘막 온도 변화의 예를 도시한 도면이다.
도19는 레이저 펄스 파형의 일예를 도시한 도면이다.
(1) 본 발명에 따르면, 박막에 광빔을 조사함으로써 상기 박막을 처리하는 박막 처리 방법에 있어서,
상기 광빔의 일조사 단위가, 제1 및 제2 광펄스의 상기 박막으로의 조사로 구성되고, 상기 일조사 단위의 조사를 반복 행함으로써 상기 박막을 처리하는 것이며,
상기 제1 및 상기 제2 광펄스는 서로 다른 펄스 파형을 갖는 것을 특징으로 하는 박막 처리 방법을 얻을 수 있다.
(2) 본 발명에 따르면, 상기 (1)에 기재된 박막 처리 방법에 있어서,
상기 광빔의 일조사 단위가 상기 제1 광펄스의 상기 박막으로의 조사와, 상기 제1 광펄스의 상기 박막으로의 조사 개시와 실질적으로 동시에 개시되는, 상기 제2 광펄스의 상기 박막으로의 조사로 구성되어 있는 것을 특징으로 하는 박막 처리 방법을 얻을 수 있다.
(3) 본 발명에 따르면, 상기 (2)에 기재된 박막 처리 방법에 있어서,
상기 제1 및 상기 제2 광펄스는,
(상기 제1 광펄스의 펄스 폭) < (상기 제2 광펄스의 펄스 폭) 및
(상기 제1 광펄스의 조사 강도) ≥ (상기 제2 광펄스의 조사 강도)를 충족시키는 것을 특징으로 하는 박막 처리 방법을 얻을 수 있다.
(4) 본 발명에 따르면, 상기 (1)에 기재된 박막 처리 방법에 있어서,
상기 광빔의 일조사 단위가 상기 제1 광펄스의 상기 박막으로의 조사와, 상기 제1 광펄스의 상기 박막으로의 조사의 개시로부터 시간적으로 지연을 갖게 하여 개시되는, 상기 제2 광펄스의 상기 박막으로의 조사로 구성되어 있는 것을 특징으로 하는 박막 처리 방법을 얻을 수 있다.
(5) 본 발명에 따르면, 상기 (4)에 기재된 박막 처리 방법에 있어서,
상기 제1 및 상기 제2 광펄스는,
(상기 제1 광펄스의 펄스 폭) < (상기 제2 광펄스의 펄스 폭)을 충족시키는 것을 특징으로 하는 박막 처리 방법을 얻을 수 있다.
(6) 본 발명에 따르면, 상기 (5)에 기재된 박막 처리 방법에 있어서,
상기 제1 및 상기 제2 광펄스는,
(상기 제1 광펄스의 조사 강도) ≥ (상기 제2 광펄스의 조사 강도)를 또한 충족시키는 것을 특징으로 하는 박막 처리 방법을 얻을 수 있다.
(7) 본 발명에 따르면, 박막에 광빔을 조사함으로써 상기 박막을 처리하는 장치에 있어서,
서로 다른 펄스 파형을 갖는 제1 및 제2 광펄스를 발생하는 제1 및 제2 펄스 광원과,
상기 광빔의 일조사 단위가 상기 제1 및 상기 제2 광펄스의 상기 박막으로의 조사로 구성되고, 상기 일조사 단위의 조사를 반복 행함으로써 상기 박막을 처리하는 수단을 갖는 것을 특징으로 하는 박막 처리 장치를 얻을 수 있다.
(8) 본 발명에 따르면, 상기 (7)에 기재된 박막 처리 장치에 있어서,
상기 광빔의 일조사 단위가 상기 제1 광펄스의 상기 박막으로의 조사와, 상기 제1 광펄스의 상기 박막으로의 조사의 개시와 실질적으로 동시에 개시되는, 상기 제2 광펄스의 상기 박막으로의 조사로 구성되어 있는 것을 특징으로 하는 박막 처리 장치를 얻을 수 있다.
(9) 본 발명에 따르면, 상기 (8)에 기재된 박막 처리 장치에 있어서,
상기 제1 및 상기 제2 광펄스는,
(상기 제1 광펄스의 펄스 폭) < (상기 제2 광펄스의 펄스 폭) 및
(상기 제1 광펄스의 조사 강도) ≥ (상기 제2 광펄스의 조사 강도)를 충족시키는 것을 특징으로 하는 박막 처리 장치를 얻을 수 있다.
(10) 본 발명에 따르면, 상기 (7)에 기재된 박막 처리 장치에 있어서,
상기 광빔의 일조사 단위가 상기 제1 광펄스의 상기 박막으로의 조사와, 상기 제1 광펄스의 상기 박막으로의 조사의 개시로부터 시간적으로 지연을 갖게 하여 개시되는, 상기 제2 광펄스의 상기 박막으로의 조사로 구성되어 있는 것을 특징으로 하는 박막 처리 장치를 얻을 수 있다.
(11) 본 발명에 따르면, 상기 (10)에 기재된 박막 처리 장치에 있어서,
상기 제1 및 상기 제2 광펄스는,
(상기 제1 광펄스의 펄스 폭) < (상기 제2 광펄스의 펄스 폭)을 충족시키는 것을 특징으로 하는 박막 처리 장치를 얻을 수 있다.
(12) 본 발명에 따르면, 상기 (11)에 기재된 박막 처리 장치에 있어서,
상기 제1 및 상기 제2 광펄스는,
(상기 제1 광펄스의 조사 강도) ≥ (상기 제2 광펄스의 조사 강도)를 또한 충족시키는 것을 특징으로 하는 박막 처리 장치를 얻을 수 있다.
도11에 막 두께 75 ㎚의 실리콘 박막에 파장 308 ㎚의 엑시머 레이저를 조사한 경우의, 수치 계산으로부터 구한 최대 냉각 속도(Cooling rate.K/sec)와, 레이저 조사후의 막인 SEM 관찰로부터 얻게 된 결정화-미결정화의 조사 강도의 임계치를 나타낸다. 도19는 실험에 이용한 레이저의 발광 펄스 파형이다. 3개의 메인 피크를 갖고 발광 시간은 약 120 nsec에 이른다. 이러한 펄스 파형은, 상기 공지 자료에 기재되어 있는 펄스 폭 21.4 nsec의 직사각형 펄스에 비해 5배 이상의 발광 시간을 가짐으로, 단일 펄스 조사라도 상기 공지 자료 속에서 서술되어 있는 바와같은 고화 속도의 저감 등의 효과를 기대할 수 있다. 그런데, 이러한 펄스 파형을 이용한 레이저 재결정화시의 수치 계산으로부터 구한 실리콘의 온도-시간 곡선은 도12에 도시한 바와 같이 된다. 도12는 실리콘막 두께 75 ㎚, 기판에 SiO2, XeCl 레이저(파장 308 ㎚) 조사 강도 450 mJ/cm2일 때의 실리콘 박막의 온도 변화를 나타낸다. 제2 발광 피크가 거의 종료되는 약 60 nsec 후에 최고 온도에 도달하여 냉각으로 바뀐다(또, 본 수치 계산에서는 용융 및 응고점으로서 비정질 실리콘의 값을 이용하고 있고, 응고점 부근의 거동은 현실의 것과는 다르다. 특히 결정화막이 얻게 되는 경우는, 결정 실리콘의 응고점에서 결정화가 완료된다). 일단 큰 기울기를 갖고 냉각이 개시되지만, 제3 피크가 존재하는 100 nsec 정도의 기울기는 매우 작아지는 것을 알 수 있다. 완전하게 발광이 종료되는 120 nsec 이후에서는, 다시 급속한 냉각 과정을 지나서 응고한다. 일반적으로, 열균형 과정을 크게 어긋나는 "급냉"을 거친 액체로부터의 고화 과정의 경우, 결정 구조의 형성에 필요한 충분한 응고 시간을 얻을 수 없으며, 아몰퍼스(비정질) 고체를 형성한다. 앞에서 나온 도11은 도12에 도시한 바와 같은 실리콘의 온도 1 시간 곡선으로부터 각 조사 강도에 대해 발광 종료 후의 최대 냉각 속도를 예측한 결과이다. 조사 강도의 증대와 함께 냉각 속도가 증가하는 것을 알 수 있다. 한편, 레이저 조사 후의 실리콘 박막의 구조를 주사형 전자 현미경을 이용하여 관찰한 결과, 도13에 도시한 바와 같이 조사 강도의 증대와 함께 일단 입경은 증대하지만, 470 mJ/㎠ 정도의 설정 조사 강도 조건에 있어서, 미결정화가 관측되었다. 마찬가지로, 조사 펄스수를 3펄스로 한 경우, 470 mJ/㎠ 정도의 설정 조사 강도 조건에 있어서도, 부분적으로 미결정화 영역이 남지만 1 펄스시와는 달리 입경의 비약적인 증대가 관측되었다(도13). 또, 실조사 강도는 엑시머 레이저의 특히 최초의 수펄스에 있어서, 설정치에 비해 5 내지 10 ％ 정도 높아지므로, 미결정화가 생기는 임계 강도는 50O mJ/㎠ 정도로 예측할 수도 있다. 이상과 같은 결과로부터, 도11의 50O mJ/㎠ 조건으로부터 냉각 속도를 예측함으로써, 미결정화는 약 1.6 × 1010℃/sec 이상의 냉각 속도 조건에서 생기는 것을 알 수 있었다. 피조사막이 a-Si인 경우, 약 50O mJ/㎠ 이상의 조사 강도로 미결정화가, 마찬가지로 피조사막이 poly-Si인 경우에 이 냉각 속도를 적용시키면, a-Si에 비해 약 30 mJ/㎠ 큰 조사 강도가 시사된다. 따라서, 냉각 속도를 1.6 × 1010℃/sec 이하로 제어함으로써, 미결정화 및 아몰퍼스화를 막을 수 있어, 양호한 결정 성장 과정을 얻을 수 있게 된다.
제2 레이저광을 제1 레이저광으로 지연하여 도입한 경우에 대해 서술한다. 이미 서술한 바와 같이, 발광 후기의 레이저광이 냉각 속도의 증대를 완화하는 동시에, 발광 종료 후의 냉각 속도가 결정화를 지배한다. 즉, 최종적으로 투입된 에너지에 의해 그 이전의 냉각 과정은 초기화된다고 생각할 수 있다. 또한 부가적인 에너지를 투입함으로써, 그 이전의 고화 과정에 있어서 급냉에 의한 비정질화 및 미결정화가 생기고 있어도, 에너지는 보존되어 있으므로(나노초오더와 단시간을 위해, 기판으로의 열전도 및 분위기로의 방사는 작다고 생각할 수 있다. 물론 충분한 열의 방출이 가능한 시간은 고려하지 않음) 일단 초기화되고, 재차 고화 과정을반복하는 것이라 생각할 수 있다. 따라서 재차 투입된 에너지에 의한 2차 가열 완료 후의 냉각 속도에 주목함으로써, 양호한 결정 성장을 기대할 수 있다. 도14에 도시한 바와 같이, 지연 시간을 제어함으로써 냉각 속도를 원하는 값으로 제어한다.
본 발명을 보다 상세하게 서술하기 위해, 첨부한 도면에 따라서 이를 설명한다.
도1은 본원 발명의 실시 형태를 나타낸 예이다. 각각의 발진 개시 타이밍은 도면 횡축에 나타내고, 각 조사 에너지는 펄스가 나타내는 면적으로 나타낸다. 도1의 (a)는 제1 펄스 레이저와 제2 펄스 레이저를 동시에 발진시킨 형태를 나타내는 도면이다. 발진 제어용의 트리거 신호의 공급으로부터 실제로 빛이 발진하기까지의 시간은 각 레이저 장치의 형태에 의해 다른 경우가 있으므로, 각각의 "트리거발진" 시간을 미리 구하고, 동시에 조사 가능해지도록 제어한다. 제1 펄스에 비해 제2 펄스의 발광 시간이 길어지므로, 용융 고화 과정에 있어서 제냉 효과가 높아진다. 또한, 제1 펄스에 의한 용융 과정에 있어서도, 제2 펄스의 초기 영역이 기여하기 때문에, 한 번에 용융할 수 있는 면적이 커지게 되어 처리의 고속화가 가능해진다.
도1의 (b)는 제1 펄스의 발진에 지연시켜 제2 펄스를 공급하는 형태를 도시한다. 제1 펄스에 펄스 폭이 작은 광원을 이용했을 때, 보다 바람직한 형태가 된다. 제1 펄스만으로 용융 재결정화를 행하는 경우, 조사 강도의 증가와 함께 투입되는 열량이 증가하므로 거시적으로는 서냉된다. 그런데 도11에 도시한 바와 같이 레이저 조사 프로세스 중에서의 매우 짧은 시간에 있어서의 최대 냉각 속도가 증가되고, 어떤 임계적인 냉각 속도를 넘으면, 고화 과정이 이상적인 열균형 상태로부터 일탈하여, 결과적으로 얻게 된 막에 있어서 미결정화 혹은 비정질화가 관측된다. 조사 펄스의 피크 부분이 조사된 직후에, 상기 최대 냉각 속도에 도달하기 때문에, 냉각이 충분히 완료되기 이전에 부가적인 에너지를 공급함으로써 다시 용융 상태로 복귀시킬 수 있다. 상기 부가적인 에너지의 공급 수단으로서 보다 펄스 폭이 길고 피크 강도가 작은 펄스를 조사함으로써, 비평균 과정으로의 일탈을 막고, 재용융을 지나서 서냉 고화 과정을 실현할 수 있다. 제2 펄스의 지연 시간은 제1 펄스의 강도, 펄스 파형에 의존하기 때문에 미리 실험으로 구해 둘 필요가 있지만, 본 실시예에 있어서는 50 내지 200 nsec 정도가 적당했다. 제1 펄스로서 이용한 펄스 폭이 120 nsec 정도였기 때문에, 지연 시간이 120 nsec를 넘는 조건에서는,도1의 (c)에 도시한 바와 같이 제1 펄스의 발광 종료 후에 제2 펄스가 조사되도록 제어되었다.
도2는 본 발명의 실시 형태를 나타낸 예이다. 제1 엑시머 레이저(EL1) 및 제2 엑시머 레이저(EL2)로부터 공급되는 펄스 UV광은, 미러류(opt3, opt3'), 렌즈류(opt4)를 거쳐서 호모지나이저(opt20')로 유도된다. 여기서 빔의 강도 프로파일이 광학 마스크(opt21)에서 원하는 균일도, 예를 들어 면내 분포 ±5 ％가 되도록 정형한다(엑시머 레이저로부터 공급되는 오리지널인 빔은 그 강도 프로파일이나 총에너지량이, 펄스 사이마다 변화하는 경우가 있으므로, 광학 마스크 상에서의 강도가, 공간적 분포, 펄스간 변동에 대해, 보다 균일화되기 위한 기구가 설치되는 것이 바람직하다. 호모지나이저로서는, 플라이 아이렌즈나 원통형 렌즈를 이용한 것이 일반적으로 이용된다). 상기 광학 마스크에 의해 형성된 광패턴은 축소 투영 노광 장치(opt23'), 레이저 도입창(W0)을 거쳐서, 진공 챔버(C0) 내에 설치된 sub0 기판에 조사된다. 상기 기판은 기판 스테이지(S0) 상에 적재되어 있고, 기판 스테이지의 동작에 의해 원하는 영역, 예를 들어 패턴 전사 영역(exO)에 광패턴을 노광할 수 있다. 도2에서는 축소 투영 광학계를 나타냈지만, 경우에 따라서는 등배 및 확대 투영을 행해도 상관없다. 기판 스테이지의 이동(도면 내 X-Y)에 의해 기판 상의 임의의 영역에 조사가 행해진다. 또한, 상기 광학 마스크는 마스크 스테이지(도시하지 않음) 상에 설치되고, 노광 가능 영역 내이면, 상기 광학 마스크를 이동하여 기판 상에 조사되는 빔을 조작하는 것도 가능하다.
다음에 원하는 광패턴을 원하는 조건으로 기판 상에 조사하기 위해 필요한기구에 대해 예시한다. 광축 조정에는 미묘한 조정이 필요해지므로, 일단 조정을 끝낸 광축을 고정하여 기판의 위치를 조정하는 방법을 나타낸다. 광축에 대한 기판 조사면의 위치는, 촛점 (Z) 방향 위치 및 광축에 대한 수직도를 보정할 필요가 있다. 따라서, 도면 중 θxy 기울기 보정 방향, θxz 기울기 보정 방향, θyz 기울기 보정 방향, X 노광 영역 이동 방향, Y 노광 영역 이동 방향, Z 촛점 맞춤 방향으로 나타내는 가운데, θxy 기울기 보정 방향, θxz 기울기 보정 방향, θyz 기울기 보정 방향의 조정에 의해 광축에 대한 수직도를 보정한다. 또한, Z 촛점 맞춤 방향을 조정함으로써 광학계의 촛점 심도에 맞춘 위치로 기판 조사면을 배치 제어한다.
도3은 상기의 조정이나 기판의 얼라인먼트 기구의 측면도에 대해 예시했다. 노광축(L0)에 대해, 광학 마스크(opt21), 축소 투영 노광 장치(opt23'), 레이저 도입창(W0)이 도면과 같이 배치된다. 진공 챔버(C0) 내에 배치된 기판(sub0)은 기판 흡착 기구가 달린 히터(HO), 기판(XYZ θzy θxz θyz) 스테이지(SO') 상에 배치된다. 진공 챔버를 이용하고 있지만 실제의 광조사는 진공 배기 후 치환된 불활성 가스, 수소, 산소, 질소 등의 분위기 속에서 행해지는 것이 바람직하고, 분위기압도 대기압 전후의 압력이라도 좋다. 기판 흡착 기구가 달린 히터를 이용함으로써 광조사시에, 실온 내지 400 ℃ 정도의 기판 가열 조건을 선택할 수 있다. 상기한 바와 같이 분위기압을 대기 압력 정도로 함으로써, 진공 척 기능에 의한 기판의 흡착이 가능하므로, 챔버 내에서의 기판 스테이지의 이동 등이 있어도 어긋남을 방지 할 수 있고, 투입된 기판에 다소의 휘어짐 및 휨이 있어도 기판 스테이지에 고정할수 있다. 또한 가열에 의한 기판의 휘어짐 및 휨에 의한 촛점 심도 어긋남을 최소한으로 억제할 수 있다.
레이저 간섭계(i1, i2)는, 길이 측정용 창(W-i), 길이 측정용 미러(opt-i)를 거쳐서, 기판의 얼라인먼트 및 기판의 Z 방향 위치의 측정을 행한다. 얼라인먼트에는 기판 상의 얼라인먼트 마크를 오프 액시스 현미경(mO), 현미경용 광원(Lm), 현미경용 소자(opt-m)를 이용하여 계측하고, 레이저 간섭계에 의한 기판 위치 정보를 이용하여 원하는 노광 위치를 계측할 수 있다. 도3에서는 오프 액시스법을 예시했지만, Through The Lens 방식이나 Through The Mask(Reticle) 방식을 응용하는 것도 가능하다. 또한, 복수의 계측 지점으로부터 선형 좌표를, 최소 2제곱법을 이용하여 결정함으로써, 계측시에 생기는 측정 오차를 균형화하는 수단을 취할 수도 있다.
도4의 (a) 내지 도4의 (c)에 마스크 패턴과 얼라인먼트 마크의 관계에 대해 나타냈다. 마스크는 마스크(비노광부)(mask1)와 마스크(노광부)(mask2)로 구성된다. 예를 들어 엑시머 레이저를 광원으로 하는 경우, 자외광이 투과하는 석영 기판 상에 알루미늄, 크롬, 텅스텐 등의 금속이나, 유전체 다층막 등의 자외광을 흡수 및 반사하는 막을 형성하고, 포토리소그래피와 에칭 기술을 이용하여 패턴을 형성한다. 마스크 상의 원하는 패턴[도4의 (a)에 있어서 백색부로 나타냄]에 따라서, 실리콘막이 노광되어 도4의 (b)에 도시된 바와 같이 비노광 Si(Si1) 내에 노광 Si부(Si2)가 형성된다. 이 때, 필요에 따라서 마스크 상 마크(mark1)가 기판 상 마크(mark2)에 일치하도록 얼라인먼트 조정후 노광함으로써, 실리콘 박막 상의 미리 설계된 위치를 노광하는 것이 가능해진다. 또한, 상기 실리콘 박막을 이용한 박막 트랜지스터 형성 공정에 있어서, 노광 프로세스가 위치 결정을 필요로 하는 제1 공정의 경우(즉 얼라인먼트 마크가 미리 형성되어 있지 않은 경우), 실리콘 박막으로의 노광 공정시에 노광 형성 마크(mark3)를 동시에 노광함으로써, a-Si와 결정 Si와의 광학적 색차를 이용한 얼라이먼트 마크를 형성할 수 있다. 따라서 이 마크를 기준으로 후공정에 있어서의 포토리소그래피 등을 행함으로써, 노광 개질된 원하는 영역에, 트랜지스터나 원하는 기구 및 기능을 제조할 수 있다. 노광 공정 후 실리콘 박막 상에 Si 산화막을 형성하고, 실리콘층의 원하는 영역이 에칭 제거된 상태를 도4의 (c)에 도시한다. Si 제거부(Si3)는 적층된 실리콘막과 Si 산화막이 에칭 제거된 영역이며, 비노광 Si(Si1)와 노광 Si(Si2) 상에 Si 산화막(Si4, Si5)이 적층된 형상이 도시되어 있다. 이와 같이 산화막으로 덮여진 실리콘막으로 이루어지는 섬형상 구조를 제조함으로써 소자간 분리된 박막 트랜지스터의 채널/소스ㆍ드레인 영역이나 후공정의 얼라이먼트에 필요한 마크를 형성할 수 있다.
도5의 (1), (2)에 주요 동작의 타이밍 차트를 도시한다. 제어예 (1)에서는 기판 스테이지의 동작에 의해 원하는 노광 위치로 기판을 이동시킨다. 다음에 촛점 맞춤이나 얼라인먼트 동작을 행하여 정밀하게 노광 위치를 조정한다. 이 때, 예를 들어 O.1 ㎛ 내지 100 ㎛ 정도 등의 원하는 설정 오차 정밀도에 들어가도록 조정한다. 그 동작이 완료된 시점에서, 기판으로의 광조사가 실행된다. 이들 일련의 동작을 종료한 시점에서 다음 노광 영역으로 기판이 이동하고, 기판 상의 필요한 부위를 조사 종료한 후, 기판이 교환되어 제2 처리 기판 상에서 소정의 일련의 처리를 행한다. 제어예 (2)에서는 기판 스테이지의 동작에 의해 원하는 노광 위치로 기판을 이동시킨다. 다음에 촛점 맞춤이나 얼라인먼트 동작을 행하여 정밀하게 노광 위치를 조정한다. 이 때, 예를 들어 O.1 ㎛ 내지 100 ㎛ 정도 등의 원하는 설정 오차 정밀도에 들어가도록 조정한다. 그 동작이 완료된 시점에서, 마스크 스테이지의 동작을 시동한다. 시동시의 이동 스텝량의 변동을 피하기 위해, 기판으로의 광조사는 마스크 스테이지 동작의 개시보다도 이후부터 개시되는 차트이다. 물론 스테이지의 이동에 의해 얼라인먼트 위치로부터 떨어진 지점에 노광되므로, 그 만큼의 오프셋량은 미리 고려해야 하는 것은 물론이다. 기판으로의 광조사보다도 빠르게 광원의 운전을 개시하고, 광원의 출력 강도의 안정성이 높아진 시점에서, 셔터 등을 개방하여 기판으로의 광조사를 행하는 것도 가능하다. 특히 엑시머 레이저를 광원에 이용하고, 발진 기간과 정지 기간이 반복되는 사용법을 든 경우, 초기의 수십 펄스가 특히 불안정한 것이 알려져 있고, 이들의 불안정한 레이저 펄스를 조사하고 싶지 않은 경우에는, 마스크 스테이지의 동작에 맞춰 빔을 차단하는 방식을 들 수 있다. 이들 일련의 동작을 종료한 시점에서 다음 노광 영역으로 기판이 이동하고, 기판 상의 필요한 부위를 조사 종료한 후, 기판이 교환되어 제2 처리 기판 상에서 소정의 일련의 처리를 행한다.
막 두께 75 ㎚의 a-Si 박막에 대해 1 ㎜ × 50 ㎛의 빔을 단축 방향으로 O.5 ㎛ 피치로 주사했다. 하나의 광원을 이용하여 레이저 조사 강도는 조사면에서 470 mJ/㎠로 한 결과, 주사 방향으로 연속하는 단결정 실리콘 박막을 얻을 수 있었다. 또한, 제2 광원을 조사면에서 15O mJ/㎠가 되도록, 100 nsec 지연시켜 조사한 조건에서는 1.O ㎛의 주사 피치 조건에서도 주사 방향으로 연속하는 단결정 실리콘 박막을 얻을 수 있었다. 상기 결정화 실리콘막 중의 트랩 준위 밀도는 1012 ㎝-2보다 낮은 값을 나타냈다.
도6은 본 발명의 실시 형태를 도시하는 반도체 박막 형성 장치의 측면도이다. 플라즈마 CVD실(C2), 레이저 조사실(C5), 기판 반송실(C7)로 구성되고, 게이트 밸브(GV2, CV5)를 거쳐서 기판의 반송이 장치 외부의 분위기에 닿는 일 없이 진공 중, 불활성 가스, 질소, 수소, 산소 등의 분위기 또한 고진공, 감압, 가압 상태로 가능하다. 레이저 조사실에 있어서는 400 ℃ 정도까지 가열 가능한 S5 기판 스테이지 상에 척 기구를 이용하여 기판이 설치된다. 플라즈마 CVD실에서는, 400 ℃ 정도까지 가열 가능한 기판 홀더(S2) 상에 기판이 설치된다. 이 예에서는 유리 기판(Sub0) 상에 실리콘 박막(Si1)이 형성된 상태에서 레이저 조사실로 도입되고, 표면의 실리콘 박막이 레이저 조사에 의해 결정성 실리콘 박막(Si2)으로 개질되고, 플라즈마 CVD실로 반송된 상태를 나타내고 있다.
레이저 조사실로 도입되는 레이저광은 엑시머 레이저(1)(EL1), 엑시머 레이저(2)(EL2)로부터 공급되는 빔이 제1 빔 라인(L1), 제2 빔 라인(L2)을 통해, 레이저 합성 광학 장치(opt1), 미러(opt11), 투과 미러(opt12), 레이저 조사 광학 장치(opt2), 호모지나이저(opt20), 광학 마스크 스테이지(opt22)에 고정된 광학 마스크(opt21), 투영 광학 장치(opt23), 레이저 도입창(W1)을 거쳐서 기판 표면에 도달한다. 여기서는 2대의 엑시머 레이저를 도시했지만, 광원으로서는 1대 이상 원하는 대수를 설치할 수도 있다. 또한 엑시머 레이저에 한정되지 않고, 탄산 가스 레이저, YAG 레이저 등의 펄스 레이저나, 아르곤 레이저 등의 CW 광원과 고속 셔터를 이용하여 펄스 상에 공급해도 좋다.
한편 플라즈마 CVD실은 RF 전극(D1)과 플라즈마 밀폐 전극(D3)에 의해 플라즈마 형성 영역(D2)이 기판이 배치되는 영역과는 떨어진 위치에 형성된다. 플라즈마 형성 영역에는 예를 들어 산소를 원료 가스 도입 장치(D4)를 이용하여 실란 가스와 헬륨을 공급함으로써, 기판 상에 산화 실리콘막을 형성할 수 있다.
도7에 본 발명의 실시 형태를 도시하는 반도체 박막 형성 장치의 평면도를 도시한다. 로드/언로드실(C1), 플라즈마 CVD실(C2), 기판 가열실(C3), 수소 플라즈마 처리실(C4), 레이저 조사실(C5), 기판 반송실(C7)이 각각 게이트 밸브(GV1 내지 GV6)를 거쳐서 접속되어 있다. 제1 빔 라인(L1), 제2 빔 라인(L2)으로부터 공급되는 레이저광이 레이저 합성 광학 장치(opt1), 레이저 조사 광학 장치(opt2), 레이저 도입창(W1)을 거쳐서 기판 표면에 조사된다. 또한, 각각의 프로세스실 및 반송실은 가스 도입 장치(gas1 내지 gas7), 배기 장치(vent1 내지 vent7)가 접속되어 있고, 원하는 가스류의 공급, 프로세스압의 설정, 배기, 진공이 조정된다. 도면에 점선으로 나타낸 바와 같이 처리 기판(sub2. sub6)이 평면 상에 배치된다.
도8은 본 발명의 반도체 박막 형성 장치를 박막 트랜지스터의 제조 공정에 응용한 경우의 공정 흐름도이다.
(a) 세정에 의해 유기물이나 금속 및 미립자 등을 제거한 유리 기판(subO) 상에 기판 커버막(T1), 실리콘 박막(T2)을 차례로 형성한다. 기판 커버막으로서LPCVD(감압 화학적 기상 성장)법으로 실란과 산소 가스를 원료로 하고, 450 ℃에서 산화 실리콘막을 1 ㎛ 형성한다. LPCVD법을 이용함으로써 기판 유지 영역을 제외하고 기판 외표면 전체를 커버하는 것도 가능하다(도시하지 않음). 혹은 테트라에톡시실란(TEOS)과 산소를 원료로 한 플라즈마(CVD, TEOS)와 오존을 원료로 한 상압(CVD), 도8에 도시한 바와 같은 플라즈마(CVD) 등을 이용하는 것도 가능하며, 기판 재료(알칼리 금속 농도를 가능한 한 저감한 유리 및 표면을 연마 가공한 석영 및 유리 등)가 포함하는 반도체 장치에 유해한 불순물의 확산 방지가 가능한 재료가 기판 커버막으로서 유효하다. 실리콘 박막은 LPCVD로 디실란 가스를 원료로 하여 500 ℃에서 두께 75 ㎚ 형성한다. 이 경우 막 속에 포함되는 수소 원자 농도가 1 원자 ％ 이하가 되므로, 레이저 조사 공정에서의 수소 방출에 의한 막황폐 등을 방지할 수 있다. 혹은 도7에 도시한 바와 같은 플라즈마 CVD실(C2)에 있어서 행해지는 플라즈마 CVD법이나 널리 보급하고 있는 플라즈마 CVD법을 이용해도, 기판 온도나 수소/실란 유량비, 수소/4불화 실란 유량비 등을 조정함으로써 수소 원자 농도가 낮은 실리콘 박막을 형성할 수 있다.
(b) 상기 (a) 공정에서 준비한 기판을 유기물이나 금속, 미립자, 표면 산화막 등을 제거하기 위한 세정 공정을 거친 후, 본 발명의 박막 형성 장치로 도입한다. 레이저광(L0)을 조사하고, 실리콘 박막을 결정화 실리콘 박막(T2')으로 개질한다. 레이저 결정화는 99.9999 ％ 이상의 고순도 질소 700 torr 이상의 분위기로 행해진다.
(c) 상기 공정을 거친 기판은 가스가 배기된 후 기판 반송실을 거쳐서 플라즈마 CVD실로 반송된다. 제1 게이트 절연막(T3)으로서, 실란, 헬륨, 산소를 원료 가스로서 기판 온도 350도에서 산화 실리콘막을 10 ㎚ 퇴적한다. 이 후 필요에 따라서 수소 플라즈마 처리나 가열 어닐을 행한다. 여기까지 본 발명의 박막 형성 장치에 있어서 처리된다.
(d) 다음에, 포토리소그래피와 에칭 기술을 이용하여 실리콘 박막과 산화 실리콘막 적층막의 아일랜드를 형성한다. 이 때, 실리콘 박막에 비해 산화 실리콘막의 에칭율이 높은 에칭 조건을 선택하는 것이 바람직하다. 도면에 도시한 바와 같이 패턴 단면이 계단형(혹은 테이퍼형)으로 형성함으로써, 게이트 리크를 방지하여 신뢰성이 높은 박막 트랜지스터를 제공할 수 있다.
(e) 다음에, 유기물이나 금속 및 미립자 등을 제거하기 위한 세정을 행한 후, 상기 아일랜드를 피복하도록 제2 게이트 절연막(T4)을 형성한다. 여기서는, LPCVD법으로 실란과 산소 가스를 원료로 하고, 450 ℃에서 산화 실리콘막을 30 ㎚ 형성했다. 혹은 테트라에톡시실란(TEOS)과 산소를 원료로 한 플라즈마(CVD, TEOS)와 오존을 원료로 한 상압(CVD), 도8에 도시한 바와 같은 플라즈마(CVD) 등을 이용하는 것도 가능하다. 다음에 게이트 전극으로서 n+ 실리콘막을 80 ㎚, 텅스텐 실리사이드막을 110 ㎚ 형성한다. n+ 실리콘막은 플라즈마(CVD)나 LPCVD법으로 형성된 결정성 린도프 실리콘막이 바람직하다. 그 후, 포토리소그래피와 에칭 공정을 지나서, T5 패턴화된 게이트 전극을 형성한다.
(f1, f2) 다음에, 게이트를 마스크로서 불순물 주입 영역(T6, T6')을 형성한다. CMOS형 회로를 형성하는 경우는, 포토리소그래피를 병용하여 n+ 영역이 필요한 n - channel TFT 및 p + 영역을 필요로 하는 p - channel TFT를 구별하여 만든다. 주입되는 불순물 이온의 질량 분리를 행하지 않는 이온 도핑이나, 이온 주입, 플라즈마 도핑, 레이저 도핑 등의 방법을 채용할 수 있다. 그 때 용도나 불순물 도입 방법에 의해 (fl, f2)와 같이 표면의 산화 실리콘막을 남긴채, 혹은 제거한 후에 불순물의 도입을 행한다.
(g1, g2) 층간 분리 절연막(T7, T7')을 퇴적하고, 콘택트홀을 개구한 후, 금속을 퇴적하고, 포토리소그래피와 에칭에 의해 금속 배선(T8)을 형성한다. 층간 분리 절연막으로서는 막의 평탄화가 도모되는 TEOS계 산화막이나 실리카계 도포막 및 유기 도포막을 이용할 수 있다. 콘택트홀 개구는 포토리소그래피와 에칭에 의해, 금속 배선은 저항이 낮은 알루미늄, 구리 혹은 그들을 베이스로 한 합금, 텅스텐이나 몰리브덴 등의 고융점 금속을 응용할 수 있다. 이상과 같은 공정을 행함으로써, 성능 및 신뢰성이 높은 박막 트랜지스터를 형성할 수 있다.
도9는 미리 얼라인먼트 마크를 설치하고, 얼라인먼트 마크에 따른 레이저 조사를 행한 경우의 실시예, 도10은 레이저 조사와 동시에 얼라인먼트 마크를 형성하는 경우의 실시예에 대해, TFT 제조 공정 흐름을 기초로 설명한다. 기본적으로는 도8의 설명과 유사하기 때문에, 특별히 다른 점을 중심으로 설명한다.
도9의 (a) 세정에 의해 유기물이나 금속 및 미립자 등을 제거한 유리 기판(subO) 상에 기판 커버막(T1), 텅스텐 실리사이드막을 차례로 형성한다. 얼라인먼트 마크의 형성을 위해, 포토리소그래피와 에칭에 의해 패턴화하여 얼라인먼트 마크(T9)를 기판 상에 형성한다. 다음에 얼라인먼트 마크를 보호하기 위해 마크보호막(T1O)을 형성하고, 실리콘 박막을 형성한다.
도9의 (b) 레이저광 노광시에는 얼라인먼트 마크를 기준으로 원하는 영역이 노광된다. 그 후는, 미리 설치된 얼라인먼트 마크나, 결정화 실리콘 박막 패터닝에 의해 형성되는 얼라이먼트 마크(도시하지 않음)를 기준으로, 다음 공정의 얼라인먼트를 행할 수 있다.
도10의 (b) 실리콘 박막으로의 노광과 동시에 노광/비노광에 의한 개질의 상위를 이용한 결정화 얼라인먼트 마크(T9')를 실리콘 박막에 형성한다.
도10의 (d) 결정화 얼라인먼트 마크(T9')를 이용하여, 포토리소그래피시의 눈금 맞춤을 행하고, 에칭 공정을 지나서 실리콘 박막과 산화 실리콘막 적층막의 아일랜드를 형성한다.
이상, XeC1, KrF, XeF, ArF 등의 엑시머 레이저를 광원으로서 실시 형태를 서술했지만, 엑시머 레이저 이외에도 YAG 레이저나 탄산 가스 레이저, 펄스 발광의 반도체 레이저 등을 이용하는 것이 가능하다. 또한, 실리콘으로 대표되는 반도체 박막에 한정되지 않고, 결정성의 박막 형성 및 그 형성 장치에 응용 가능하다.
본 발명에 따르면, 보다 양호한 결정 구조를 얻기 위해 조사 강도를 증대시킨 경우에 있어서도, 미결정화 및 비정질화를 방지할 수 있으므로, 트랩 준위 밀도가 작은 실리콘 박막을 광조사 등의 에너지빔 조사에 의해 형성하는 기술을 제공하는 동시에, 대면적 기판 상에 재현성 좋게 그 기술을 응용하기 위한 기술/반도체 장치를 제공 가능하게 되었다. 또한, 그들의 양질인 실리콘막을 이용한, 즉 우수한 특성을 갖는 전계 효과형 트랜지스터를 제조하는 장치를 제공할 수 있었다.
특히 미크론오더로 제어된 미세빔을 이용한 결정화에서는, 1 단위 펄스에 의한 결정 성장 거리가 종래에 비해 2배 이상으로 증가했다.

Claims (12)

  1. 박막에 광빔을 조사함으로써 상기 박막을 처리하는 박막 처리 방법이며,
    상기 광빔의 일조사 단위가 제1 및 제2 광펄스의 상기 박막으로의 조사로 구성되고, 상기 일조사 단위의 조사를 반복 행함으로써 상기 박막을 처리하는 것이며,
    상기 제1 및 상기 제2 광펄스는 서로 다른 펄스 파형을 갖는 것을 특징으로 하는 박막 처리 방법.
  2. 제1항에 있어서, 상기 광빔의 일조사 단위가 상기 제1 광펄스의 상기 박막으로의 조사와, 상기 제1 광펄스의 상기 박막으로의 조사 개시와 실질적으로 동시에 개시되는 상기 제2 광펄스의 상기 박막으로의 조사로 구성되어 있는 것을 특징으로 하는 박막 처리 방법.
  3. 제2항에 있어서, 상기 제1 및 상기 제2 광펄스는
    (상기 제1 광펄스의 펄스 폭) < (상기 제2 광펄스의 펄스 폭) 및
    (상기 제1 광펄스의 조사 강도) ≥ (상기 제2 광펄스의 조사 강도)를 충족시키는 것을 특징으로 하는 박막 처리 방법.
  4. 제1항에 있어서, 상기 광빔의 일조사 단위가 상기 제1 광펄스의 상기 박막으로의 조사와, 상기 제1 광펄스의 상기 박막으로의 조사 개시로부터 시간적으로 지연을 갖게 하여 개시되는 상기 제2 광펄스의 상기 박막으로의 조사로 구성되어 있는 것을 특징으로 하는 박막 처리 방법.
  5. 제4항에 있어서, 상기 제1 및 상기 제2 광펄스는
    (상기 제1 광펄스의 펄스 폭) < (상기 제2 광펄스의 펄스 폭)을 충족시키는 것을 특징으로 하는 박막 처리 방법.
  6. 제5항에 있어서, 상기 제1 및 상기 제2 광펄스는
    (상기 제1 광펄스의 조사 강도) ≥ (상기 제2 광펄스의 조사 강도)를 또한 충족시키는 것을 특징으로 하는 박막 처리 방법.
  7. 박막에 광빔을 조사함으로써 상기 박막을 처리하는 박막 처리 장치이며,
    서로 다른 펄스 파형을 갖는 제1 및 제2 광펄스를 발생하는 제1 및 제2 펄스 광원과,
    상기 광빔의 일조사 단위가 상기 제1 및 상기 제2 광펄스의 상기 박막으로의 조사로 구성되고, 상기 일조사 단위의 조사를 반복 행함으로써 상기 박막을 처리하는 수단을 갖는 것을 특징으로 하는 박막 처리 장치.
  8. 제7항에 있어서, 상기 광빔의 일조사 단위가 상기 제1 광펄스의 상기 박막으로의 조사와, 상기 제1 광펄스의 상기 박막으로의 조사 개시와 실질적으로 동시에 개시되는 상기 제2 광펄스의 상기 박막으로의 조사로 구성되어 있는 것을 특징으로 하는 박막 처리 장치.
  9. 제8항에 있어서, 상기 제1 및 상기 제2 광펄스는
    (상기 제1 광펄스의 펄스 폭) < (상기 제2 광펄스의 펄스 폭) 및
    (상기 제1 광펄스의 조사 강도) ≥ (상기 제2 광펄스의 조사 강도)를 충족시키는 것을 특징으로 하는 박막 처리 장치.
  10. 제7항에 있어서, 상기 광빔의 일조사 단위가 상기 제1 광펄스의 상기 박막으로의 조사와, 상기 제1 광펄스의 상기 박막으로의 개시로부터 시간적으로 지연을 갖게 하여 개시되는 상기 제2 광펄스의 상기 박막으로의 조사로 구성되어 있는 것을 특징으로 하는 박막 처리 장치.
  11. 제10항에 있어서, 상기 제1 및 상기 제2 광펄스는
    (상기 제1 광펄스의 펄스 폭) < (상기 제2 광펄스의 펄스 폭)을 충족시키는 것을 특징으로 하는 박막 처리 장치.
  12. 제11항에 있어서, 상기 제1 및 상기 제2 광펄스는
    (상기 제1 광펄스의 조사 강도) ≥ (상기 제2 광펄스의 조사 강도)를 또한충족시키는 것을 특징으로 하는 박막 처리 장치.
KR1020027015050A 2000-05-10 2001-05-10 박막 처리 방법 및 박막 처리 장치 KR20030024664A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00136646 2000-05-10
JP2000136646A JP2001319891A (ja) 2000-05-10 2000-05-10 薄膜処理方法及び薄膜処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020057006292A Division KR100738295B1 (ko) 2000-05-10 2001-05-10 박막 처리 방법 및 박막 처리 장치

Publications (1)

Publication Number Publication Date
KR20030024664A true KR20030024664A (ko) 2003-03-26

Family

ID=18644557

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020057006292A KR100738295B1 (ko) 2000-05-10 2001-05-10 박막 처리 방법 및 박막 처리 장치
KR1020027015050A KR20030024664A (ko) 2000-05-10 2001-05-10 박막 처리 방법 및 박막 처리 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020057006292A KR100738295B1 (ko) 2000-05-10 2001-05-10 박막 처리 방법 및 박막 처리 장치

Country Status (5)

Country Link
US (2) US7063999B2 (ko)
JP (1) JP2001319891A (ko)
KR (2) KR100738295B1 (ko)
TW (1) TW488079B (ko)
WO (1) WO2001086705A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100966743B1 (ko) * 2010-02-16 2010-06-29 주식회사 삼성 에스앤에스 패널 온돌바닥 미장층의 균열방지구가 구비된 단열재

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG143981A1 (en) * 2001-08-31 2008-07-29 Semiconductor Energy Lab Laser irradiation method, laser irradiation apparatus, and method of manufacturing a semiconductor device
KR100508001B1 (ko) * 2002-12-30 2005-08-17 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
US7387922B2 (en) * 2003-01-21 2008-06-17 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, method for manufacturing semiconductor device, and laser irradiation system
US7973313B2 (en) * 2003-02-24 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Thin film integrated circuit device, IC label, container comprising the thin film integrated circuit, manufacturing method of the thin film integrated circuit device, manufacturing method of the container, and management method of product having the container
JP2004342954A (ja) * 2003-05-19 2004-12-02 Ishikawajima Harima Heavy Ind Co Ltd レーザアニール方法及び装置
US8407083B2 (en) 2003-09-30 2013-03-26 Visa U.S.A., Inc. Method and system for managing reward reversal after posting
US7018468B2 (en) * 2003-11-13 2006-03-28 Sharp Laboratories Of America, Inc. Process for long crystal lateral growth in silicon films by UV and IR pulse sequencing
JP5110772B2 (ja) * 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
CN100541722C (zh) 2004-03-26 2009-09-16 株式会社半导体能源研究所 激光辐照方法和激光辐照装置
US8525075B2 (en) 2004-05-06 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
JP2006041082A (ja) * 2004-07-26 2006-02-09 Sharp Corp 半導体薄膜の結晶化装置および半導体薄膜の結晶化方法
TWI247930B (en) * 2004-08-10 2006-01-21 Ind Tech Res Inst Mask reduction of LTPS-TFT array by use of photo-sensitive low-k dielectrics
CN101667538B (zh) * 2004-08-23 2012-10-10 株式会社半导体能源研究所 半导体器件及其制造方法
DE602006004913D1 (de) * 2005-04-28 2009-03-12 Semiconductor Energy Lab Verfahren und Vorrichtung zur Herstellung von Halbleitern mittels Laserstrahlung
WO2007046290A1 (en) * 2005-10-18 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007123300A (ja) * 2005-10-25 2007-05-17 Toyota Motor Corp 不純物活性化方法、レーザアニール装置、半導体装置とその製造方法
US7514305B1 (en) * 2006-06-28 2009-04-07 Ultratech, Inc. Apparatus and methods for improving the intensity profile of a beam image used to process a substrate
JP4917382B2 (ja) * 2006-08-09 2012-04-18 株式会社ディスコ レーザー光線照射装置およびレーザー加工機
JP5214153B2 (ja) 2007-02-09 2013-06-19 大日本スクリーン製造株式会社 熱処理装置
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2007288219A (ja) * 2007-07-06 2007-11-01 Sumitomo Heavy Ind Ltd レーザ照射装置
US9498845B2 (en) 2007-11-08 2016-11-22 Applied Materials, Inc. Pulse train annealing method and apparatus
US20090120924A1 (en) * 2007-11-08 2009-05-14 Stephen Moffatt Pulse train annealing method and apparatus
GB0804955D0 (en) * 2008-03-18 2008-04-16 Rumsby Philip T Method and apparatus for laser processing the surface of a drum
TWI459444B (zh) * 2009-11-30 2014-11-01 Applied Materials Inc 在半導體應用上的結晶處理
WO2011071886A1 (en) * 2009-12-07 2011-06-16 J.P. Sercel Associates, Inc. Laser machining and scribing systems and methods
US20130256286A1 (en) * 2009-12-07 2013-10-03 Ipg Microsystems Llc Laser processing using an astigmatic elongated beam spot and using ultrashort pulses and/or longer wavelengths
JP2012015445A (ja) 2010-07-05 2012-01-19 Japan Steel Works Ltd:The レーザアニール処理装置およびレーザアニール処理方法
EP2565294A1 (en) * 2011-08-29 2013-03-06 Siemens Aktiengesellschaft Manufacturing a component of single crystal or directionally solidified material
TWI590309B (zh) * 2011-09-01 2017-07-01 應用材料股份有限公司 結晶化的方法
JP5980494B2 (ja) * 2011-11-07 2016-08-31 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP6221088B2 (ja) * 2012-01-31 2017-11-01 株式会社ブイ・テクノロジー レーザアニール装置及びレーザアニール方法
JP6167358B2 (ja) * 2012-03-30 2017-07-26 株式会社ブイ・テクノロジー レーザアニール装置及びレーザアニール方法
US8669166B1 (en) * 2012-08-15 2014-03-11 Globalfoundries Inc. Methods of thinning and/or dicing semiconducting substrates having integrated circuit products formed thereon
JP2014239182A (ja) * 2013-06-10 2014-12-18 東京エレクトロン株式会社 微細構造形成方法、半導体デバイスの製造方法、及びｃｍｏｓの形成方法
JP2018022712A (ja) * 2014-12-10 2018-02-08 東京エレクトロン株式会社 微細構造形成方法、半導体デバイスの製造方法、及びｃｍｏｓの形成方法
DE102017209696A1 (de) * 2017-06-08 2018-12-13 Trumpf Laser Gmbh Schutzglas mit Transponder und Einbauhilfe sowie zugehöriges Laserwerkzeug

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3065825B2 (ja) * 1992-10-21 2000-07-17 株式会社半導体エネルギー研究所 レーザー処理方法
JP3388042B2 (ja) * 1994-11-18 2003-03-17 三菱電機株式会社 レーザアニーリング方法
JP3669384B2 (ja) * 1995-08-22 2005-07-06 独立行政法人理化学研究所 半導体基板中へのドーピング層の形成方法
JPH09293872A (ja) * 1996-04-26 1997-11-11 Sharp Corp 薄膜トランジスタの製造方法
JPH10289876A (ja) 1997-04-16 1998-10-27 Hitachi Ltd レーザ結晶化方法及びそれを用いた半導体装置並びに応用機器
JP3586558B2 (ja) * 1998-04-17 2004-11-10 日本電気株式会社 薄膜の改質方法及びその実施に使用する装置
JP3289681B2 (ja) * 1998-07-01 2002-06-10 日本電気株式会社 半導体薄膜の形成方法、パルスレーザ照射装置、および半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100966743B1 (ko) * 2010-02-16 2010-06-29 주식회사 삼성 에스앤에스 패널 온돌바닥 미장층의 균열방지구가 구비된 단열재

Also Published As

Publication number Publication date
KR20050048682A (ko) 2005-05-24
TW488079B (en) 2002-05-21
JP2001319891A (ja) 2001-11-16
WO2001086705A1 (fr) 2001-11-15
KR100738295B1 (ko) 2007-07-12
US7063999B2 (en) 2006-06-20
US7396712B2 (en) 2008-07-08
US20060189034A1 (en) 2006-08-24
US20040009632A1 (en) 2004-01-15

Similar Documents

Publication Publication Date Title
KR100738295B1 (ko) 박막 처리 방법 및 박막 처리 장치
KR100534501B1 (ko) 박막 처리 방법 및 박막 처리 장치
KR100383419B1 (ko) 기판상의 소망하는 위치에 반도체막을 형성하는 방법
US8710507B2 (en) Semiconductor thin film, thin film transistor, method for manufacturing same, and manufacturing equipment of semiconductor thin film
JP3586558B2 (ja) 薄膜の改質方法及びその実施に使用する装置
US7943936B2 (en) Crystallizing method, thin-film transistor manufacturing method, thin-film transistor, and display device
KR100382868B1 (ko) 반도체박막 가열장치
JP2009164637A (ja) 半導体装置の作製方法及びレーザー照射装置
JP4322373B2 (ja) 膜体部改質装置及び膜体部改質方法
JP4769491B2 (ja) 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
JP4900128B2 (ja) 半導体薄膜改質方法
JP3496678B1 (ja) 半導体薄膜
JP2008098310A (ja) 結晶化方法、被結晶化基板、薄膜トランジスタの製造方法、薄膜トランジスタ及び表示装置
JP2005175380A (ja) 半導体装置の製造方法、半導体装置および表示装置、半導体装置用基板及び表示装置用基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
A107 Divisional application of patent
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050412

Effective date: 20060829

WITB Written withdrawal of application