KR20030009593A - 수소 플라즈마 및 급속 열처리의 이중 전처리 단계를포함하는 구리 전착방법 - Google Patents

수소 플라즈마 및 급속 열처리의 이중 전처리 단계를포함하는 구리 전착방법 Download PDF

Info

Publication number
KR20030009593A
KR20030009593A KR1020010044100A KR20010044100A KR20030009593A KR 20030009593 A KR20030009593 A KR 20030009593A KR 1020010044100 A KR1020010044100 A KR 1020010044100A KR 20010044100 A KR20010044100 A KR 20010044100A KR 20030009593 A KR20030009593 A KR 20030009593A
Authority
KR
South Korea
Prior art keywords
copper
hydrogen plasma
conductive film
pretreatment
diffusion barrier
Prior art date
Application number
KR1020010044100A
Other languages
English (en)
Other versions
KR100413632B1 (ko
Inventor
이종무
이한승
Original Assignee
학교법인 인하학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 인하학원 filed Critical 학교법인 인하학원
Priority to KR10-2001-0044100A priority Critical patent/KR100413632B1/ko
Publication of KR20030009593A publication Critical patent/KR20030009593A/ko
Application granted granted Critical
Publication of KR100413632B1 publication Critical patent/KR100413632B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Abstract

본 발명은 a) p-type (100) Si 웨이퍼 상에 확산 방지막을 스퍼터링(sputtering)하는 단계; b) 상기 스퍼터링된 확산 방지막의 표면상에 구리 전도막(seed layer)을 연속 증착하여 구리 전도막/확산 방지막/SiO2/Si의 기판을 형성하는 단계; c) 상기 구리 전도막을 포함한 기판을 수소 플라즈마 전처리로 세정하는 단계; d) 상기 세정된 구리 전도막을 포함하는 기판을 연속적으로 급속 열처리하는 단계; 및 e) 이중 전처리된 상기 구리 전도막표면상에 펄스 전류를 이용하여 구리 전해도금 단계를 포함하는 것으로, 상기 수소 플라즈마 및 급속 열처리의 이중 전처리를 포함하는 것을 특징으로 하는 구리 전착방법에 관한 것이다.

Description

수소 플라즈마 및 급속 열처리의 이중 전처리 단계를 포함하는 구리 전착방법 {The Method of Cu Electroplating Using Dual Pretreatment of Hydrogen Plasma/Rapid Thermal Annealing}
본 발명은 a) p-type (100) Si 웨이퍼 상에 확산 방지막을 스퍼터링하는 단계; b) 상기 스퍼터링된 확산 방지막의 표면상에 구리 전도막(seed layer)을 연속 증착하여 구리 전도막/확산 방지막/SiO2/Si의 기판을 형성하는 단계; c) 상기 구리 전도막을 포함한 기판을 수소 플라즈마 전처리로 세정하는 단계; d) 상기 세정된 구리 전도막을 포함하는 기판을 연속적으로 급속 열처리하는 단계; 및 e) 이중 전처리된 상기 구리 전도막 표면상에 펄스 전류를 이용하여 구리 전해도금 단계를 포함하는 구리 전착방법에 관한 것이다.
반도체 소자 제조를 위한 공정들은 집적 회로의 대용량화를 추구하기 위해 집적회로의 배선폭을 감소시키고, 배선 길이를 증가하는 추세에 따라 새로운 배선재료와 공정기술을 필요로 하고 있다. 특히, 소자간의 전기적인 연결을 위한 금속선 형성 공정에 있어서 접촉창 및 금속선의 선폭이 1 μm 이하로 작아짐에 따라 배선 전류 밀도의 증가로 생기는 소자 구동 전압의 손실을 줄이고, 배선 재료의 비저항을 줄일 수 있어야 한다.
기존의 배선 재료로 사용된 알루미늄은 RC time delay, cross-talk, 전기적 이동성(electromigration) 및 높은 저항의 문제로 인한 더 이상의 집적률을 기대하기 어렵다. 따라서, 알루미늄의 대체 배선 재료 연구가 활발히 진행되어 최근에는 구리가 알루미늄보다 30 % 가량 낮은 비저항 (1.67 μΩㆍcm)으로 소자의 신뢰성을 갖을 뿐 아니라 전기적 이동성(electromigration)이나 실리콘 기판과의 고용에 의한 접속부 침투의 단점이 없기 때문에 차세대 금속선 형성 재료로 크게 주목받고 있다.
구리 배선을 논리 소자와 메모리 소자에 적용하기 위해서는 반도체 공정에 부합한 구리공정이 개발되어야 하고, 소자 특성도 기존특성보다 향상되기 위해서는 구리에 증착, 확산방지막, 구리식각, 구리 이온전도의 문제를 해결해야 한다.
상기 문제를 해결하기 위하여 IBM, TI사 등의 유명 반도체 회사들이 구리칩 개발에 이미 활발한 연구가 진행되어, 1998년도에는 구리 배선 기술을 실제 제품에 적용하여 양산에 돌입하는 집적회로 공정에 전환점을 마련하였다. 메모리 소자의 높은 비중을 갖는 국내 반도체 산업도 구리 배선의 비메모리 소자 개발이 최근에 들어서야 부분적으로 구리를 적용하거나 연차적으로 생산품에 적용할 계획을 가지고 연구가 진행되고 있다.
구리는 기존의 플라즈마 에칭으로 식각이 곤란한 배선형성의 문제가 있다. 이러한 식각곤란성을 극복하기 위해 절연물질을 에칭하여 트렌치(trench) 또는 비어(via)를 형성한 후, 구리를 채워넣고 화학 기계적인 연마(Chemical Mechanical Polishing; CMP)를 진행하는 상감공정(damascene process) 방법이 시도되고 있다. 이때, 구리와 함께 사용할 유전체 박막 재료는 폴리이미드와 같은 유전 상수가 낮은 고분자 재료가 도입되어 상기 유전체 박막의 안정 온도 범위인 350 ℃이상에서 구리 도포가 가능하며, 더불어, 다양한 구리 도포 기술의 개발이 요구되고 있다.
구리 배선을 증착시키는 공정은 건식 방법 및 습식 방법이 있으며, 상기 건식 방법으로는 화학기상 증착(chemical vapor deposition) 및 물리기상 증착(phsical vapor deposition)이며, 상기 물리기상 증착은 대표적 방법으로 스퍼터링(sputtering)을 포함하고 있고, 습식 방법으로는 전해 및 무전해질 법이 있다.
상기 증착 방법의 선택은 상호 절충되는 장점을 있다. 일반적으로 비어홀(via hole)에 aspect ratio는 3 이상을 요구하는데 스퍼터링(sputtering)방법은 1.5 정도의 한계가 있고, 화학기상 증착법은 채움성이 높아 aspect ratio가 3 이상의 조건을 만족하지만 증착 속도가 너무 느린 단점이 있다. 또한, 상기의 화학기상 증착법은 장비나 유기재료의 가격이 비싼 단점이 있다. 그러나 막질의 양호성면에서는 스퍼터링(sputter)방법이 가장 우수하고, 전해법 및 화학기상 증착법 순서로 특징된다.
최근 제시된 전해도금(electroplating)법은 도포 온도가 낮고, 건식공정에비해 공정이 간단하고 전착된 구리의 순도가 우수하다는 장점뿐만 아니라, 비어(via)와 배선을 동시에 형성하는 이중 상감공정(dual damascene process)으로 제조 단가가 저렴하고, 도포된 구리 막의 질이 우수하고, 트렌치/비어(via) 채움성 역시 우수하다. 특히, 무전해질법보다 막 증착 속도가 더 빠르고, 도금액이 안정하며, 제어가 용이하며 구리의 상감공정(damascene process)의 트렌치/비어(via)의 채움성에 효과가 큰 것으로 차세대 다층 배선 기술로 개발이 요구되고 있다.
이에 본 발명자들은 상기와 같은 문제점들을 해결하기 위하여 노력하던 중, 본 발명은 전해도금법에 필수적인 구리 전도막 표면을 수소 플라즈마 및 급속 열처리의 이중 전처리하여 구리 전도막의 특성을 향상시키고, 상기 이중 전처리 단계가 구리 전도막의 표면상에 있는 불순물을 제거하는 역할을 함으로써, 최종 전착된 구리 전착막의 표면이 부드러우며 두께가 균일하고 전기 저항이 낮음을 알아냄으로써 본 발명을 완성하였다.
본 발명의 목적은 a) p-type (100) Si 웨이퍼 상에 확산 방지막을 스퍼터링하는 단계; b) 상기 스퍼터링된 확산 방지막의 표면상에 구리 전도막을 연속 증착하여 구리 전도막/확산 방지막/SiO2/Si의 기판을 형성하는 단계; c) 상기 구리 전도막을 포함한 기판을 수소 플라즈마 전처리로 세정하는 단계; d) 상기 세정된 구리 전도막을 포함하는 기판을 연속적으로 급속 열처리하는 단계; 및 e) 이중 전처리된상기 구리 전도막 표면상에 펄스 전류를 이용하여 구리 전해도금 단계를 포함하는 구리 전착방법을 제공하는 것이다.
도 1은 본 발명의 구리 전도막 표면을 5,000 배율의 주사현미경을 이용하여 수소 플라즈마 전처리 단계를 플라즈마 노출 시간을 10 분으로 고정하고, rf-전원의 변화에 따라 전착된 구리층 표면을 나타낸 것이고,
(a) 20 W (b) 60 W (c) 100 W 및 (d) 140 W.
도 2는 본 발명의 구리 전도막 표면을 플라즈마 노출 시간 10 분 및 rf-전원의 변화에 따라 수소 플라즈마 전처리한 후, 급속 열처리 단계를 350 ℃ 에서 30 초동안 실시했을 경우, RMS(root mean square) 거칠기 값을 나타낸 것이고,
(a) 수소 플라즈마 전처리만 실시한 경우 및
(b) 수소 플라즈마 및 급속 열처리의 이중 전처리를 실시한 경우.
도 3은 본 발명의 구리 전도막 표면을 10,000 배율의 주사현미경을 이용하여 수소 플라즈마 전처리 단계를 rf-전원을 100 W으로 고정하고, 플라즈마 노출 시간의 변화에 따라 전착된 구리층 표면을 나타낸 것이고,
(a) 1 분 (b) 5 분 (c) 10 분 및 (d) 20 분.
도 4는 본 발명의 구리 전도막 표면을 rf-전원 100 W 및 플라즈마 노출 시간의 변화에 따라 수소 플라즈마 전처리 후, 급속 열처리 단계를 350 ℃ 에서 30 초동안 실시했을 경우, RMS(root mean square) 거칠기 값을 나타낸 것이며,
(a) 수소 플라즈마 전처리만 실시한 경우 및
(b) 수소 플라즈마 및 급속 열처리의 이중 전처리를 실시한 경우.
도 5는 본 발명의 구리 전도막 표면에 rf-전원을 100 W 및 플라즈마 노출 시간을 10 분으로 고정된 수소 플라즈마 전처리 후, 급속 열처리 단계를 30 초동안 열처리 온도에 따라 전착된 구리층 표면을 나타낸 것이고,
(a) 수소 플라즈마 전처리만 실시한 실온의 경우 (b) 수소 플라즈마 및 급속 열처리를 350 ℃ (c) 450 ℃ 및 (d) 500 ℃에서 실시한 경우.
도 6은 본 발명에서 구리 전도막의 탄소 피크를 XPS로 관찰된 것이고,
(a) 통상적인 탄소 피크 (b) 수소 플라즈마 전처리만 실시한 경우 및 (c) 수소 플라즈마 및 급속 열처리의 이중 전처리를 실시한 경우.
도 7은 본 발명에서 구리 전도막의 산소 피크를 XPS로 관찰된 것이고,
(a) 통상적인 산소 피크 (b) 수소 플라즈마 전처리만 실시한 경우 및 (c) 수소 플라즈마 및 급속 열처리의 이중 전처리를 실시한 경우.
도 8은 본 발명에서 구리 전도막의 구리-산소 피크를 XPS로 관찰된 것이고,
(a) 통상적인 구리-산소 피크 (b) 수소 플라즈마 전처리만 실시한 경우 및 (c) 수소 플라즈마 및 급속 열처리의 이중 전처리를 실시한 경우.
도 9는 본 발명의 전처리 단계에 따른 전기 비저항도의 값을 비교한 것이다.
(a) 단순 증착된 경우 (b) 수소 플라즈마 전처리만 실시한 경우 및 (c) 수소 플라즈마 및 급속 열처리의 이중 전처리를 실시한 경우.
도 10은 본 발명의 구리 전도막 표면에 10,000 배율의 주사현미경을 이용하여 rf-전원 100 W 및 플라즈마 노출 시간 10 분으로 고정된 수소 플라즈마 전처리 후, 급속 열처리 단계를 350 ℃에서 30 초동안 이중 전처리를 실시한 경우, 최종 전착된 구리 전착막의 표면을 나타낸 것이고,
본 발명은 수소 플라즈마 및 급속 열처리의 이중 전처리 단계를 포함하는 것을 특징으로 하는 구리 전착방법으로 보다 구체적으로는, a) p-type (100) Si 웨이퍼 상에 확산 방지막을 스퍼터링하는 단계; b) 상기 스퍼터링된 확산 방지막의 표면상에 구리 전도막을 연속 증착하여 구리 전도막/확산 방지막/SiO2/Si의 기판을 형성하는 단계; c) 상기 구리 전도막을 포함한 기판을 수소 플라즈마 전처리로 세정하는 단계; d) 상기 세정된 구리 전도막을 포함하는 기판을 연속적으로 급속 열처리하는 단계; 및 e) 이중 전처리된 상기 구리 전도막 표면상에 펄스 전류를 이용하여 구리 전해도금 단계를 포함하는 구리 전착방법을 제공한다.
구리 배선이 실용화에 적용되기 위해서는 구리가 산화막으로 확산되거나 구리 자체의 산화로 인해, 층간 절연막과 완전히 격리되어야 한다. 상기의 목적으로 구리의 주위를 둘러싸는 확산 방지막을 구비함으로써 구리가 유전막이나 규소를 통한 확산을 막을 수 있다.
상기 확산 방지막은 내화금속(Ti, Ta, W), 내화 금속의 질화물(TiN, TaN, WN) 그리고 삼원계(TaSiN, WBN)를 사용할 수 있고, 상기 내화금속의 일례로는 Ti, Ta 및 W을 들 수 있고, 내화 금속의 질화물로는 TiN, TaN 및 WN을 들 수 있으며,삼원계의 예로는 TaSiN 및 WBN 등을 사용한다. 특히, Ti, TiN은 도입이 가장 용이하여 기존에 사용되고 있으나, 확산 방지의 효과가 약하여 두께를 두껍게 해야 하는 문제점이 있어, 최근에는 확산 방지의 효과도 뛰어나며, 두께의 박막화가 가능한 Ta, TaN 및 WN이 보다 바람직하다. 더욱 바람직하기로는 층간 절연막 및 구리와의 밀착성에 효과적인 Ta 및 TaN을 사용하는 것이다.
전해도금(electroplating)법은 양극과 음극사이에 전류를 인가해 주어 양극에서는 산화반응이 일어나고 음극에서는 환원 반응이 일어나게 하여 음극에 있는 재료에 원하는 금속을 입히는 공정이다. 이때, 음극에 있는 재료에 원하는 금속을 입히기 과정에서 수용액 중에 웨이퍼를 담그면서 증착함으로써, 전원과 수용액이 연결될 수 있도록 계단 도포가능한 전도막(seed layer)이 필수적이다.
상기 전도막은 구리 핵생성에 중요한 요소이며, 일예로는 전도막의 전기 전도성이 높은 경우는 낮은 전기 전도성을 가진 표면보다 구리 핵생성에 우수한 결과를 보이고 있다. 따라서, 전해도금법에 있어, 구리 핵생성은 전도막 표면 상태에 민감한 영향을 받으므로 상기 전도막은 매우 순수하고 균일하며, 낮은 전기 저항, 부드러운 표면, 확산 방지막과의 좋은 접착성을 갖추어야 한다.
상기 조건을 만족하는 전도막이 구리 전해도금법에 도입되면 우수한 막의 증착과 공간 채움성(gap filling)이 가능하며, 전도막의 두께는 전해도금 자체의 도포성(coverage)에 크게 기인함으로써, 구리 전해도금을 위한 전도막의 물리 화학적 특성이 실제 소자제조 공정에 전기적 및 구조적 특성을 변화시키는 중요한 요인이된다.
상기 구리 전도막의 특성을 향상시킴으로써 최종적으로 우수한 구리 전착막을 형성하기 위하여, 본 발명의 수소 플라즈마 및 급속 열처리의 이중 전처리 단계의 바람직한 조건 및 상기 조건이 미치는 효과를 이하 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 구리 전도막 표면을 5,000 배율의 주사현미경을 이용하여 수소 플라즈마 전처리 단계를 플라즈마 노출 시간을 10 분으로 고정하고, rf-전원 20 W ∼ 140 W의 변화에 따라 전착된 구리층 표면을 나타낸 것이다. 초기 전처리를 실시할 경우, 전해 증착된 구리 입자 크기는 매우 미세하고 부드러운 막이 얻어지는 반면에 rf-전원을 증가함에 따라 전착된 구리의 입자 크기와 표면의 각진 구조가 증가하였다.
도 2는 본 발명의 구리 전도막 표면을 플라즈마 노출 시간 10 분으로 고정하고, rf-전원 20 W ∼ 140 W의 변화에 따라 수소 플라즈마 전처리한 후, 급속 열처리 단계를 350 ℃에서 30 초동안 실시했을 경우, RMS(root mean square) 거칠기 값을 나타낸 것이다. 이때, 구리 전도막 표면상태와 거칠기(Roughness)는 Atomic force microscopy으로 관찰하였다. 상기도 2에서 보는 바와 같이, rf-전원이 20 W와 60 W에서는 수소 플라즈마 전처리 단계만을 실시한 경우와 수소 플라즈마 및 급속 열처리 이중 전처리를 실시한 경우간에는 RMS 거칠기 값의 차이를 보이지 않으나, 100 W 이상에서부터 조금씩 차이가 나기 시작하여 140 W의 전원에서는 수소 플라즈마 단계만은 실시한 경우 RMS 거칠기 값이 크게 증가하는 것으로 입자의 크기가 증가함을 의미한다. 이러한 경향은 rf-전원의 증가로 에너지를 갖는 수소 이온이 충돌하여 표면 손상을 일으켰기 때문이며, 따라서 본 발명의 rf-전원은 RMS 거칠기 값이 제일 적게 나온 100 W가 가장 바람직하다.
도 3은 본 발명의 구리 전도막 표면을 10,000 배율의 주사현미경을 이용하여 수소 플라즈마 전처리 단계를 rf-전원 100 W로 고정하고, 플라즈마 노출 시간 1 분 ∼ 20 분의 변화에 따라 전착된 구리층 표면을 나타낸 것이고, 플라즈마 노출시간이 증가함에 따라 구리의 입자 크기가 커지고 각진 구조가 증가함을 보이고 있다.
도 4는 본 발명의 구리 전도막 표면을 rf-전원 100 W 및 플라즈마 노출 시간 10 분으로 고정된 수소 플라즈마 전처리 후, 급속 열처리 단계를 350 ℃에서 30 초동안 실시했을 경우 RMS(root mean square) 거칠기 값을 나타낸 것이며,도 4에서 보는 바와 같이 수소 플라즈마 및 급속 열처리의 이중 전처리 단계를 실시했을 경우, 수소 플라즈마 단계만을 실시한 경우보다 RMS 거칠기 값이 저하되어 더욱 부드러운 계면을 얻을 수 있다. 상기 결과로부터 RMS(root mean square) 거칠기 값이 가장 낮은 경우는 수소 플라즈마 및 급속 열처리의 이중 전처리를 실시하고 플라즈마 노출 시간이 10 분일 경우이며, 따라서 본 발명의 바람직한 플라즈마 노출 시간은 10 분이다.
도 5는 본 발명의 구리 전도막 표면에 rf-전원을 100 W 및 플라즈마 노출 시간을 10 분으로 고정된 수소 플라즈마 전처리 후, 급속 열처리 단계를 30 초동안 열처리 온도에 따라 전착된 구리층 표면을 나타낸 것이다.
도 5에서 보는 바와 같이, (a) 수소 플라즈마 전처리만 실시한 경우는 RMS 거칠기값이 4.47 nm 이고, 수소 플라즈마 및 급속 열처리의 이중 전처리된 경우, 상기 급속 열처리 온도가 (b) 350 ℃의 경우 (c) 450 ℃의 경우 및 (d) 500 ℃의 경우의 RMS 거칠기 값은 각각 2.41, 3.43 및 6.82 nm이다. 상기 결과로부터 수소 플라즈마 전처리만 실시한 경우 보다 350 ℃에서 30 초간 열처리로 이중 전처리된 표면이 가장 부드럽게 나타나 바람직한 조건이며, 그 이상의 온도에서는 오히려 RMS 거칠기 값이 증가하였다. 이는 결정립 성장과 더불어 구리 원자의 내부로의 확산과 구리 박막과 열처리 분위기 중의 잔류성분과의 표면 반응으로 거친 입자가 관찰된다.
이하 본 발명을 실시예에 의해 보다 상세히 설명한다.
단, 하기 실시예는 본 발명의 내용을 예시하는 것일 뿐, 본 발명의 범위가 실시예에 의해 한정되는 것은 아니다.
<실시예 1> 수소 플라즈마 및 급속 열처리의 이중 전처리를 포함한 구리 전착과정
자연 산화막과 Si 웨이퍼 표면의 불순물을 제거하기 위해 희석된 HF용액(HF:Deionezed water = 1:20)에서 에칭한 후, 탈 이온수로 세정을 하고 질소가스로 p-type Si(100) 기판을 건조시켰다. 타겟(Target)은 99.999 % 순도를 가지는 직경 3" 및 두께 1/4"의 탄탈륨(Ta)과 구리(Cu) 타겟을 각각 사용하고, 10-6Torr이하로 기본 진공을 펌핑한 후, 탄탈륨(Ta) 타겟을 질소와 아르곤 분위기 하에서 250 Å 두께로 TaN막의 확산방지막을 스퍼터링하였다. 이때, 스퍼터링에 필요한 전원은 300 W과 공정압력은 5 mTorr로 유지시켰다. 진공이 계속 유지되는 동일한 공정조건으로 구리(Cu) 타겟을 아르곤으로 스퍼터링(sputtering)하면서 구리 전도막을 400 ∼ 600 Å두께로 증착시켰다.
상기 증착된 확산방지막과 구리 전도막 사이의 접착력을 향상시키기 위해 증착되는 시간 간격을 최소화하여 Cu seed/TaN/SiO2/Si 기판을 얻었다. 상기 Cu seed/TaN/SiO2/Si 기판이 진공 상태에서 깨질 경우 자연 산화막이 형성되고, 형성됨과 동시에 rf-전원 100 W 및 플라즈마 노출시간을 10 분으로 고정된 수소 플라즈마 전처리로 상기 구리 전도막을 포함하는 Cu seed/TaN/SiO2/Si 기판 표면을 세정하였다. 이후, 연속적으로 급속 열처리 (rapid thermal annealing)를 350 ℃에서 온도 도달 시간은 15 초, 온도 유지 시간은 30 초로 고정하였으며 두 전처리 과정 모두 10-6이하의 기본 진공도를 유지시켰다.
본 발명의 상기의 단계에서 이중 전처리된 구리 전도막(Cu seed) 표면은 전해도금하는 과정에서 대기상 노출되고, 대기 중에 산소와 반응하여 Cu-O 결합을 구리 전도막 내에 생성한다. 이 밖에도 표면에 플로르, 탄소, 질소, 황 및 염소의 불순물이 전해도금법에 직접 참여하여 최종적으로 구리전착에 있어 핵생성을 방해하고, 밀착성이나 막 특성 저하시키는 중요한 요인이 된다.
도 6은 본 발명에서 구리 전도막의 탄소 피크를 XPS(X-ray photoelectron spectroscopy)로 관찰된 것으로, 통상적인 탄소 피크는 284.5 eV 상에 나타나고, 상기의 피크의 반치폭(F.W.H.M.)이 수소 플라즈마 전처리 단계만을 실시한 경우 현저히 작아진다.
도 7은 본 발명에서 구리 전도막의 산소 피크를 XPS로 관찰된 것으로, 통상적인 산소 피크가 531.0 eV 상에 나타나고, 수소 플라즈마 전처리 단계만을 실시한 경우, 상기 산소 피크의 반치폭(F.W.H.M.)이 현저히 줄고, 수소 플라즈마 및 급속 열처리 이중 전처리를 실시한 경우 그 세기가 보다 감소되었으나, 감소 경향은 수소 플라즈마만을 실시한 경우보다 작게 관찰되었다.
도 8은 본 발명의 구리 전도막의 구리-산소 피크를 XPS로 관찰된 것으로, 두 개의 933.6 eV 및 953.5 eV 영역에서 피크(shake-up satellite peak)가 관찰되었고, 이는 Cu-O2결합이 아닌 Cu-O 결합을 나타낸다. 수소 플라즈마 전처리만을 실시한 경우에서 933.6 eV의 해당되는 피크인 Cu-O 세기가 가장 크게 줄고, 수소 플라즈마 및 급속 열처리 이중 전처리를 실시한 경우 그 세기가 보다 감소되었다.
결론적으로, Cu seed/TaN/SiO2/Si 기판 표면상에 생성된 탄소, 산소 및 Cu-O의 농도가 수소 플라즈마 전처리만 실시한 경우 크게 감소되는 것을 관찰함으로써, 본 발명의 수소 플라즈마 전처리를 통한 건식 세정방법은 불순물의 농도를 크게 감소시킬 수 있다.
이것은 수소 플라즈마 전처리 공정동안 구리 전도막의 표면상에 존재하는 약간의 탄소 원자(C)는 메탄(CH4)을 형성하기 위해 수소(H2)와 반응하고 산소(O2)는 물(H2O)을 형성하기 위해 수소원자(H2)와 반응한다. 결과로서 구리 전도막 표면에는 형성된 메탄 가스(CH4)와 물(H2O)이 고온상에서 증발되고, 순수한 구리 원자만이 존재한다.
따라서, 본 발명의 수소 플라즈마 전처리 단계를 통한 Cu seed/TaN/SiO2/Si 기판 상부 표면은 불순물의 농도가 감소되어 보다 평활해지며, 순수한 구리 원자의 농도를 높일수 있고, 최종 전착되는 구리 전착막의 핵생성과 성장에 효과적이다.
도 9는 본 발명의 전처리 단계에 따른 전기 비저항도의 값을 비교한 것으로써, 수소 플라즈마 전처리만을 실시한 경우와 수소 플라즈마 및 급속 열처리의 이중 전처리를 실시한 경우를 비교하기 위하여 four point probe를 이용하여 각각 비저항을 6 번씩 측정하고, 그 중 최고 값과 최저값을 뺀 나머지 4 개의 평균값을 비교하였다.
일반적으로 표면산란, 입계산란, 불순물, 입내결함으로 인한 잔류저항 때문에 단순 증착된 경우(a), 순수한 구리의 경우가 1.67 μΩㆍcm인 반면에 구리박막의 비저항 값이 2.5 μΩㆍcm으로 높은 값을 보이고 있다. 수소 플라즈마 전처리만을 실시한 경우(b) 및 수소 플라즈마 및 급속 열처리의 이중 전처리를 실시한 경우(c)는 각각 2.2 및 1.9 μΩㆍcm로서 비교적 낮아진 비저항도를 보이고 있다. 상기 급속 열처리의 전처리 단계에 의해 결정립들간의 응집이 활발히 진행됨과 동시에 결정립 성장이 이루어져 조밀한 박막이 발달되고, 결정립계 감소, 결함 농도저하, 미세구조 및 표면 형태 개선에 의한 잔류비저항이 낮아진 것으로 본다.
원자 충진밀도가 높은 면일수록 낮은 표면에너지를 가지므로 열처리시 박막의 표면에너지가 낮추어지려는 경향에 의해 초조밀면 쪽으로 배향이 이루어진다. 열처리에 의해 표면 이동도가 커진 구리원자가 fcc구조의 최조밀도 (111)면으로 주도적인 결정립 성장이 이루어졌음을 알 수 있다. 또한 전기적 이동성(electromigration)은 입계확산을 통해 주도적으로 발생되고, 이로 인한 금속 배선 파단은 배선층이 (111)배향을 가질 때 입계확산 계수를 낮추어 가장 효과적으로 저지할 수 있으므로, 본 발명의 수소 플라즈마 및 급속 열처리의 이중 전처리를 실시한 경우, 전기적 이동성(electromigration)에 대한 내성이 커지는 것을 의미한다.
도 10은 본 발명의 구리 전도막 표면에 10,000 배율의 주사현미경을 이용하여, rf-전원 100 W 및 플라즈마 노출 시간을 10 분으로 고정된 수소 플라즈마 전처리 후, 급속 열처리 단계를 350 ℃에서 30 초동안 이중 전처리를 실시한 경우, 최종 전착된 구리 전착막의 표면을 보이고 있으며, 상기 표면이 부드럽고 평활한 구리 전착막의 형성됨이 관찰되었다.
이상에서 상술한 바와 같이, 본 발명은 p-type (100) Si 웨이퍼상에 스퍼터링하여 확산 방지막을 증착하고, 구리 전도막을 연속 증착하여 형성된 상기 구리 전도막 표면에 rf-전원을 100 W 및 플라즈마 노출 시간을 10 분으로 고정된 수소 플라즈마 전처리 후, 연속적으로 급속 열처리 단계를 350 ℃에서 30 초동안 이중 전처리를 통하여 구리 전도막의 특성을 향상시키고, 최종 전착된 구리 전착막의 표면이 부드러우며 두께가 균일하고 낮은 전기 저항이 관찰되었다.

Claims (8)

  1. a) p-type (100) Si 웨이퍼 상에 확산 방지막을 스퍼터링(sputtering)하는 단계;
    b) 상기 스퍼터링된 확산 방지막의 표면상에 구리 전도막(seed layer)을 연속 증착하여 구리 전도막/확산 방지막/SiO2/Si의 기판을 형성하는 단계;
    c) 상기 구리 전도막을 포함한 기판을 수소 플라즈마 전처리로 세정하는 단계;
    d) 상기 세정된 구리 전도막을 포함하는 기판을 연속적으로 급속 열처리하는 단계; 및
    e) 이중 전처리된 상기 구리 전도막을 포함하는 기판 표면상에 펄스 전류를 이용하여 구리 전해도금 단계를 포함하는 구리 전착방법.
  2. 제 1 항에 있어서, 상기 확산 방지막이 내화금속의 질화물인 TaN을 증착하는 것을 특징으로 하는 구리 전착방법.
  3. 제 1 항에 있어서, 상기 수소 플라즈마 전처리가 rf-전원이 20 W ∼ 140 W 및 플라즈마 노출 시간이 1 분 ∼ 20 분동안 처리되는 것을 특징으로 하는 구리 전착방법.
  4. 제 3 항에 있어서, 상기 수소 플라즈마 전처리가 rf-전원이 100 W 이고, 플라즈마 노출 시간이 10 분동안 처리된 것을 특징으로 하는 구리 전착방법.
  5. 제 1 항에 있어서, 상기 급속 열처리 전처리 단계가 350 ℃ ∼ 500 ℃ 이고, 30 초동안 처리되는 것을 특징으로 하는 구리 전착방법.
  6. 제 5 항에 있어서, 상기 급속 열처리 전처리 단계가 350 ℃에서 30 초동안 처리된 것을 특징으로 하는 구리 전착방법.
  7. 제 1 항에 있어서, 상기 수소 플라즈마 전처리가 구리 전도막 표면의 불순물 또는 금속 산화물을 제거하는 것을 특징으로 하는 구리 전착방법.
  8. 제 7 항에 있어서, 상기 구리 전도막 표면의 불순물 또는 금속 산화물로는탄소, 산소 또는 구리-산소가 제거된 것을 특징으로 하는 구리 전착방법.
KR10-2001-0044100A 2001-07-23 2001-07-23 수소 플라즈마 및 급속 열처리의 이중 전처리 단계를포함하는 구리 전착방법 KR100413632B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0044100A KR100413632B1 (ko) 2001-07-23 2001-07-23 수소 플라즈마 및 급속 열처리의 이중 전처리 단계를포함하는 구리 전착방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0044100A KR100413632B1 (ko) 2001-07-23 2001-07-23 수소 플라즈마 및 급속 열처리의 이중 전처리 단계를포함하는 구리 전착방법

Publications (2)

Publication Number Publication Date
KR20030009593A true KR20030009593A (ko) 2003-02-05
KR100413632B1 KR100413632B1 (ko) 2003-12-31

Family

ID=27716129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0044100A KR100413632B1 (ko) 2001-07-23 2001-07-23 수소 플라즈마 및 급속 열처리의 이중 전처리 단계를포함하는 구리 전착방법

Country Status (1)

Country Link
KR (1) KR100413632B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804496B1 (ko) * 2006-04-12 2008-02-20 재단법인서울대학교산학협력재단 나노 전해도금법을 이용한 수지상 구조의 구리 팁의형성방법 및 이를 이용한 탄소나노화이버 및탄소나노코일의 형성방법
WO2008140248A1 (en) * 2007-05-14 2008-11-20 Nest Corp. Method for removing photoresist and contaminants
KR101294748B1 (ko) * 2006-12-11 2013-08-08 엘지디스플레이 주식회사 구리막 형성방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2051287A4 (en) 2006-08-10 2014-05-21 Ulvac Inc METHOD FOR FORMING A CONDUCTIVE FILM, THIN FILM TRANSISTOR, PANEL WITH THIN FILM TRANSISTOR AND METHOD FOR PRODUCING A THIN FILM TRANSISTOR
CN101512730A (zh) 2006-10-12 2009-08-19 株式会社爱发科 导电膜形成方法、薄膜晶体管、带有薄膜晶体管的面板以及薄膜晶体管的制造方法
KR102200031B1 (ko) 2019-08-27 2021-01-07 부산대학교 산학협력단 산화은 촉매의 산소 환원 반응 활성도 측정 방법
KR102216922B1 (ko) 2020-10-21 2021-02-17 부산대학교 산학협력단 산소 및 이산화탄소 환원용 금속 촉매의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319728B1 (en) * 1998-06-05 2001-11-20 Applied Materials, Inc. Method for treating a deposited film for resistivity reduction
KR100407680B1 (ko) * 2000-06-20 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
KR100612548B1 (ko) * 2000-06-26 2006-08-11 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성 방법
KR20020054662A (ko) * 2000-12-28 2002-07-08 박종섭 반도체소자의 금속배선 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100804496B1 (ko) * 2006-04-12 2008-02-20 재단법인서울대학교산학협력재단 나노 전해도금법을 이용한 수지상 구조의 구리 팁의형성방법 및 이를 이용한 탄소나노화이버 및탄소나노코일의 형성방법
KR101294748B1 (ko) * 2006-12-11 2013-08-08 엘지디스플레이 주식회사 구리막 형성방법
WO2008140248A1 (en) * 2007-05-14 2008-11-20 Nest Corp. Method for removing photoresist and contaminants

Also Published As

Publication number Publication date
KR100413632B1 (ko) 2003-12-31

Similar Documents

Publication Publication Date Title
US7425506B1 (en) Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
KR100340776B1 (ko) 칩 상호 접속부 및 패키징 기술을 위한 인터록 및 고성능다중층 구조를 위한 방법 및 구조물
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US20080179747A1 (en) Method of manufacturing semiconductor apparatus, and semiconductor apparatus
US20030034251A1 (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
US8941240B2 (en) Fabricating a contact rhodium structure by electroplating and electroplating composition
KR20010021312A (ko) 전기도금 처리용 배리어층
WO2009101805A1 (ja) 半導体装置及びその製造方法
US20050029662A1 (en) Semiconductor production method
US6391774B1 (en) Fabrication process of semiconductor device
JP2002033323A (ja) 銅相互接続部を有する半導体デバイスの製造方法
KR100413632B1 (ko) 수소 플라즈마 및 급속 열처리의 이중 전처리 단계를포함하는 구리 전착방법
JP2002524837A (ja) 銅相互接続の電気移動耐性が改善されるように調整されたバリヤー層
JP3737366B2 (ja) 半導体装置及びその製造方法
JP4943111B2 (ja) 半導体装置の製造方法
US20150130064A1 (en) Methods of manufacturing semiconductor devices and a semiconductor structure
KR100421913B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20050122629A (ko) 반도체 소자의 구리 배선 구조 및 그 형성방법
KR100451767B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100286253B1 (ko) 질소플라즈마를 이용한 선택적 금속박막 증착방법 및 그를 이용한 다층금속 연결배선 방법
KR100451766B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100352661B1 (ko) 반도체 소자 배선용 구리 박막의 증착속도를 높이기 위한전처리 세정방법
KR20040008017A (ko) 반도체 소자의 구리 배선 형성방법
KR20020089777A (ko) 반도체 소자의 구리배선 형성방법
CN1426092A (zh) 化学气相法淀积氮化钛和铜金属层大马士革工艺

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121214

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131115

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151202

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20171205

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee