KR20030000479A - 클럭을 이용한 ｔＲＡＳ 딜레이 제어 장치 - Google Patents

Abstract

본 발명은 클럭을 이용한 tRAS 딜레이 제어 장치에 관한 것으로, 디램은 리프레시 동작을 수행할 때 워드라인을 활성화 시켰다가 자동적으로 디스에이블 해주어야 한다. 워드라인을 디스에이블 해주는 시간은 RAS 활성화 시간인 tRAS으로 스펙상 정의되는데 내부적으로 tRAS 구간 이후에 워드라인을 디스에이블 시키게 된다. 본 발명은 디램에서 리프레시 동작시 워드라인 활성화 구간을 클럭을 이용하여 제어하는 기술로서, 상술된 워드라인 디스에이블 시간을 정확히 정의하기 위하여 외부 클럭에 의하여 딜레이부의 플립플롭을 동기화 시킴으로써 공정 베리에이션이나 온도 등의 내부적인 요인에 의한 리프레시 특성 열화를 감소시킬 수 있게 된다.

Description

클럭을 이용한 ｔＲＡＳ 딜레이 제어 장치{tRAS delay control device using clock}

본 발명은 클럭을 이용한 tRAS 딜레이 제어 장치에 관한 것으로, 특히, 리프레시 동작시 워드라인 활성화 구간의 제어를 외부에서 들어오는 클럭으로 제어하여온도나 공정 베리에이션에 따른 리프레시 열화를 줄일 수 있도록 하는 클럭을 이용한 tRAS 딜레이 제어 장치에 관한 것이다.

일반적으로, 로오 어드레스 신호(Row Address Strobe 이하 RAS라 칭함)가 활성화 된 순간부터 디램에서 데이터가 읽혀지는 경로는 RAS가 입력되어 로오 어드레스 버퍼에서 생성된 제어신호에 의해 로오 어드레스 버퍼가 활성화되고, 이를 통해 X-어드레스를 받아들여 디코더로 전송한다.

따라서, 이에 해당하는 워드라인을 활성화시켜 셀의 데이터를 완전히 재저장 시킨 후 다시 프리차지 시킬 수 있을 때까지의 소요 시간을 RAS활성화 시간(이하 tRAS이라 칭함)이라 한다.

디램에서 리프레시 동작이 시작되면 워드라인을 활성화시키게 되는데, 워드라인이 활성화 된 후 tRAS시간 만큼의 내부적인 딜레이 경로를 거친 후 워드라인을 디스에이블 시키게 된다.

도 1은 종래 기술에 따른 tRAS 딜레이 제어 장치의 블록도이다.

도 1의 장치는 RC(Resistance,Capacitance) 딜레이 회로로 구성되고 리프레시 동작 신호 REF에 따라 tRAS를 제어하여 일정 시간 후에 워드라인 디스에이블 신호 WLRESET를 출력하는 RC딜레이부(10)와, 리프레시 동작 신호 REF를 버퍼링하여 워드라인 활성화 신호 WLSET를 출력하는 버퍼부(20)와, 버퍼부(20)로부터 인가되는 워드라인 활성화 신호 WLSET와 RC딜레이부(10)로부터 인가되는 워드라인 디스에이블 신호 WLRESET에 따라 워드라인 WL을 선택적으로 제어하는 워드라인 제어부(30)로 구성된다.

이러한 구성을 갖는 종래의 tRAS 딜레이 제어 장치는, 오토 리프레시(Auto refresh) 또는 셀프 리프레시(Self refresh)의 리프레시 동작신호 REF가 인에이블되면, 버퍼부(20)를 통해 워드라인 활성화 신호 WLSET가 버퍼링되어 워드라인 제어부(30)에 입력된다.

워드라인 제어부(30)는 이 워드라인 활성화 신호 WLSET에 의해 워드라인 WL을 활성화시키고 이에 따라 셀에 있는 데이터는 비트라인 센스 앰프를 통하여 리프레시가 수행된다.

다음에, 리프레시 동작 신호 REF가 RC딜레이부(10)에 입력되면 tRAS 구간동안 딜레이된 후 워드라인 디스에이블 신호 WLRESET가 워드라인 제어부(30)에 입력되고, 워드라인 제어부(30)는 다른 워드라인 WL에 연결된 셀들을 리프레시 하기 위하여 이미 활성화 된 워드라인을 디스에이블 시키고 리프레시를 중단하게 된다.

이렇게 워드라인을 디스에이블 시키는 시기는 내부적으로 스펙의 규정인 tRAS 시간에 의하여 결정되고, 그 만큼의 딜레이를 캐패시턴스와 레지스턴스를 이용하여 만들어 준다.

그런데, 종래의 tRAS딜레이 제어 장치는 리프레시를 수행할 때 tRAS 딜레이를 구현하기 위하여 RC딜레이를 이용하여 왔다.

이 딜레이 시간은 통상적으로 30ns 이상이 걸리게 되는데, 프로세스 베리에이션이나 온도 베리에이션에 의해서 딜레이 시간이 부족하거나 커지기 때문에 기설정된 스펙과 정확히 일치하지 않게 되는 문제점이 있다.

따라서, 이러한 딜레이 시간이 부족하게 되면 셀에 리프레시 할 수 있는 시간이 줄게 되어 리프레시 특성의 열화를 가져오게 되고, 레이아웃시 여러 가지 딜레이 옵션이 추가되면 레이아웃이 복잡해지는 문제점이 있다.

즉, 30ns 이상의 딜레이를 만들기 위해 쓰이는 저항 및 캐패시터 등이 레이아웃시 면적을 많이 차지하게 되는 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 외부에서 입력되는 클럭을 이용하여 리프레시 동작시에 클럭의 간격에 따라 tRAS시간을 측정함으로써 보다 정확한 리프레시 시간을 구현하고, 플립플롭을 사용하여딜레이를 제어함으로써 레이아웃 상의 사이즈를 줄일 수 있도록 하는데 그 목적이 있다.

도 1은 종래의 tRAS 딜레이 제어 장치에 관한 블록도.

도 2는 본 발명에 따른 클럭을 이용한 tRAS 딜레이 제어 장치의 구성도.

도 3은 본 발명의 딜레이부에 관한 상세 회로도.

도 4는 본 발명의 동작 타이밍도.

도 5는 본 발명의 딜레이부에 관한 다른 실시예.

< 도면의 주요 부분에 대한 부호의 설명 >

100 : 딜레이부 110 : 플립플롭부

120 : 제 1논리연산부 130 : 제 2논리연산부

140 : 제 2딜레이부 200 : 버퍼부

300 : 워드라인 제어부

상기한 목적을 달성하기 위한 본 발명의 클럭을 이용한 tRAS 딜레이 제어 장치는, 리프레시 동작 신호, 외부로부터 입력되는 클럭 및 카스 레이턴시 신호에 따라 라스 활성화 시간을 제어하여 일정 시간 이후에 워드라인 디세이블 신호를 출력하는 딜레이수단과, 리프레시 동작 신호를 버퍼링하여 워드라인 활성화 신호를 출력하는 버퍼부와, 버퍼부로부터 인가되는 워드라인 활성화 신호에 따라 워드라인을 활성화시키고, 딜레이수단으로부터 워드라인 디세이블 신호의 인가시 워드라인을 디스에이블 시키는 워드라인 제어부를 구비함을 특징으로 한다.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.

도 2는 본 발명에 따른 클럭을 이용한 tRAS 딜레이 제어 장치의 블록도이다.

도 2를 보면, 본 발명은 리프레시 동작 신호 REF, 내부 클럭 CLK_INT 및 카스 레이턴시 신호 CL(Cas Latency)에 따라 tRAS를 제어하여 일정 시간 후에 워드라인 디세이블 신호 WLRESET를 출력하는 딜레이부(100)와, 리프레시 동작 신호 REF를 버퍼링하여 워드라인 활성화 신호 WLSET를 출력하는 버퍼부(200)와, 버퍼부(200)로부터 인가되는 워드라인 활성화 신호 WLSET와 딜레이부(100)로부터 인가되는 워드라인 디세이블 신호 WLRESET에 따라 워드라인 WL을 선택적으로 제어하는 워드라인 제어부(300)로 구성된다.

여기서, 딜레이부(100)는 복수개의 플립플롭으로 구성되어 입력단으로 카스 레이턴시 신호 CL, 오토 리프레시나 셀프 리프레시 때에 인에이블되는 리프레시 동작 신호 REF 및 외부로부터 입력되는 클럭을 인가 받아 내부적으로 외부와 같은 주파수를 유지하며 발생되는 내부 클럭 CLK_INT이 입력된다.

이때, 카스 레이턴시 신호 CL는 디램에서 랜덤 리드 동작이 입력되었을 때 이 명령이 들어간 후 몇 클럭 이후에 리드한 데이터가 출력되는 것인가에 대한 규정으로써, 카스 레이턴시 신호 CL의 정보는 몇 ㎒의 주파수를 갖느냐에 따라 CL2, CL3 또는 CL4가 될 수도 있다.

예를 들어, 256M 디램의 "A"라는 제품이 카스 레이턴시 CL2 100㎒, CL3 133㎒의 클럭속도를 지원한다고 한다면, 100㎒ 동작시에 이 제품은 카스 레이턴시 신호 CL2가 내부적으로 발생되고, 133㎒ 클럭 속도에 대해서는 내부적으로 카스 레이턴시 신호 CL3가 발생되므로, 이 카스 레이턴시 신호 CL는 주파수 정보를 알 수 있는 중요한 신호이다.

따라서, 본 발명의 딜레이부(100)는 이 카스 레이턴시 신호 CL의 정보에 따라 tRAS 딜레이를 플립플롭으로 조절할 수 있다.

이러한 구성을 갖는 본 발명의 동작과정을 설명하자면 다음과 같다.

도 2를 보면, 리프레시가 활성화되면 리프레시 동작 신호 REF가 인에이블되고 이 리프레시 동작 신호 REF는 버퍼부(200)에 의해 버퍼링되어 워드라인 활성화신호 WLSET가 인에이블된다.

이 버퍼링된 워드라인 활성화 신호 WLSET는 워드라인 제어부(300)로 입력되고, 워드라인 제어부(300)에 의해 워드라인 WL이 활성화된다.

이때, 카스 레이턴시 신호 CL은 파워 업 신호가 완료된 후, 그리고 리프레시 동작이 시작되기 전에 이미 결정되어 DC레벨로 활성화되어 있고, 카스 레이턴시 신호 CL2가 활성화되면 나머지 카스 레이턴시 신호 CL3 및 CL4 등은 디스에이블된다.

이어서, 카스 레이턴시 신호 CL과 내부클럭 CLK_INT 정보에 따라 딜레이부(100)의 tRAS를 제어하고, 이 tRAS에 따라 일정시간 딜레이 후에 워드라인 디세이블 신호 WLRESET가 워드라인 제어부(300)에 입력되면 워드라인 WL이 디스에이블된다.

도 3은 본 발명의 딜레이부(300)에 대한 상세 회로도이다.

도 3에 도시된 딜레이부(300)는 직렬 연결된 5개의 플립플롭(111~115)으로 구성된 플립플롭부(110)를 구비하고, 입력신호로서 리프레시 동작 신호 REF를 입력받고, 각각의 플립플롭(111~115)을 제어하기 위한 내부클럭 CLK_INT이 각 플립플롭(111~115)에 인가된다,

그리고, 플립플롭(113~115)의 출력신호는 각각 제 1논리연산부(120)의 앤드게이트(121~123)의 일단에 연결되고, 앤드게이트(121~123)의 다른 일단으로는 각각 카스 레이턴시 신호 CL2,CL3,CL4가 입력된다.

이때, 각 앤드게이트(121~123)의 일단으로 입력되는 카스 레이턴시 신호 CL2,CL3,CL4는 카스 레이턴시 신호 CL2,CL3,CL4 중 선택된 카스 레이턴시 신호 CL만 오아 게이트로 구성된 제 2논리연산부(130)에 입력된다.

즉, 카스 레이턴시 신호 CL이 얼마냐에 따라 몇 개의 플립플롭을 거쳐서 제 2논리연산부(130)에 입력될 것인지가 결정된다.

한편, 도 3은 tRAS스펙이 "30ns"일 때를 가정하는 것이고, 만일 카스 레이턴시 CL2가 100㎒, CL3가 133㎒, CL4가 166㎒로 동작할 때 클럭의 한 주기는 각각 10ns, 7.5ns, 6ns이 될 수도 있다.

따라서, 이 클럭의 주기에 의거하여 카스 레이턴시 신호가 CL2일 때는 3개의 플립플롭이 동작하게 되어 정확히 30ns에서 워드라인 디세이블 신호 WLRESET이 발생하고, 카스 레이턴시 신호가 CL3일 때는 4개, 카스 레이턴시 신호가 CL4일 때는 5개의 플립플롭이 동작하게 되어 tRAS스펙이 만족하게 된다.

한편, 도 4는 본 발명의 동작과정을 나타내는 타이밍도이다.

도 4를 보면, tRAS는 워드라인 활성화 신호 WLSET에 따라 인에이블되고, 내부 클럭 CLK_INT에 의해 제어되는 워드라인 디스에이블 신호 WLRESET에 따라 디스에이블된다.

여기서, tRAS는 카스 레이턴시 신호 CL2,CL3,CL4에 따라 점점 늘어나는 것처럼 보이지만 이에 대응하는 주파수가 점점 높아지게 되므로 동일한 tRAS를 유지함을 알 수 있다.

한편, 도 5는 본 발명의 딜레이부에 관한 다른 실시예로서, tRAS스펙이 달라질 경우를 나타낸다.

도 5에서, tRAS가 만일 35ns가 되었을 경우에는 각 카스 레이턴시 신호 CL 별로 5ns의 딜레이를 갖는 제 2딜레이부(140)가 제 2논리연산부(130)의 출력에 더 구비된다.

여기서, 5ns 정도의 딜레이를 갖는 제 2논리연산부(140)가 더 구비되더라도 tRAS(30ns~35ns)를 RC딜레이로만 제어하는 종래에 비해 더 정확한 리프레시 타이밍을 제어할 수 있으며 면적 또한 절감할 수 있게 된다.

이상에서 설명한 바와 같이, 본 발명의 클럭을 이용한 tRAS 딜레이 제어 장치는, 외부클럭 및 카스 레이턴시 신호에 따라 딜레이를 제어하여 리프레시 타이밍을 정확하게 제어할 수 있을 뿐만 아니라, 플립플롭을 사용하여 딜레이부를 구성하므로 레이아웃 면적을 줄일 수 있는 효과를 제공한다.

Claims (7)

1. 리프레시 동작 신호, 외부로부터 입력되는 클럭 및 카스 레이턴시 신호에 따라 라스 활성화 시간을 제어하여 일정 시간 이후에 워드라인 디세이블 신호를 출력하는 딜레이수단;

   상기 리프레시 동작 신호를 버퍼링하여 워드라인 활성화 신호를 출력하는 버퍼부;

   상기 버퍼부로부터 인가되는 워드라인 활성화 신호에 따라 워드라인을 활성화시키고, 상기 딜레이수단으로부터 워드라인 디세이블 신호의 인가시 워드라인을 디스에이블시키는 워드라인 제어부를 구비함을 특징으로 하는 클럭을 이용한 tRAS 딜레이 제어 장치.
2. 제 1 항에 있어서, 상기 딜레이수단은

   상기 클럭에 의해 상기 리프레시 동작 신호를 제어하여 출력하는 복수개의 플립플롭을 구비한 플립플롭부;

   상기 각각의 플립플롭의 출력과 이에 대응되는 복수개의 카스 레이턴시 신호를 입력받아 논리연산하여 출력하는 제 1논리연산부; 및

   상기 제 1논리연산부의 출력을 논리연산하여 워드라인 디세이블 신호를 출력하는 제 2논리연산부를 구비함을 특징으로 하는 클럭을 이용한 tRAS 딜레이 제어 장치.
3. 제 2 항에 있어, 상기 복수개의 카스 레이턴시 신호는

   기설정된 주파수에 따라 각각 상이한 값이 설정되어 어느 하나의 카스 레이턴시 신호가 인에이블시 나머지 카스 레이턴시 신호는 디스에이블됨을 특징으로 하는 클럭을 이용한 tRAS 딜레이 제어 장치.
4. 제 2 항에 있어서, 상기 제 1논리연산부는

   복수개의 앤드게이트로 구성되어 각각의 일단이 상기 플립플롭의 출력단과 연결되고 다른 일단으로는 복수개의 카스 레이턴시 신호와 각각 연결됨을 특징으로 하는 클럭을 이용한 tRAS 딜레이 제어 장치.
5. 제 2 항에 있어서,

   상기 플립플롭의 갯수는 상기 카스 레이턴시 신호의 주기에 따라 결정됨을 특징으로 하는 클럭을 이용한 tRAS 딜레이 제어 장치.
6. 제 2 항에 있어서, 상기 제 2논리연산부는

   오아 게이트로 이루어짐을 특징으로 하는 클럭을 이용한 tRAS 딜레이 제어 장치.
7. 제 2 항에 있어서,

   상기 라스 활성화 시간의 스펙에 따라 상기 제 2논리연산부의 출력을 일정 시간 딜레이하여 출력하는 제 2딜레이부를 더 구비함을 특징으로 하는 클럭을 이용한 tRAS 딜레이 제어 장치.