KR200222592Y1 - 워드라인 구동장치 - Google Patents

워드라인 구동장치 Download PDF

Info

Publication number
KR200222592Y1
KR200222592Y1 KR2019950008361U KR19950008361U KR200222592Y1 KR 200222592 Y1 KR200222592 Y1 KR 200222592Y1 KR 2019950008361 U KR2019950008361 U KR 2019950008361U KR 19950008361 U KR19950008361 U KR 19950008361U KR 200222592 Y1 KR200222592 Y1 KR 200222592Y1
Authority
KR
South Korea
Prior art keywords
word line
signal
low decoder
decoding
decoder
Prior art date
Application number
KR2019950008361U
Other languages
English (en)
Other versions
KR960035401U (ko
Inventor
손장섭
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR2019950008361U priority Critical patent/KR200222592Y1/ko
Publication of KR960035401U publication Critical patent/KR960035401U/ko
Application granted granted Critical
Publication of KR200222592Y1 publication Critical patent/KR200222592Y1/ko

Links

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

본 고안은 워드라인 구동장치에 관한 것으로서, 특히 출력간의 스큐(Skew) 문제를 해결하며, 리세트 신호시 워드라인의 모호함을 제거하고 또한 출력신호간의 충돌을 방지하여 고속동작을 이룰 수 있도록 한 워드라인 구동장치에 관한 것으로, 종래에는 디코딩신호를 입력받는 워드라인 구동기의 엔모스 트랜지스터가 소오스측보다 게이트측이 먼저 닫히게 되어 워드라인을 바로 디스에이블상태로 만들지 못하는 스큐의 문제점과, 워드라인 구동기를 구성하는 피모스트랜지스터와 엔모스트랜지스터는 궤환을 행하므로 두 트랜지스터간의 사이즈를 잘 맞추어야 하는 중요한 문제점이 있었으나, 본 고안에서는 아래에 도시된 바와 같이 리세트신호(reset)의 입력상태에 따라 어드레스 입력부(210)을 통해 입력된 번지데이타(Add)를 디코딩하여 생성된 디코딩신호() 및 그에 반전된 신호(outA)를 출력하는 제1로우(row)디코더(200)와, 입력신호(A0,A1,A2)에 따라 도통 또는 차단하여 원하는 어드레스를 입력하기 위한 어드레스 입력부(210)와, 상기 제1로우디코더(200)의 출력신호(outA)에 대해 반전된 디코딩신호(outB)를 출력하는 제2로우디코더(미도시)와, 상기 제1로우디코더(200)의 출력신호(outA) 및 디코딩신호()와 제2로우디코더(미도시)의 출력신호(outB)를 출력하는 따라 워드라인(WL)을 구동하는 워드라인 구동부(220)로 구성하여, 제1로우디코더(200)의 출력신호(outA) 및 디코딩신호()가 각각 독립적으로 워드라인 구동부(220)로 입력되고 또한 제1로우디코더(200)의 디코딩 신호(

Description

워드라인 구동장치
제1도는 종래의 워드라인 구동장치 회로도.
제2도는 본 고안의 워드라인 구동장치 회로도.
* 도면의 주요부분에 대한 부호의 설명
200 : 제1로우디코더 210 : 어드레스 입력부
220 : 워드라인 구동부 221 : 제1워드라인 구동기
222 : 제2워드라인 구동기
본 고안은 워드라인 구동장치에 관한 것으로서, 특히 출력간의 스큐(Skew)문제를 해결하며, 리세트 신호시 워드라인의 모호함을 제거하고 또한 출력신호간의 충돌을 방지하여 고속동작을 이룰 수 있도록 한 워드라인 구동장치에 관한 것이다.
종래의 워드라인 구동장치는 제1도에 도시된 바와같이, 리세트신호()의 입력상태에 따라 어드레스 입력부(110)를 통해 입력된 번지데이타(Add)를 디코딩하여 생성된 디코딩신호()를 출력하는 제1로우(row)디코더(100)와, 입력어드레스(A0, A1, A2)에 따라 도통 또는 차단하여 원하는 어드레스를 입력하기 위한 어드레스 입력부(110)와, 상기 제1로우디코더(100)의 디코딩신호()에 대해 반전된 디코딩신호(outB)를 출력하는 제2로우디코더(미도시)와, 상기 제1로우디코더(100) 및 제2로우디코더(미도시)의 출력신호에 따라 워드라인(WL)을 구동하는 워드라인 구동부(120)로 구성된다.
상기에서 제2로우디코더는 미도시된 구성으로 제1로우디코더(100)와 같게 구성된다.
이와같이 구성된 종래의 워드라인 구동장치의 동작을 설명하면 다음과 같다.
제1로우디코더(100)의 출력신호()가 고전위, 그리고 제2로우디코더(미도시)의 출력신호(outB)가 저전위로 출력되도록 하고, 워드라인(WL)이 초기에 저전위로 래치된 상태라면, 저전위상태인 제2로우디코더(미도시)의 디코딩 출력신호(outB)에 의해 제1워드라인 구동기(121)의 엔모스트랜지스터(N4)는 차단상태가 되므로 워드라인(WL)은 변화가 없게된다.
상기에서와 같은 상태에서 리세트신호()가 디스에이블 상태인 고전위로되면 제1로우디코더(100)의 피모스트랜지스터(P1)는 오프상태가 되고, 이때 어드레스입력부(110)를 통해 어드레스(A0, A1, A2)가 입력되면, 상기 피모스트랜지스터(P1)의 오프상태에 의해 인버터(l1)에는 저전위상태의 데이터가 입력됨에 따라 상기 인버터(l1)는 입력데이타에 대하여 반전시켜 얻은 고전위 상태의 데이터를 출력하고, 그 데이터는 다시 인버터(l2)를 통해 반전됨에 따라 제1로우디코더(100)의 최종적으로 출력되는 디코딩신호()는 저전위상태가 된다.
이때, 제2로우디코더(미도시)는 제1로우디코더(100)의 출력신호()에 대해 반전된 값을 출력하므로 고전위상태의 디코딩신호(outB)가 출력된다.
따라서, 제1워드라인 구동기(121)의 엔모스트랜지스터(N4)는 고전위상태의 제2로우디코더(미도시)의 출력신호(outB)와 저전위상태의 제1로우디코더(100)의 출력신호()에 의해 도통상태가 되어 인버터(l3)의 입력은 저전위상태가 된다.
상기 저전위상태의 입력은 인버터(l3)를 통해 고전위로 반전되고 그 반전된 고전위신호에 의해 워드라인(WL)이 구동된다.
이때, 피모스트랜지스터(P3)는 상기 제1로우디코더(100)의 출력신호() 및 제2로우디코더(미도시)의 출력신호(outB)가 현 상태를 유지하는한 차단상태가 되어 현재의 상태를 계속 유지하게 된다.
그런데, 어드레스 입력부(110)에 입력되는 어드레스(A0, A1, A2)가 바뀌고 리세트신호()가 입력되면, 제1로우디코더(100)의 피모스트랜지스터(P1)가 도통됨에 따라 인버터(l1)의 입력에는 고전위의 신호가 입력되어 상기 제1로우디코더(100)의 출력신호()는 고전위가 되고, 제2로우디코더(미도시)의 출력신호(outB)는 저전위가 되며, 이에따라 제1워드라인 구동기(121)은 엔모스트랜지스터(N4)의 게이트가 먼저 닫히므로 차단되어 워드라인(WL)은 변화가 없게됨으로써 스큐 문제가 발생하게 된다.
이와같이 종래에는 칩(chip)내부의 면적을 줄이기 위하여 로우디코더를 두 개로 분리하고 최종적인 디코딩은 워드라인 구동부(120)에서 이루어진다.
또한, 엔모스 전달 게이트가 사용되어 워드라인은 엔모스 셀 트랜지스터의 특성상 전압레벨이 씨모스 트랜지스터 구동 전압레벨보다도 높아야 하므로, 이를 엔모스 셀 트랜지스터의 전압레벨(Vpp)로 변환하는 레벨 변환부(미도시)가 로우디코더에 포함되어야 한다.
이상에서 설명한 바와같이 종래의 워드라인 구동장치는 디코딩신호를 입력받는 워드라인 구동기의 엔모스트랜지스터가 소오스측보다 게이트측이 먼저 닫히게 되어 워드라인을 바로 디스에이블상태로 만들지 못하는 스큐의 문제점과, 워드라인 구동기를 구성하는 피모스트랜지스터와 엔모스트랜지스터는 궤환을 행하므로 두 트랜지스터간의 사이즈를 잘 맞추어야하는 중요한 문제점이 있었다.
따라서, 본 고안은 리세트신호에 의해 디코딩을 행하는 피모스트랜지스터 대신에 엔모스트랜지스터를 사용하여 레이아웃 면적을 줄이고, 워드라인 구동기에 풀업 피모스트랜지스터를 사용함으로써 스큐문제를 해결함과 동시에 워드라인 구동기의 구성시 피모스트랜지스터와 엔모스트랜지스터간의 궤환이 존재하지 않도록 하여 안정적이고 고속동작을 이룰 수 있도록 하는데 목적이 있는 것으로, 이러한 목적을 갖는 본 고안을 첨부된 도면을 참조하여 상세히 설명한다.
제2도는 본 고안의 워드라인 구동장치 회로도로서, 이에 도시한 바와 같이 리세트신호(reset)의 입력상태에 따라 어드레스 입력부(210)를 통해 입력된 번지데이타(Add)를 디코딩하여 생성된 디코딩신호() 및 그에 반전된 디코딩신호(outA)를 출력하는 제1로우(row)디코더(200)와, 입력어드레스(A0, A1, A2)에 따라 도통 또는 차단하여 원하는 어드레스를 입력하기 위한 어드레스 입력부(210)와, 상기 제1로우디코더(200)에서 출력되는 디코딩신호(outA)에 대해 반전된 디코딩신호(outB)를 출력하는 제2로우디코더(미도시)와, 상기 제1로우디코더(200)의 출력신호(outA) 및 디코딩신호()와 제2로우디코더(미도시)의 출력신호(outB)에 따라 워드라인(WL)을 구동하는 워드라인 구동부(220)로 구성한다.
상기에서 제2로우디코더는 미도시된 구성으로 종래의 워드라인 구동장치의 로우디코더와 같게 구성한다.
이와같이 구성된 본 고안의 작용 및 효과를 상세히 설명한다.
제1로우디코더(200)의 리세트신호(reset)가 인에이블 상태인 고전위신호이면 엔모스트랜지스터(N5)가 온되고, 따라서 피모스트랜지스터(P1)도 온되어 상기 제1로우디코더(200)의 디코딩신호(outA)는 저전위상태가 되며 디코딩신호()는 고전위상태의 신호가 각각 출력된다.
상기 제1로우디코더(200)에서 출력되는 저전위의 디코딩신호(outA)는 제1워드라인 구동기(221)의 씨모스전달게이트(CTG)의 피모스트랜지스터(P3)에 입력되어 도통시킴으로써 인버터(l1)의 입력단에 고전위의 신호가 인가되고, 이에따라 그의 출력은 저전위상태가 되어 워드라인(WL)을 디스에이블시킨다.
또한, 리세트신호(reset)가 디스에이블 상태인 저전위로 되고, 어드레스 입력부(210)에 어드레스(A0, A1, A2)가 입력되면, 엔모스 트랜지스터(N5)가 오프되어 피모스 트랜지스터(P1)가 오프됨과 아울러 어드레스 입력부(210)의 엔모스 트랜지스터(N1-N3)가 도통되어 저전위가 나타나고, 그 저전위가 디코딩신호()로 출력됨과 아울러 그 저전위에 의해 피모스트랜지스터(P2)가 도통되어 디코딩신호()가 고전위로 출력되며, 제2로우디코더(미도시)의 디코딩신호(outB)도 저전위로 출력된다.
그러므로, 제1워드라인 구동기(221)의 씨모스전달게이트(CTG)의 엔모스트랜지스터(N6)는 제1로우디코더(200)에서 출력되는 디코딩신호(outA)에 의해 도통되고, 디코딩신호()에 의해 피모스트랜지스터(P4)가 도통됨으로써 인버터(l1)의 입력단에 제2로우디코더(미도시)의 디코딩신호(outB)인 저전위의 신호가 인가되며, 이에따라 그 인버터(l1)의 출력은 고전위상태로 되어 워드라인(WL)이 인에이블된다.
그리고, 워드라인(WL)이 디스에이블되는 과정은 제1로우디코더(200)에서 출력되는 디코딩신호(outA)가 변하게 되면 제2로우디코더(미도시)의 디코딩신호(outB)에 관계없이 피모스트랜지스터(P2)에 의해 워드라인(WL)이 디스에이블 되므로 스큐문제는 발생하지 않게 된다.
상기에서 상세히 설명한 바와같이, 본 고안은 제1로우디코더에서 출력되는 디코딩신호 및 반전된 디코딩신호가 각기 독립적으로 워드라인 구동부로 입력되고 또한 제1로우디코더의 디코딩 신호에 관계없이 출력신호에 의해 워드라인이 디스에이블 됨으로 인하여 출력간의 충돌을 회피하여 스큐문제가 해결되며, 리세트신호 입력시에 워드라인 상태의 모호함을 제거하며, 씨모스전달게이트를 사용함으로써 래치 즉, 궤환에 의한 트랜지스터간의 싸움을 회피하여 고속동작을 할 수 있는 효과가 있게 된다.

Claims (1)

  1. 리세트신호(reset)를 엔모스 트랜지스터의 게이트에 인가받아 리세트 제어를 받고 어드레스 입력부(210)를 통해 입력된 번지데이타(Add)를 디코딩하여 생성된 디코딩신호() 및 그가 반전된 디코딩 신호(outA)를 출력하는 제1로우(row)디코더(200)와, 상기 제1로우디코더(200)에서 출력되는 디코딩신호(outA)와 반전되게 생성된 디코딩신호(outB)를 출력하는 제2로우디코더와, 상기 제1로우디코더(200)에서 출력되는 디코딩신호(outA)를 직렬접속의 피모스트랜지스터(P6) 및 엔모스트랜지스터(N6)의 게이트에 인가받고 디코딩신호()를 피모스 트랜지스터(P4)의 게이트에 인가받음과 아울러 제2로우디코더에서 출력되는 디코딩신호(outB)를 상기 엔모스 트랜지스터(N6)의 소스 및 상기 피모스 트랜지스터(p4)의 드레인에 인가받아 워드라인(WL)을 구동하는 워드라인 구동부(220)로 구성하여 된 것을 특징으로 하는 워드라인 구동장치.
KR2019950008361U 1995-04-24 1995-04-24 워드라인 구동장치 KR200222592Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950008361U KR200222592Y1 (ko) 1995-04-24 1995-04-24 워드라인 구동장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950008361U KR200222592Y1 (ko) 1995-04-24 1995-04-24 워드라인 구동장치

Publications (2)

Publication Number Publication Date
KR960035401U KR960035401U (ko) 1996-11-21
KR200222592Y1 true KR200222592Y1 (ko) 2001-05-15

Family

ID=60867786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950008361U KR200222592Y1 (ko) 1995-04-24 1995-04-24 워드라인 구동장치

Country Status (1)

Country Link
KR (1) KR200222592Y1 (ko)

Also Published As

Publication number Publication date
KR960035401U (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
US5311076A (en) Tristate data output buffer having reduced switching noise and intermediate-level setting
KR940010101A (ko) 반도체메모리장치의워드라인구동회로
EP0639000B1 (en) Flip-flop type amplifier circuit
KR970055474A (ko) 프리차지회로를 내장한 씨모스(cmos) 출력회로
KR940017201A (ko) 데이타 출력 버퍼
US5434519A (en) Self-resetting CMOS off-chip driver
US7053662B1 (en) Method and circuit for high speed transmission gate logic
US6437604B1 (en) Clocked differential cascode voltage switch with pass gate logic
KR200222592Y1 (ko) 워드라인 구동장치
JP3464425B2 (ja) ロジックインターフェース回路及び半導体メモリ装置
JPS6153827A (ja) 閾値可変型入力回路
KR100434966B1 (ko) 출력 드라이버
KR100190303B1 (ko) 반도체 메모리소자의 출력 버퍼
KR100464380B1 (ko) 반도체장치
KR100363697B1 (ko) 반도체 메모리 장치
JP3693369B2 (ja) 不揮発性メモリ
KR930001208A (ko) 저잡음 데이타 출력 버퍼
KR950003388Y1 (ko) 반도체 메모리회로
KR100518234B1 (ko) 출력 버퍼 회로
KR100302619B1 (ko) 메모리 소자의 셀 선택 회로
JPH0793973A (ja) 半導体記憶装置
KR940003399Y1 (ko) 어드레스 버퍼
KR100248815B1 (ko) 고속 씨모스 송수신 장치
KR930006630B1 (ko) 동작상태 변화에 의한 오동작 방지회로를 부가한 sram
KR100269300B1 (ko) 칼럼선택라인초기화회로및방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20090121

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee