KR200220193Y1 - 하이 레벨 데이터 링크 제어장치 - Google Patents

Abstract

본 고안은 기본적으로 HDLC 기능을 수행하고 메모리를 내장하여 외부 병렬 데이터 정합을 간단히 하며, 외부 핀의 다중화 및 역다중화를 통하여 정해진 주문형 반도체의 핀 사용 효율을 높일 수 있는 하이 레벨 데이터 링크장치에 관한 것이다. 이와 같은 본 고안에 따른 하이 레벨 데이터 링크 제어장치에는 입력되는 병렬 데이터를 저장하는 송신 선입선출 버퍼와, 기본적으로 HDLC 기능을 수행하고 메모리를 내장하여 외부 병렬 데이터 정합을 간단히 하는 HDLC 프로토콜 변환부와, 상기 제3 입력 선택 다중화기에 연결되어 입력되는 병렬 데이터를 저장하는 수신 선입선출 버퍼로 구성되어, 상기 송신 선입선출 버퍼와, 상기 수신 선입선출 버퍼는 사용자가 선택하는 기능 선택신호에 따라 독립된 선입선출 버퍼로 사용되거나 또는 하이 레벨 데이터 링크 제어기능을 선택적으로 수행한다.

Description

하이 레벨 데이터 링크 제어장치

본 고안은 하이 레벨 데이터 링크 제어장치에 관한 것으로서, 특히 외부 병렬 데이터 정합을 간단히 하며, 외부핀 사용 효율을 증가시키기에 적당하도록 한 하이 레벨 데이터 링크 제어장치에 관한 것이다.

일반적으로 이동 통신 시스템의 기지국이나 기지국 제어기에 구비되는 주문형 반도체(Application Semiconductor Integrated Circuit:ASIC)는 도 1에 도시된 바와 같이 HDLC(High Level Data Link Control)기능을 수행하는 상용 IC칩의 병렬 입력과 병렬 출력에 상용 선입선출(First-In First-Out:FIFO) 방식의 버퍼 연결하여 구성하였다. 이와 같은 구성의 종래 주문형 반도체에서는 송신측은 보내고자 하는 병렬 데이터를 송신 FIFO 버퍼(30)에 쓰게되며, HDLC 프로토콜 변환부(20)는 이 데이터를 HDLC 프로토콜에 맞춰 직렬로 전송한다. 반대로, HDLC 프로토콜을 가진 직렬 데이터는 HDLC 프로토콜 변환부(20)에서 병렬로 변환되어 수신 FIFO 버퍼(10)에 저장되고, 이 데이터는 최종 수신자에 의해 읽혀진다.

이와 같은 종래의 주문형 반도체는 각 수신 FIFO 버퍼(10), 송신 FIFO 버퍼(30), HDLC 프로토콜 변환부(20)가 별개의 IC 칩을 이용하여 구성하여야만 한다. 따라서, 주문형 반도체의 구성이 복잡해지며, 구성 단가가 높다.

또한, 종래의 주문형 반도체에 구비된 수신 FIFO 버퍼 또는 송신 FIFO 버퍼가 HDLC 프로토콜 변환부의 주변 기능을 한정적으로 수행하는 역할을 하며, 고유 수신 FIFO 버퍼의 기능은 이용할 수 없다.

본 고안의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 기본적으로 HDLC 기능을 수행하고 메모리를 내장하여 외부 병렬 데이터 정합을 간단히 하며, 외부 핀의 다중화 및 역다중화를 통하여 정해진 주문형 반도체의 핀 사용 효율을 높일 수 있는 하이 레벨 데이터 링크 제어장치를 제공하기 위한 것이다.

이상과 같은 목적을 달성하기 위한 본 고안의 일 특징에 따르면, 하이 레벨 데이터 링크 제어장치가 제1 입력 신호와 사용자가 인가한 기능 선택신호에 따라 HDLC 입력 제어신호 또는 수신 FIFO 데이터 입력신호를 선택적으로 출력하는 제1 입력 선택 다중화기와, 입력되는 병렬 데이터를 저장하는 송신 선입선출 버퍼와, 상기 송신 선입선출 버퍼에서 출력되는 신호와 상기 기능 선택신호에 따라 HDLC 기능을 제어하기 위한 신호 또는 송신 FIFO 데이터 신호를 선택적으로 출력시키는 제2 입력 선택 다중화기와, 기본적으로 HDLC 기능을 수행하고 메모리를 내장하여 외부 병렬 데이터 정합을 간단히 하는 HDLC 프로토콜 변환부와, 상기 HDLC 프로토콜 변환부에서 출력되는 HDLC 출력 제어신호 또는 상기 제2 입력 선택 다중화기에서 출력되는 송신 FIFO 데이터 신호를 상기 기능 선택신호에 따라 하나만 선택하여 출력하는 출력 선택 다중화기와, 상기 HDLC 프로토콜 변환부의 출력신호와 상기 제1 입력 선택 역다중화기에서 출력되는 수신 FIFO 데이터 신호를 상기 기능 선택신호에 따라 하나만 선택하여 출력하는 제3 입력 선택 다중화기와, 상기 제3 입력 선택 다중화기에 연결되어 입력되는 병렬 데이터를 저장하는 수신 선입선출 버퍼로 구성된다.

도 1은 종래의 주문형 반도체의 일부 구성을 보인 블록구성도.

도 2는 본 발명에 따른 주문형 반도체의 일부 구성을 보인 블록구성도.

도 3은 도2에 도시된 주문형 반도체의 외부핀 다중화 및 역다중화기의 배치를 설명하기 위한 배치도.

도 4 및 도 5는 도 3을 이용한 본 발명의 일 실시 예를 설명하기 위한 도면.

*도면의 주요 부분에 대한 부호의 설명*

100: 프로세서 정합부 200 : 송신 병렬 데이터 정합부

300 : 수신 병렬 데이터 정합부 400 : 주문형 반도체

410 ; 공통 레지스터

420 : HDLC 프로토콜 변환부

430 : HDLC 송신부 440 : HDLC 수신부

450 : 송신 FIFO 버퍼 460 : 수신 FIFO 버퍼

470a, 470b : 내부 버스 480, 490 : 역다중화기

500, 510 : 다중화기

이하, 첨부된 도면을 참조하여 본 고안의 일 실시 예에 따른 하이 레벨 데이터 링크 제어장치의 구성과 동작을 설명한다.

도 2는 본 발명에 따른 주문형 반도체의 일부 구성을 보인 블록구성이다. 도 2를 참조하면, 본 발명의 주문형 반도체는 입력핀1을 통해 입력되는 신호와 사용자에 의해 인가한 기능 선택신호에 따라 HDLC 입력 제어신호 또는 수신 FIFO 데이터 입력신호(S10)를 선택적으로 출력하는 입력 선택 다중화기(480)와, 입력되는 병렬 데이터를 저장하는 송신 선입선출 버퍼(450)와, 송신 선입선출 버퍼(450)에서 출력되는 신호를 기능 선택신호에 따라 HDLC 기능을 제어하기 위한 신호 또는 송신 FIFO 데이터 신호(S20)를 선택적으로 출력시키는 입력 선택 다중화기(490)와, 기본적으로 HDLC 기능을 수행하고 메모리를 내장하여 외부 병렬 데이터 정합을 간단히 하는 HDLC 프로토콜 변환부(420)와, HDLC 프로토콜 변환부(420)에서 출력되는 HDLC 출력 제어신호 또는 입력 선택 다중화기(490)에서 출력되는 송신 FIFO 데이터 신호(S20)중에서 기능 선택신호에 따라 하나만 선택하여 출력하는 출력 선택 다중화기(500)와, HDLC 프로토콜 변환부(420)의 출력신호와 입력 선택 역다중화기(480)에서 출력되는 수신 FIFO 데이터 신호(S10)를 기능 선택신호에 따라 하나만 선택하여 출력하는 입력 선택 다중화기(510)와, 입력 선택 다중화기(510)에 연결되어 입력되는 병렬 데이터를 저장하는 수신 선입선출 버퍼(460)로 구성된다.

여기서, HDLC 프로토콜 변환부(420)는 수신 FIFO 버퍼(460) 또는 송신 FIFO 버퍼(450)에서 사용할 데이터의 크기를 선택하는 데이터를 저장하는 공통 레지스터(410)와, 입력되는 병렬 데이터를 HDLC 프로토콜로 변환하여 직렬 전송하는 HDLC 송신부(430)와, HDLC 프로토콜로 변환되어 입력되는 직렬 데이터를 역변환하고, 병렬 데이터로 변환하는 HDLC 수신부(420)로 구성된다.

또한, 송신 FIFO 버퍼(450) 및 수신 FIFO 버퍼(460) 내부 버스(470a,470b)를 통해 HDLC 프로토콜 변환부(420)와 연결된다. 이때 데이터 프레임은 플레그, 어드레스, 주소, 상위 계층 데이터, CRC, 클로징 플레그(Closing Flag)로 구성된다.

이와 같이 구성된 하이 레벨 데이터 링크 제어장치에서는 송신 선입선출 버퍼(450)와, 수신 선입선출 버퍼(460)는 사용자가 선택하는 기능 선택신호에 따라 독립된 선입선출 버퍼로 사용되거나 또는 하이 레벨 데이터 링크 제어기능을 선택적으로 수행한다.

이와 같이 구성된 본 발명에 따른 하이 레벨 데이터 링크 제어장치의 동작을 설명하면 다음과 같다.

주문형 반도체의 외부 정합은 도 2에 도시된 바와 같이 크게 3부분으로 이루어져 있다. 첫 번째 부분은 병렬 데이터를 받아들이는 송신 병렬 데이터 정합부이고, 두 번째는 주문형 반도체의 공통 레지스터(410)와 정합을 이루는 프로세서 정합부이고, 세 번째 부분은 수신 병렬 데이터 정합부이다.

먼저, 사용자에 의해 선택한 기능 선택신호가 0값을 가지면 역다중화기(480,490)는 입력신호가 위 신호로 출력되고, 반면 1값을 가지면 입력 신호는 아래로 출력된다. 다중화기(500,510) 역시 사용자에 의해 선택한 기능 선택신호가 0값이면 위 신호가 선택되어 출력되며, 반면 1값을 가지면 아래 신호가 선택되어 출력된다. 따라서, 기능 선택 신호가 0값을 가질때는 도 4와 같은 출력신호를 내보내며, 이때 주문형 반도체는 HDLC기능을 수행한다.

또한, 도 2에서와 같이 송신 병렬 데이터 정합에서 송신 선입선출 버퍼(450)에 병렬 데이터를 쓰면 HDLC 송신부(430)는 송신 선입선출 버퍼(450)에서 병렬 데이터를 읽어 직렬로 변환 후 출력한다. 이때, 플래그 삽입, 제로 삽입과 에러를 검출하기 위한 CRC(Cylic Redundancy Check)가 계산되고 송신 선입선출 버퍼(450)로부터 데이터를 읽을 때 발생하는 에러들을 감지하여 출력한다. 제로 삽입은 데이터중 '1'값이 연속으로 5번 연속될 때 강제로 0값이 1번 삽입되는 기능을 말한다.

이때, 데이터를 읽을 때 발생하는 에러에는 정해진 프레임의 길이를 초과하는 긴 프레임 에러, 프레임 동기가 어긋났을 때 발생하는 프레임 동기 에러, 프레임 길이가 정해진 프레임 프레임 길이보다 짧을 때 발생하는 짧은 프레임 에러 등이 있다.

HDLC 송신부(430)는 주문형 반도체의 공통 레지스터(410)의 값에 의해서 결정되고, 공통 레지스터(410)는 프로세서 정합을 통해 외부에서 읽거나 쓰기가 가능하다.

반면, HDLC 수신부(440)는 수신 직렬 링크로부터 HDLC 프레임이 들어올 경우 직렬 데이터를 병렬로 변환후 수신 선입선출 버퍼(460)에 병렬 데이터로 쓴다. 이때, 플래그, 제로 제거 기능을 수행하고 프레임의 마지막에 실려오는 CRC를 계산하여 수신되는 프레임의 에러 유무를 검색한다.

이때, 사용자에 의해 선택된 기능 선택 신호가 1값을 가질 때 주문형 반도체는 도 5에 도시된 바와 같이 선입선출 버퍼 기능을 수행한다. 입력 핀 1은 입력 선택 역다중화기(480)와 수신 FIFO 버퍼 입력 선택 다중화기(510)를 통하여 수신 선입선출 버퍼(460)의 입력으로 선택되고, 송신 선입선출 버퍼(450)의 출력은 송신 FIFO 입력 선택 역다중화기(450)와 출력 선택 다중화기(500)를 통하여 출력 핀 1로 출력된다.

이상과 같은 본 고안에 따르면, 주문형 반도체에 구비된 수신 FIFO 버퍼 또는 송신 FIFO 버퍼가 사용자의 선택에 따라 HDLC 프로토콜 변환부의 주변 기능을 수행하는 역할을 할 수도 있고, 또한 고유 수신 FIFO 버퍼의 역할도 할 수 있다.

또한, 본 발명에 따른 주문형 반도체는 각 수신 FIFO 버퍼, 송신 FIFO 버퍼, HDLC 프로토콜 변환부를 논리화하여 별개의 IC 칩을 이용하지 않고서도 구성할 수있다.

아울러, 기본적으로 HDLC 기능을 수행하고 외부 병렬 데이터 정합을 간단히 하며, 외부 핀의 다중화 및 역다중화를 통하여 정해진 주문형 반도체의 핀 사용 효율을 높일 수 있다.

Claims (3)

1. 제1 입력신호와 사용자가 인가한 기능 선택신호에 따라 HDLC 입력 제어신호 또는 수신 FIFO 데이터 입력신호를 선택적으로 출력하는 제1 입력 선택 다중화기와,

   입력되는 병렬 데이터를 저장하는 송신 선입선출 버퍼와,

   상기 송신 선입선출 버퍼에서 출력되는 신호와 상기 기능 선택신호에 따라 HDLC 기능을 제어하기 위한 신호 또는 송신 FIFO 데이터 신호를 선택적으로 출력시키는 제2 입력 선택 다중화기와,

   기본적으로 HDLC 기능을 수행하고 메모리를 내장하여 외부 병렬 데이터 정합을 간단히 하는 HDLC 프로토콜 변환부와,

   상기 HDLC 프로토콜 변환부에서 출력되는 HDLC 출력 제어신호 또는 상기 제2 입력 선택 다중화기에서 출력되는 송신 FIFO 데이터 신호를 상기 기능 선택신호에 따라 하나만 선택하여 출력하는 출력 선택 다중화기와,

   상기 HDLC 프로토콜 변환부의 출력신호와 상기 제1 입력 선택 역다중화기에서 출력되는 수신 FIFO 데이터 신호를 상기 기능 선택신호에 따라 하나만 선택하여 출력하는 제3 입력 선택 다중화기와,

   상기 제3 입력 선택 다중화기에 연결되어 입력되는 병렬 데이터를 저장하는 수신 선입선출 버퍼로 구성된 것을 특징으로 하는 하이 레벨 데이터 링크 제어장치.
2. 제 1항에 있어서, 상기 HDLC 프로토콜 변환부는 상기 수신 선입선출 버퍼 또는 송신 선입선출 버퍼에서 사용할 데이터의 크기를 선택하는 데이터를 저장하는 공통 레지스터와,

   입력되는 병렬 데이터를 HDLC 프로토콜로 변환하여 직렬 전송하는 HDLC 송신부와,

   HDLC 프로토콜로 변환되어 입력되는 직렬 데이터를 역변환하고, 병렬 데이터로 변환하는 HDLC 수신부로 구성된 것을 특징으로 하는 하이 레벨 데이터 링크 제어장치.
3. 제 1항에 있어서, 상기 송신 선입선출 버퍼와, 상기 수신 선입선출 버퍼는 사용자가 선택하는 기능 선택신호에 따라 독립된 선입선출 버퍼로 사용되거나 또는 하이 레벨 데이터 링크 제어기능을 선택적으로 수행하는 것을 특징으로 하는 하이 레벨 데이터 링크 제어장치.