KR20020087511A - 직렬 데이터 통신 제어장치 - Google Patents

직렬 데이터 통신 제어장치 Download PDF

Info

Publication number
KR20020087511A
KR20020087511A KR1020010025703A KR20010025703A KR20020087511A KR 20020087511 A KR20020087511 A KR 20020087511A KR 1020010025703 A KR1020010025703 A KR 1020010025703A KR 20010025703 A KR20010025703 A KR 20010025703A KR 20020087511 A KR20020087511 A KR 20020087511A
Authority
KR
South Korea
Prior art keywords
data
digital signal
serial
communication
signal processing
Prior art date
Application number
KR1020010025703A
Other languages
English (en)
Inventor
조정배
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020010025703A priority Critical patent/KR20020087511A/ko
Publication of KR20020087511A publication Critical patent/KR20020087511A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4009—Coupling between buses with data restructuring
    • G06F13/4018—Coupling between buses with data restructuring with data-width conversion
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 병렬 데이터를 직렬 데이터로 변환하여 외부 단말 장치와 직렬 통신하는 장치에 관한 것으로, 보다 상세하게는 HDLC 통신 프로토콜 방식의 통신 방법에 의해 외부 단말 장치와 RS-422 전송 방법으로 직렬 데이터를 송수신하는 직렬 데이터 통신 제어장치에 관한 것이다.
본 발명에 따른 구성은 직렬 데이터 통신 제어장치는 디지털 신호 처리부로부터 출력되는 병렬 데이터를 직렬 데이터로 변환하는 데이터 변환부와 상기 데이터 변환부로부터의 직렬 데이터를 외부 단말 장치에 전송하는 데이터 전송부 및 상기 데이터 변환과 전송을 제어하기 위한 제어부를 포함하여 이루어진다.
본 발명에 따른 직렬 데이터 통신 제어장치는 디지털 신호 처리부와 외부 단말 장치간의 직렬 통신을 가능하게 하며, 또한 설계 및 사용상의 범용성을 증대하여 설계 및 사용상의 효율을 증대하였다.

Description

직렬 데이터 통신 제어장치{A control device for serial data communication}
본 발명은 디지털 신호 처리기로부터 출력되는 병렬 데이터를 직렬 데이터로 변환하여 상기 직렬 데이터를 외부기기(컴퓨터 단말 장치)로 전송하는 통신 제어장치에 관한 것으로서, 보다 상세하게는 HDLC 통신 프로토콜로 병렬 데이터를 직렬 데이터로 변환하며, 직렬로 변환된 데이터를 RS-422 전송 방식으로 컴퓨터 단말 장치에 전송하는 직렬 데이터 통신 제어장치에 관한 것이다.
디지털 데이터 프로세싱을 위한 DSP칩으로 TI사의 TMS320C3x나 TMS320C4x 계열의 DSP칩이 있다.
이와 같은 DSP칩 중에서 예를 들면 TMS320C40은 입력받은 데이터를 연산 및 신호처리하는 디지털 신호 처리부로서, 연산된 데이터를 병렬 데이터로 출력한다. 상기 TMC320C40은6개의 통신 포트를 가지고 있으며 32개의 데이터라인과 31개의 어드레스 라인이 있다. 6채널의 DMA 코프로세서(Direct Memory Access Coprocessor)를 포함하며 리딩(Reading) 및 라이팅(Writing)을 한 채널에서 제어한다.
이와 같은 TMS320C4x나 TMS320C3x 계열의 DSP에서는 직렬 통신을 제공하지 못하고 있으므로 해당 계열의 DSP칩을 응용한 통신보드 상에서 직렬 데이터 통신을 지원하기 위한 수단이 요구된다. 특히, HDLC 프로토콜을 이용해서 상기 DSP칩으로부터의 데이터를 송수신하기 위한 통신 인터페이스가 필요하다.
HDLC(High-Level Data Link Control)은 동기식 고속 데이터 전송을 능률적으로 실행하기 위한 제어방식을 말한다. 통신을 제어하는 순서, 절차는 통신회선을 통해서 컴퓨터와 컴퓨터, 컴퓨터와 단말기 같이 대응하는 장치 사이에서 정보를 정확하게 송수신하기 위한 통신규약(프로토콜)에 따라 실행하게 된다.
상기 프로토콜은 회선의 접속, 데이터 링크의 확립, 정보의 전송, 데이터 링크의 종결, 회선의 절단이란 다섯 가지 위상으로 구성되며, 데이터 송수신의 신뢰성과 전송 효율을 높이기 위한 효율적 상호 접속의 제어순서, 절차가 ISO표준으로서의 "기본형 데이터 전송 제어 절차" 와 "하이레벨 데이터 링크제어절차(HDLC)"이다.
HDLC는 정보프레임, 감시프레임, 비번호제 프레임의 모든 프레임에 대해 CRC(Cyclic redundancy check)에 의한 오동작 제어를 하고 있기 때문에 신뢰성이 높다. 또한, HDLC는 양방향 동시전송, 동시감시, 비선별 홀드 오퍼레이션에 의해 높은 전송효율을 달성할 수 있으며 긴 회선이나 고속의 회선에서도 전송효율을 높일 수 있으며, 임의의 비트열을 양방향으로 동시에 연속적으로 확실하게 전송할 수 있는 범용성 데이터링크층의 최적 프로토콜이다.
HDLC(High-Level Data Link Control)는 데이터 통신의 OSI 7계층 모델의 제 2계층인 데이터 링크 계층에서 사용되는 전송 프로토콜로서 X.25패킹 스위칭 네트워크 내에서 사용된다. HDLC내에서 데이터는 프레임이라고 불리는 단위로 이루어지며, 프레임은 네트워크을 통해 송신되고, 도착지에서는 성공적으로 도착하였는지를 검증한다. HDLC프로토콜은 데이터 프레임 내에 데이터 흐름을 제어하고 에러를 보정할 수 있도록 하기 위한 정보를 끼워 넣는다.
HDLC 통신 프로토콜 방식의 직렬 데이터를 컴퓨터 외부에 있는 단말장치와 통신하는데 있어서, 종래에는 컴퓨터와 단말장치 간의 일대일 통신인 RS-232C를 이용하였다.
RS-232C는 컴퓨터가 모뎀과 같은 다른 직렬장치들과 데이터를 주고받기 위해 사용하는 인터페이스이다. 컴퓨터로부터 나오는 데이터는 보통 마더보드 상에 있는 UART 칩에 의해 DTE 인터페이스로부터 내장(또는 외장) 모뎀이나 기타 다른 직렬장치들로 전송된다. 컴퓨터 내에 있는 데이터는 병렬회로를 따라 흐르지만 직렬장치들은 오직 한번에 한 비트씩만을 처리할 수 있기 때문에, UART 칩이 병렬로 되어있는 비트들을 직렬 비트 열로 변환시킨다. 모뎀이나 다른 직렬 장치와 RS-232C 표준에 입각하여 통신하는 PC의 DTE 에이전트도 역시, DCE 인터페이스라고 불리는 보완적인 인터페이스를 가지고 있다. 이로 인해 RS-232C는 전송 속도가 느리며, 전송시 잡음의 영향에 의하여 전송 오류가 생길 수 있으며, 50피트 이내에서만 통신이 가능한 문제점이 있다.
또한, 종래에는 TMS320C40으로부터의 병렬 데이터가 외부 단말장치와 직렬 통신방식으로 인터페이스하기 위하여 데이터 변환장치로 IMSC011를 사용하였는데, IMSC011를 사용하는 경우에는 전용 RS-422통신 칩을 사용하여야 하는 불편한 점이 있었다.
본 발명은 상기한 문제점을 개선하기 위한 것으로서, 디지털 신호 처리기로부터 전송되는 병렬 데이터를 직렬 데이터로 변환하며, 상기 직렬 데이터를 HDLC 통신 프로토콜에 의해 RS-422 통신 전송 방식으로 단말장치에 전송함으로서, TMS320C40와 같이 자체 직렬 통신을 제공하지 못하는 계열의 DSP와 외부 단말기 사이에 직렬 통신이 가능하도록 한 직렬 데이터 통신 제어장치의 제공을 그 목적으로 한다.
도1은 본 발명의 직렬 데이터 통신 제어장치의 블럭도
도2는 본 발명에 따른 데이터 전송과정의 플로우차트
<도면의 주요 부분에 대한 부호의 설명>
10: 디지털 신호 처리부20: 데이터 변환부
30: 제어 로직부40: 데이터 전송 구동부
50: 수신 인터페이스60: 스위칭부
상기한 목적을 달성하기 위하여 본 발명에 따른 직렬 데이터 통신 제어장치는, 데이터 연산 및 처리를 위한 디지털 신호 처리부(10)와, 상기 디지털 신호 처리부(10)에서 출력된 병렬 데이터를 직렬 데이터로 변환하는 데이터 변환부(20)와,상기 디지털 신호 처리부(10)의 어드레스 신호 및 제어신호를 입력받아 상기 데이터 변환부(20)의 데이터 처리 및 타이밍 제어를 위한 신호를 생성하여 공급하는 제어 로직부(30)와, 상기 데이터 변환부(20)에서 출력되는 직렬 데이터를 외부 단말장치에 전송하는 데이터 전송 구동부(40)와, 외부로부터의 데이터 수신을 위한 인터페이스를 제공하는 수신 인터페이스부(50)와, 상기 수신 인터페이스부(50)에 의해서 수신된 데이터를 상기 데이터 변환부(20)에 공급하기 위한 스위칭부(60)를 포함하여 이루어진다.
상기 디지털 신호 처리부(10)는 TI사의 TMS320C40을 사용하였으며, 데이터 변환부(20)는 AM85C30, 데이터 전송 구동부는 RS-422 통신 드라이버로서 SN55ALS194, 수신 인터페이스부(50)는 광결합기, 스위칭부(60)는 3상태 버퍼(Tri-state buffer)를 사용하였다.
상기와 같이 구성된 직렬 데이터 통신 제어장치의 동작 과정은 도2에 도시한 바와 같이, 디지털 신호 처리부(10)가 디지털 신호를 연산하여 병렬 데이터로 출력하면(S10), 데이터 변환부(20)가 상기 병렬 데이터를 직렬 데이터로 변환하여 HDLC 통신 프로토콜에 의해 데이터 전송 구동부(40)를 통해 전송하는데, 이 때 상기 HDLC 통신 프로토콜 방식의 직렬 데이터를 RS-422 전송 방식으로 외부 장치에 전송한다.(S20, S30)
이와 같은 본 발명의 직렬 데이터 통신 제어장치의 구성 및 동작과정을 도 1을 참조하여 더욱 상세하게 설명하면 다음과 같다.
상기 디지털 신호 처리부(10)는 텍사스 인스투르먼트(TI)사에서 제조하는TMS320C40(10)을사용하였는데, 상기 TMS320C40의 입출력 인터페이스 방식은 폴링(polling)방식, 인터럽트 (Interrupt)방식 및 블록 트랜스퍼 모드(Block transfer mode) 중에서 폴링 방식을 이용하였다.
폴링 방식은 모든 인터럽트를 사용 불가능하게 만든 상태에서, 데이터 변환부(20)내에 있는 3상태 레지스터를 명령이 수행될 때마다 자동적으로 업데이트되도록 하며, 상기 업데이트된 내용을 디지털 신호 처리부(10)에서 주기적으로 읽어가는 방식이다.
3상태 레지스터는 복수개의 외부 단말기 중 하나의 외부 단말기가 디지털 신호 처리부(10)와 데이터를 전송할 필요가 있는 경우 데이터 전송이 필요하다는 정보를 디지털 신호 처리부(10)에 출력하여 디지털 신호 처리부(10)와 외부 단말기간의 인터페이스를 가능하게 만든다.
상기 디지털 신호 처리부(10)로부터 출력되는 병렬 데이터는 데이터 변환부(20)에 인가되며, 상기 데이터 변환부(20)는 전송받은 병렬 데이터를 직렬 데이터로 변환하여 HDLC 통신 프로토콜에 의해 데이터 전송부(40)로 출력한다. HDLC 통신 프로토콜은 긴 회선이나 고속의 회선에서도 전송효율을 높일 수 있으며, 임의의 비트열을 양방향으로 동시에 연속적으로 확실하게 전송할 수 있는 범용성 데이터링크층의 최적 프로토콜이다. 따라서 상기 데이터 변환부(20)는 HDLC 통신 프로토콜로 데이터 통신을 할 수 있도록 소프트웨어적으로 설정되었다.
제어 로직부(30)는 상기 디지털 신호 처리부(10)로부터 출력되는 스트로브 신호(/Strb0)와 어드레스 신호(A19)에 의해 데이터 변환부(20)의 /CE를 발생시키고, 디지털 신호 처리부(10)로부터 출력되는 /Strb0와 리드/라이트 신호(RD/WR0 신호)에 의해 데이터 변환부(20)의 /CE, /RD, /WR신호를 제어하여, 디지털 신호 처리부(10)로부터 데이터 변환부(20)로 병렬 데이터를 쓰기 가능하게 한다. 상기 데이터 변환부(20)는 디지털 신호 처리부(10)로부터 인가되는 병렬 데이터를 순서에 따라 저장하였다가 외부에서 주어지는 클럭 신호에 동기하여 병렬 데이터를 순차적으로 직렬 데이터로 변환하여 데이터 전송부(40)에 전송한다.
상기 데이터 변환부(20)에 16.384MHz의 클럭 주파수를 인가한 경우 데이터 변환부(20)와 외부 단말장치간의 인터페이스 되는 데이터 전송 레이트(rate)는 4.096Mb/s 가 된다.
상기 디지털 신호 처리부(10)와 데이터 변환부(20) 사이의 데이터의 이동은 앞에서 설명한 바와 같이 제어 로직부(30)에 의하여 제어된다. 상기 디지털 신호 처리부(10)의 /Strb0, RD/WR0 및 A19의 출력은 제어 로직부(30)에 인가되며, 상기 제어 로직부(30)에서는 입력받은 /Strb0, RD/WR0 및 A19를 연산하여 데이터 변환부(20)의 /CE, /RD 및 /WR에 인가하여 디지털 신호 처리부(10)와 데이터 변환부(20) 사이의 데이터의 흐름을 제어하게 된다.
상기 데이터 변환부(20)로부터 출력되는 HDLC 통신 프로토콜의 직렬 데이터는 SN55ALS194를 사용하는 데이터 전송 구동부(40)에 의하여 다중점 연결방식으로 외부에 있는 단말장치에 상기 직렬 데이터(TxC,TxD)를 전송하게 된다. 상기 SN55ALS194는 EIA의 표준 직렬 통신 방식인 RS-422 방식으로 직렬 데이터를 전송하게 된다.
한편, 데이터 수신시에는 외부 기기로부터 수신되는 데이터(RxC,RxD)가 광결합기로 이루어지는 수신 인터페이스부(50)를 통해서 수신되고, 이 수신된 데이터는 인터페이스부(50)를 통해서 스위칭부(60)의 스위칭 제어를 받아 데이터 변환부(20)의 해당 수신 포트에 입력된다. 이 때 스위칭부(60)는 제어신호(CON)에 따라서, 상기 수신된 데이터를 데이터 변환부(20)에 공급하거나 또는 상기 데이터 전송 구동부(40)에서 출력되는 송신 데이터를 수신 인터페이스부(50)를 통해서 루프백(Loop back)시킨다.
상기와 같은 구성으로 이루어진 루프백(Loop Back)회로는 디지털 신호 처리부(10)와 외부 단말기와 데이터 인터페이스(Interface)하기 전에 디지털 신호 처리부(10)와 SN55ALS194 즉, 데이터 전송 구동부(40) 사이의 데이터 인터페이스가 정상적으로 동작하는가를 알아보기 위한 셀프 테스트 기능을 수행할 수 있는 환경을 제공한다.
상기한 바와 같은 본 발명에 따른 직렬 데이터 통신 제어장치는 디지털 신호 처리부에서 제공하지 못하는 직렬 통신을 구현하였으며, 4Mbps로 데이터의 전송이 가능하며, RS-422 통신 방식을 이용함에 따라 장거리 고속 직렬통신이 가능하게 되었다.
또한, 디지털 신호 처리기(DSP)가 사용되는 분야에서 장비간의 인터페이스를 장소에 구애받지 않고 설계할 수 있게 됨으로써 설계 및 사용상의 효율이 증대되었다.

Claims (3)

  1. 데이터 연산 및 프로세싱을 수행하는 디지털 신호처리수단과, 상기 디지털 신호처리수단에서 출력된 병렬 데이터를 HDLC 통신을 위하여 직렬 데이터로 변환하는 데이터 변환수단과, 상기 디지털 신호처리수단에서 출력되는 제어신호 및 어드레스 신호를 입력받아 상기 데이터 변환수단의 데이터 변환 및 전송을 위한 제어신호를 생성하는 제어 로직부와, 상기 디지털 신호처리수단 및 제어 로직부의 제어를 받아 변환 처리된 직렬 데이터를 외부기기로 전송하는 데이터 전송 구동수단을 포함하여 이루어지는 것을 특징으로 하는 직렬 데이터 통신 제어장치.
  2. 제 1항에 있어서, 외부기기로 전송되는 데이터의 인터페이스에 대한 셀프 테스트 및, 외부기기로부터의 데이터를 수신하기 위한 수신 인터페이스수단과, 상기 수신 인터페이스수단의 출력 데이터를 상기 셀프 테스트 또는 외부 데이터 수신 모드에 따라 선택적으로 상기 데이터 변환수단에 입력해 주기 위한 스위칭수단을 더 포함하여 이루어지는 것을 특징으로 하는 직렬 데이터 통신 제어장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 수신 인터페이스수단이 광결합기로 이루어진 것을 특징으로 하는 직렬 데이터 통신 제어장치.
KR1020010025703A 2001-05-11 2001-05-11 직렬 데이터 통신 제어장치 KR20020087511A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010025703A KR20020087511A (ko) 2001-05-11 2001-05-11 직렬 데이터 통신 제어장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010025703A KR20020087511A (ko) 2001-05-11 2001-05-11 직렬 데이터 통신 제어장치

Publications (1)

Publication Number Publication Date
KR20020087511A true KR20020087511A (ko) 2002-11-23

Family

ID=27704534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010025703A KR20020087511A (ko) 2001-05-11 2001-05-11 직렬 데이터 통신 제어장치

Country Status (1)

Country Link
KR (1) KR20020087511A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230000256A (ko) * 2021-06-24 2023-01-02 시스템베이스 주식회사 자체 진단 기능을 가지는 비동기식 직렬 통신장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5257289A (en) * 1991-07-11 1993-10-26 Extended Systems, Inc. High-speed hybrid transmission interface
US5561826A (en) * 1990-05-25 1996-10-01 Silicon Systems, Inc. Configurable architecture for serial communication
KR100207662B1 (ko) * 1996-03-21 1999-07-15 윤종용 고수준 데이터 통신제어 통신 장치
US6122697A (en) * 1997-11-14 2000-09-19 Lucent Technologies, Inc. System for extending the width of a data bus
KR200220193Y1 (ko) * 1998-12-11 2001-05-02 서평원 하이 레벨 데이터 링크 제어장치
KR20010083748A (ko) * 2000-02-21 2001-09-01 박종섭 통신 시스템의 교환기의 입출력 정합장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561826A (en) * 1990-05-25 1996-10-01 Silicon Systems, Inc. Configurable architecture for serial communication
US5257289A (en) * 1991-07-11 1993-10-26 Extended Systems, Inc. High-speed hybrid transmission interface
KR100207662B1 (ko) * 1996-03-21 1999-07-15 윤종용 고수준 데이터 통신제어 통신 장치
US6122697A (en) * 1997-11-14 2000-09-19 Lucent Technologies, Inc. System for extending the width of a data bus
KR200220193Y1 (ko) * 1998-12-11 2001-05-02 서평원 하이 레벨 데이터 링크 제어장치
KR20010083748A (ko) * 2000-02-21 2001-09-01 박종섭 통신 시스템의 교환기의 입출력 정합장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230000256A (ko) * 2021-06-24 2023-01-02 시스템베이스 주식회사 자체 진단 기능을 가지는 비동기식 직렬 통신장치

Similar Documents

Publication Publication Date Title
EP1825382B1 (en) Low protocol, high speed serial transfer for intra-board or inter-board data communication
US6233643B1 (en) Apparatus including a host processor and communications adapters interconnected with a bus
US5202884A (en) Multiplexing scheme for modem control signals
US6216170B1 (en) Methods and apparatus for interconnecting personal computers (PCs) and local area networks (LANs) using packet protocols transmitted over a digital data service (DDS)
US7793030B2 (en) Association of multiple PCI express links with a single PCI express port
US10521392B2 (en) Slave master-write/read datagram payload extension
KR100228944B1 (ko) 정보 처리 시스템 및 통신 시스템
EP0665502A1 (en) Asynchronous serial control circuit
JPH025665A (ja) アダプタ
US8135872B2 (en) USB controller and a testing method of the USB controller
JP3448241B2 (ja) 通信デバイスのインタフェース装置
EP2237500A1 (en) A route table lookup system, ternary content addressable memory and network processor
KR101351929B1 (ko) 사용중인 매체 신호를 또다른 디바이스에 송신하기 위한방법 및 디바이스
KR100257712B1 (ko) 인터넷을 이용한 프로세스 간의 정보교환 장치
CN114442514B (zh) 一种基于fpga的usb3.0/3.1控制系统
US6332173B2 (en) UART automatic parity support for frames with address bits
CN111026691A (zh) 基于apb总线的owi通讯设备
KR20020087511A (ko) 직렬 데이터 통신 제어장치
KR20090009512A (ko) Ｓａｔａ 전자 장치 및 상기 ｓａｔａ 전자 장치의 테스트방법
CN212647461U (zh) 一种基于pci总线的同步或异步串行通讯控制电路
US20200349096A1 (en) Virtual pipe for connecting devices
US20060004936A1 (en) Bridge for enabling communication between a FIFO interface and a PL3 bus for a network processor and an I/O card
CN117938574B (zh) 一种用于星载设备间通信的SpaceWire总线节点控制器IP核
US5689643A (en) Communication device for transmitting asynchronous formatted data synchronously
US6311235B1 (en) UART support for address bit on seven bit frames

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee