KR20020095697A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR20020095697A
KR20020095697A KR1020010033864A KR20010033864A KR20020095697A KR 20020095697 A KR20020095697 A KR 20020095697A KR 1020010033864 A KR1020010033864 A KR 1020010033864A KR 20010033864 A KR20010033864 A KR 20010033864A KR 20020095697 A KR20020095697 A KR 20020095697A
Authority
KR
South Korea
Prior art keywords
film
gas
reaction gas
reaction
semiconductor device
Prior art date
Application number
KR1020010033864A
Other languages
English (en)
Other versions
KR100422348B1 (ko
Inventor
유춘근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0033864A priority Critical patent/KR100422348B1/ko
Publication of KR20020095697A publication Critical patent/KR20020095697A/ko
Application granted granted Critical
Publication of KR100422348B1 publication Critical patent/KR100422348B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로, 본 발명은, 실리콘기판을 반응챔버내에 배치하는 단계; 상기 반응챔버내로 제1반응기체를 유입시켜 제1반응기체 플라즈마가 형성되도록 하여 상기 실리콘기판상에 SiHC막을 증착하는 제1단계; 상기 SiHC막을 증착한후 남아 있는 제1반응기체를 퍼지아웃시키는 제2단계; 제2반응기체를 반응챔버내에 유입시켜 제2반응기체 플라즈마가 형성되도록하여 상기 SiHC막이 형성된 실리콘기판상에 SiN막을 증착하는 제3단계; 및 상기 SiN막을 증착한후 남아 있는 제2반응기체를 퍼지아웃시키는 제4단계를 포함하여 이루어지고, 식각선택비와 기계적 강도가 우수한 저유전율을 가진 식각방지막을 얻을 수 있는 것이다.

Description

반도체소자의 제조방법{Method for fabricating semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 식각선택비와 기계적 강도가 우수한 저유전율을 절연막을 구비한 반도체소자의 제조방법에 관한 것이다.
최근의 반도체소자의 다마신 공정에 사용되고 있는 SiC과 SiN막은 PECVD방법으로 연속하여 증착하여 사용하였다.
그러나, 이렇게 SiC막과 SiN막을 연속하여 증착하는 경우에, SiC막은 산소 플라즈마에 노출될 경우에 산화되어 SiO2막으로 바뀌게 되고, SiN막만으로는 유전율이 높기 때문에 전체 배선의 평균 유전율이 높아지게 되는 문제점이 있다.
또한, 현재의 다마신공정에 적용되는 식각방지막은 가능하면 얇을수록 좋기때문에 상기 SiC막과 SiN막을 연속하여 증착하는 경우에, 막의 균일도가 좋지 않게 된다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 식각선택비와 기계적 강도가 우수한 저유전율을 가진 식각방지막을 형성할 수 있는 반도체소자의 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명의 다른 목적은 내산화성이 우수한 식각방지막을 형성할 수 있는 반도체소자의 제조방법을 제공함에 있다.
도 1은 본 발명에 따른 반도체소자의 제조방법을 설명하기 위한 식각방지막 형성장치의 개략도이다.
도 2a 내지 도 2e는 본 발명에 따른 반도체소자의 제조방법에 있어서, 식각 방지막 형성조건에 따른 가스플로우를 도시한 그래프이다.
[도면부호의설명]
1 : 가스혼합박스 3 : 알킬사일렌가스 플로미터
5 : 불활성가스플로미터 7 : 사일렌가스플로미터
9 : 암모니아가스플로미터 11 : RF 파워발생기
13 : 샤워헤드 15 : 실리콘기판
17 : 히터블럭 19 : 펌핑포트
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법은, 실리콘기판을 반응챔버내에 배치하는 단계; 상기 반응챔버내로 제1반응기체를 유입하여 제1반응기체 플라즈마가 형성되도록 하여 상기 실리콘기판상에 SiHC막을 증착하는 제1단계; 상기 SiHC막을 증착한후 남아 있는 제1반응기체를 퍼지아웃시키는 제2단계; 제2반응기체를 반응챔버내에 유입하여 제2반응기체 플라즈마가 형성되도록하여 상기 SiHC막이 형성된 실리콘기판상에 SiN막을 증착하는 제3단계; 및 상기 SiN막을 증착한후 남아 있는 제2반응기체를 퍼지아웃시키는 제4단계를 포함하여 이루어지는 것을 특징으로한다.
이하, 본 발명에 따른 반도체소자의 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 반도체소자의 제조방법을 설명하기 위한 식각방지막 형성장치의 개략도이이다.
도 2a 내지 도 2e는 본 발명에 따른 반도체소자의 제조방법에 있어서, 식각 방지막 형성조건에 따른 가스플로우를 도시한 그래프이다.
본 발명에 따른 반도체소자의 제조방법에 있어서, 식각방지막 형성장치는, 도 1에 도시된 바와같이, 기존에 사용되고 있는 PECVD 장비에서 가스플로우 펄스(gas flow pulse) 조절이 가능한 플로우미터와 플로우 콘트롤러(flow controller)가 장착되어 있다.
먼저, 반응기체들은, 알킬사일렌가스플로미터(3)와 불활성가스 플로미터 (5) 및 사일렌가스 플로미터(7) 그리고 암모니아가스 플로미터(9)를 통해 가스 혼합 박스(1)내에서 혼합된다.
그다음, 혼합된 반응기체들은 샤워헤드(13)를 통해 챔버(10)내로 투입되어 원하는 압력으로 조절된 후 RF파워발생기(11)로부터 공급된 플라즈마 에너지에 의해 반응기체 플라즈마가 형성되면서 헤드블럭(17)위에 놓여진 실리콘기판(15)상에박막, 예를들면 식각방지막이 증착된다.
이와 같은 공정순으로 증착되는 식각방지막의 증착공정을 위한 공정변수들를 도 2a 내지 도 2e를 참조하여 설명하면 다음과 같다.
먼저, 도 2d에 도시된 바와같이, He이나 Ar 같은 불활성가스가 챔버(10)내에 채워진 후 펌핑포트(19)에 있는 스로틀밸브(trottle valve)(미도시)를 조절하여 원하는 챔버내의 압력을 조절한다.
그다음, 도 2a에 도시된 바와같이, 트리-메틸사일렌(Ti-methyl silane ; 3MS)이나 테트라-메틸사일렌(Tetra-methylsilane; 4MS) 같은 알킬 사일렌가스를 원하는 두께를 얻기 위한 시간만큼 플로우시킨다.
이어서, 도 2e에 도시된 바와같이, 반응기체가 플로우됨과 동시에 샤워헤드(13)에 RF에너지가 가해지고, 반응기체 플라즈마가 형성되면, 아래와 같은 반응을 거치면서 저유전율의 SiCH막이 증착된다.
반응식(1) - 알킬사일렌(SiH(CH3)3또는 Si(CH3)4) + 불활성가스
(He 또는 Ar) → SiCH + 배출가스
그다음, 알킬사일렌 플로우가 정지(off)된후 불활성가스가 플로우되고, 동시에 남아 있는 반응기체를 신속하게 퍼지아웃(Purge-out)하기 위해 펌핑포트(19)의 스로틀밸브(미도시)를 완전히 열어준다.
이어서, 도 2b 및 2c에 도시된 바와같이, 반응기체인 사일렌과 암모니아 (NH3)가 플로우되면, 다음과 같은 반응을 하면서 SiN막이 증착된다. 이때, 가스가흐르는 시간은 원하는 두께에 따라 달라질 수 있다.
반응식(2) - SiH4+ NH3+ He → SiN + 배출가스
그다음, 도 2d에 도시된 바와같이, 사일렌과 암모니아의 플로우가 정지된후 불활성가스가 플로우되고, 동시에 남아 있는 반응기체를 신속하게 퍼지아웃하기 위해 펌핑포트(19)이 스로틀밸브(미도시)를 완전히 열어준다.
따라서, 위와 같은 과정을 반복하여 원하는 두께의 다층 저유전율을 가진 식각정지막을 얻을 수 있다.
한편, 내산화성을 높이기 위해 SiN막을 다층막의 상부에 증착한다.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 제조방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 따른 반도체소자의 제조방법에 있어서는, 기존의 저유전율 식각방지막보다 기계적 강도와 내산화성이 우수한 식각방지막을 형성할 수 있다.
따라서, 본 발명을 통해 형성되는 식각방지막은 현재 다마신 공정에서 적용되는 식각절연막보다 얇고 식각선택비도 우수하기 때문에 다마신 배선의 전체 평균유전율을 낮출 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (6)

  1. 내부에 실리콘기판이 배치된 반응챔버내로 제1반응기체를 유입시켜 제1반응기체 플라즈마가 형성되도록 하여 상기 실리콘기판상에 SiHC막을 증착하는 제1단계;
    상기 SiHC막을 증착한후 남아 있는 제1반응기체를 퍼지아웃시키는 제2단계;
    제2반응기체를 반응챔버내에 유입시켜 제2반응기체 플라즈마가 형성되도록하여 상기 SiHC막이 형성된 실리콘기판상에 SiN막을 증착하는 제3단계; 및
    상기 SiN막을 증착한후 남아 있는 제2반응기체를 퍼지아웃시키는 제4단계를 포함하여 이루어지는 것을 특징으로하는 반도체소자의 제조방법.
  2. 제1항에 있어서, 상기 제1반응기체는 알킬사일렌(SiH(CH3)3또는 Si(CH3)4) + 불활성가스(He 또는 Ar)인 것을 특징으로하는 반도체소자의 제조방법.
  3. 제1항에 있어서, 상기 제2반응기체는 SiH4+ NH3+ He 인 것을 특징으로 하는 반도체소자의 제조방법.
  4. 제1항에 있어서, 상기 남아 있는 제1 반응기체 및 제2 반응기체를 퍼지아웃시키는 제2 및 제4 단계는 불활성가스펄스로 퍼지아웃시키는 것을 특징으로하는 반도체소자의 제조방법.
  5. 제1항에 있어서, 상기 제1단계 내지 제4단계를 반복 실시하여 다층구조의 식각방지막을 형성하는 것을 특징으로하는 반도체소자의 제조방법.
  6. 제1항에 있어서, 상기 제1 및 제2 반응기체들은 가스혼합박스내에서 혼합된후 샤워헤드를 통해 챔버내로 유입되어 원하는 압력으로 조절된후 RF플라즈마발생기로부터 공급된 플라즈마에너지에 의해 반응기체 플라즈마가 형성되면서 실리콘기판상에 증착되는 것을 특징으로하는 반도체소자의 제조방법.
KR10-2001-0033864A 2001-06-15 2001-06-15 반도체소자의 제조방법 KR100422348B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0033864A KR100422348B1 (ko) 2001-06-15 2001-06-15 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0033864A KR100422348B1 (ko) 2001-06-15 2001-06-15 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20020095697A true KR20020095697A (ko) 2002-12-28
KR100422348B1 KR100422348B1 (ko) 2004-03-12

Family

ID=27709413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0033864A KR100422348B1 (ko) 2001-06-15 2001-06-15 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100422348B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130129930A (ko) * 2010-10-06 2013-11-29 어플라이드 머티어리얼스, 인코포레이티드 3ｄ 메모리 어플리케이션을 위한 ｐｅｃｖｄ 산화물-질화물 및 산화물-실리콘 스택들

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3390329B2 (ja) * 1997-06-27 2003-03-24 日本電気株式会社 半導体装置およびその製造方法
DE19904311A1 (de) * 1998-02-06 1999-08-12 Nat Semiconductor Corp Verfahren zum Aufbringen eines kohlenstoffdotierten Dünnfilms aus Siliciumoxid auf ein Substrat
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
KR20000009711A (ko) * 1998-07-28 2000-02-15 윤종용 반도체소자의 제조방법
US6399489B1 (en) * 1999-11-01 2002-06-04 Applied Materials, Inc. Barrier layer deposition using HDP-CVD

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130129930A (ko) * 2010-10-06 2013-11-29 어플라이드 머티어리얼스, 인코포레이티드 3ｄ 메모리 어플리케이션을 위한 ｐｅｃｖｄ 산화물-질화물 및 산화물-실리콘 스택들

Also Published As

Publication number Publication date
KR100422348B1 (ko) 2004-03-12

Similar Documents

Publication Publication Date Title
KR100466818B1 (ko) 반도체 소자의 절연막 형성 방법
KR20210105289A (ko) 펄스형 플라즈마 전력을 사용하여 유전체 재료 층을 형성하기 위한 방법, 이 층을 포함한 구조물 및 소자, 그리고 이 층을 형성하기 위한 시스템
TW202111148A (zh) 包括介電層之結構、其形成方法及執行形成方法的反應器系統
US7919416B2 (en) Method of forming conformal dielectric film having Si-N bonds by PECVD
KR101732187B1 (ko) 플라즈마 강화된 화학기상 증착법에 의해 규소-질소 결합을 갖는 등각성 유전체 막을 형성하는 방법
KR100803770B1 (ko) 구배（ｇｒａｄｅｄ）박막
US6649540B2 (en) Organosilane CVD precursors and their use for making organosilane polymer low-k dielectric film
US6313035B1 (en) Chemical vapor deposition using organometallic precursors
KR101528832B1 (ko) 유동성 유전체 층의 형성 방법
KR100355914B1 (ko) 저온플라즈마를이용한직접회로제조방법
US6905939B2 (en) Process for forming silicon oxide material
US20040161535A1 (en) Method of forming silicon carbide films
KR19990088593A (ko) 유전율이낮은수소화된옥시탄화규소막의제조방법
KR100463633B1 (ko) 하프늄 화합물을 이용한 박막증착방법
WO2004010467A2 (en) Low temperature dielectric deposition using aminosilane and ozone
US6746726B2 (en) Method for forming film
CN100550318C (zh) 最小化湿法蚀刻底切度并提供极低k值(k<2.5)电介质封孔的方法
KR20220056248A (ko) 갭 충진 (gapfill) 을 위한 도핑되거나 도핑되지 않은 실리콘 카바이드 증착 및 원격 수소 플라즈마 노출
WO2004063417A2 (en) Method to improve cracking thresholds and mechanical properties of low-k dielectric material
KR20050035883A (ko) 게이트 절연막의 형성 방법
KR100422348B1 (ko) 반도체소자의 제조방법
JPH06163523A (ja) 半導体装置の製造方法
KR100668819B1 (ko) 반도체 소자의 제조 방법
JPH11283976A (ja) 半導体装置及びその製造方法
KR100574928B1 (ko) 반도체 소자의 층간 절연막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee