KR100668819B1 - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR100668819B1
KR100668819B1 KR1020010036646A KR20010036646A KR100668819B1 KR 100668819 B1 KR100668819 B1 KR 100668819B1 KR 1020010036646 A KR1020010036646 A KR 1020010036646A KR 20010036646 A KR20010036646 A KR 20010036646A KR 100668819 B1 KR100668819 B1 KR 100668819B1
Authority
KR
South Korea
Prior art keywords
gas
semiconductor device
thin film
high frequency
manufacturing
Prior art date
Application number
KR1020010036646A
Other languages
English (en)
Other versions
KR20030000609A (ko
Inventor
유춘근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010036646A priority Critical patent/KR100668819B1/ko
Publication of KR20030000609A publication Critical patent/KR20030000609A/ko
Application granted granted Critical
Publication of KR100668819B1 publication Critical patent/KR100668819B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 불활성 가스를 기판이 배치된 챔버내로 공급시켜 반응압력을 조절하는 단계; 알킬실레인 가스와 질소 가스를 가스혼합용기에서 혼합하여 샤워헤드를 통해 상기 챔버내로 공급시키는 단계; 고주파 발생기를 동작시켜 상기 샤워헤드에 상대적으로 낮은 고주파 에너지를 가하여 상기 알킬실레인 가스와 불활성 가스를 반응시켜 상기 기판상에 SiCH 박막을 증착시키는 단계; 및 상기 샤워헤드에 상대적으로 높은 고주파 에너지를 가하여 상기 질소 가스를 분해하여 질소 라디칼을 형성하고, 상기 질소 라디칼과 알킬실레인 가스를 반응시켜 상기 SiCH 박막상에 SiCHN 박막을 증착하여 다층의 식각방지막을 형성하는 단계를 포함하는 것이며, 기존의 저유전율 식각방지막보다 기계적 강도, 내산화성 및 식각선택비가 우수한 식각방지막을 형성하여 다마신 배선의 전체 평균 유전율이 낮은 반도체 소자를 제조할 수 있는 것이다.

Description

반도체 소자의 제조 방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
도 1은 본 발명에 따른 반도체 소자의 제조 방법에 있어서, 플라즈마 증착장비를 설명하기 위한 도면.
도 2는 본 발명에 따른 반도체 소자의 제조 방법에 있어서, 고주파 에너지의 변화를 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명 *
1:가스혼합용기 2:알킬실레인 가스 유량계
3:불활성 가스 유량계 4:질소 가스 유량계
5:고주파 에너지 발생기 6:샤워 헤드
7:실리콘 기판 8:히터 블록
9:펌핑 포트 10:챔버
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 식각 선택비와 기계적 강도가 우수한 저유전율 식각 방지막을 형성할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 반도체 소자의 제조 방법에 있어서 다마신 배선 공정에 사용되고 있는 식각방지막으로는 SiC 또는 SiN막이 있는데, 이러한 막들은 PECVD 방식을 사용하여 연속적으로 증착시켜 형성한다.
그러나, 종래 기술에 따른 반도체 소자의 제조 방법에 있어서는 다음과 같은 문제점이 있다.
종래 기술에 따른 SiC막은 산소 플라즈마에 노출되는 경우 산화되어 SiO2 막으로 바뀌게 되고, SiN막으로는 유전율이 높아서 전체 배선의 평균 유전율이 높아지게 되는 문제점이 있다.
또한, 다마신 공정에 적용되는 식각 방지막은 되도록이면 박막 형태가 바람직하나, 연속적 증착으로 식각 방지막을 형성하면 방지막 두께가 균일하지 않게 형성되는 문제점이 있다.
이에, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 식각선택비와 기계적 강도가 우수한 식각방지막을 형성할 수 있는 반도체 소자의 제조 방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조 방법은, 불활성 가스를 기판이 배치된 챔버내로 공급시켜 반응압력을 조절하는 단계; 알킬실레인 가스와 질소 가스를 가스혼합용기에서 혼합하여 샤워헤드를 통해 상기 챔버내 로 공급시키는 단계; 고주파 발생기를 동작시켜 상기 샤워헤드에 상대적으로 낮은 고주파 에너지를 가하여 상기 알킬실레인 가스와 불활성 가스를 반응시켜 상기 기판상에 SiCH 박막을 증착시키는 단계; 및 상기 샤워헤드에 상대적으로 높은 고주파 에너지를 가하여 상기 질소 가스를 분해하여 질소 라디칼을 형성하고, 상기 질소 라디칼과 알킬실레인 가스를 반응시켜 상기 SiCH 박막상에 SiCHN 박막을 증착하여 다층의 식각방지막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체 소자의 제조 방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 본 발명에 따른 반도체 소자의 제조 방법에 있어서, 플라즈마 증착장비를 설명하기 위한 도면이고, 도 2는 본 발명에 따른 반도체 소자의 제조 방법에 있어서, 고주파 에너지의 변화를 나타내는 도면이다.
본 발명에 따른 반도체 소자의 제조 방법은, 도 1에 도시된 바와 같이, 실리콘 기판(7)이 장착되는 히터 블록(8:HEATER BLOCK) 및 펌핑 포트(9:PUMPING PORT)를 포함하는 챔버(10;CHAMBER)와, 상기 챔버(10)내의 상부에 접지로부터의 고주파 에너지 발생기(5:RADIO FREQUENCY POWER GENERATOR)가 접속되어 있는 샤워 헤드(6:SHOWET HEAD)와, 상기 샤워 헤드(6)에 연결된 상기 챔버(10)의 외부로부터 반응가스를 혼합시키는 가스혼합용기(1:GAS MIXING BOX)와, 상기 가스혼합용기(1)에 연결되어 있는 알킬실레인 가스 유량계(2:ALKYLSILANE GAS FLOWMETER), 불활성 가스 유량계(3:INERT GAS FLOWMETER) 및 질소 가스 유량계(4:NITROGEN GAS FLOWMETER)로 구성된 플라즈마 증착장비를 사용한다.
본 발명에 따른 반도체 소자의 제조 방법은, 먼저 헬륨(He)이나 아르곤(Ar) 같은 불활성 가스를 상기 샤워 헤드(6)를 통해서 챔버(10)내로 공급(FLOW)시키고 상기 펌핑포트(9)내에 있는 스로틀 밸브(TROTTLE VALVE)(미도시)를 조절하여 원하는 챔버내의 반응 압력으로 조절한다.
그 다음, 트리메틸실레인(TRIMETHYLSILANE) SiH(CH3)3 또는 테트라메틸실레인 (TETRAMETHYLSILANE) Si(CH3)4과 같은 알킬실레인(ALKYLSILANE) 가스와 질소(N2 )를 상기 가스혼합용기(1)에서 혼합하여 샤워 헤드(6)를 통해서 원하는 두께를 얻기 위한 시간만큼 상기 챔버(10)내로 공급시킨다.
그 다음, 도 2에 도시된 바와 같이, 상기 고주파 에너지 발생기(5)를 동작시켜 상기 챔버(10)내로 진폭(AMPLITUDE)이 다른 두 주기의 고주파 에너지를 가하여 반응기체 플라즈마를 형성시킨다.
그러면, 상기 고주파 에너지의 진폭에 따라 각각의 단일막, 즉 SiCH 박막과 SiCHN 박막이 상기 히터 블록(8)에 배치된 실리콘 기판(7)상에 형성된다.
먼저, 상대적으로 낮은 진폭을 가진 고주파 에너지, 예를 들어, 300 내지 700W가 가해지면, 하기 화학식 1과 같이, 상기 알킬실레인 가스와 불활성 가스가 화학반응을 통해 SiCH 박막이 형성된다.
SiH(CH3)3 + He → SiCH + 배기가스
이때, SiH(CH3)3 대신 Si(CH3)4이 반응물로 대체 가능하고, He 대신 Ar과 같은 다른 불활성 가스가 반응물로 대체 가능하다.
이어서, 반응가스인 SiH(CH3)3 와 질소를 상기 챔버(10)내로 공급시킨 후, 상대적으로 높은 진폭을 가진 고주파 에너지, 즉 상기 질소 가스의 분해를 통해 질소 라디칼이 형성될 정도의 800 내지 1,200W 고에너지가 가해지면, 하기 화학식 2와 같이, 질소가 풍부한 SiCHN 박막이 형성된다.
SiH(CH3)3 + N2 + He → SiCHN + 배기가스
이때, 상기 화학식 1에서와 마찬가지로 SiH(CH3)3 대신 Si(CH3)4이 반응물로 대체 가능하고, He 대신 Ar과 같은 다른 불활성 가스가 반응물로 대체 가능하다. 또한, 가스가 공급되는 시간은 원하는 박막의 두께에 따라 달라질 수 있다.
상기와 같은 과정을 1회 이상 반복하면 원하는 두께의 다층으로 구성된 식각방지막이 완성된다.
한편, 본 발명은 박막 증착 과정에선 그 중간에 배기시키지 않고 반응 채버내의 압력을 그대로 유지하면서 고주파 에너지의 변화만으로 증착되는 박막의 선분을 변화시키는 것이다.
또한, 상기 식각방지막의 내산화성을 위해서는 그 최상층이 질소가 풍부한 SiCHN 박막이 형성되도록 하는 것이 바람직하다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
이상에서 살펴 본 바와 같이, 본 발명에 따른 반도체 소자의 제조 방법은 다음과 같은 효과가 있다.
본 발명에 따르면, 기존의 저유전율 식각방지막보다 기계적 강도, 내산화성 및 식각선택비가 우수한 식각방지막을 형성하여 다마신 배선의 전체 평균 유전율이 낮은 반도체 소자를 제조할 수 있다.

Claims (5)

  1. 불활성 가스를 기판이 배치된 챔버내로 공급시켜 반응압력을 조절하는 단계;
    알킬실레인 가스와 질소 가스를 가스혼합용기에서 혼합하여 샤워헤드를 통해 상기 챔버내로 공급시키는 단계;
    고주파 발생기를 동작시켜 상기 샤워헤드에 상대적으로 낮은 고주파 에너지를 가하여 상기 알킬실레인 가스와 불활성 가스를 반응시켜 상기 기판상에 SiCH 박막을 증착시키는 단계; 및
    상기 샤워헤드에 상대적으로 높은 고주파 에너지를 가하여 상기 질소 가스를 분해하여 질소 라디칼을 형성하고, 상기 질소 라디칼과 알킬실레인 가스를 반응시켜 상기 SiCH 박막상에 SiCHN 박막을 증착하여 다층의 식각방지막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제 1항에 있어서,
    상기 알킬실레인 가스는 트리메틸실레인 SiH(CH3)3 또는 테트라메틸실레인 Si(CH3)4 인 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제 1항에 있어서,
    상기 SiCH 박막과 SiCHN 박막을 증착하는 단계를 반복 수행하여 다층의 식각 방지막을 형성하되, 상기 식각방지막의 최상층은 SiCHN 박막인 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제 1항에 있어서,
    상기 상대적으로 낮은 고주파 에너지는 300 내지 700W 인 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제 1항에 있어서,
    상기 상대적으로 높은 고주파 에너지는 800 내지 1,200W 인 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020010036646A 2001-06-26 2001-06-26 반도체 소자의 제조 방법 KR100668819B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010036646A KR100668819B1 (ko) 2001-06-26 2001-06-26 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010036646A KR100668819B1 (ko) 2001-06-26 2001-06-26 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030000609A KR20030000609A (ko) 2003-01-06
KR100668819B1 true KR100668819B1 (ko) 2007-01-17

Family

ID=27711207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010036646A KR100668819B1 (ko) 2001-06-26 2001-06-26 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR100668819B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960032640A (ko) * 1995-02-02 1996-09-17 노만 에드워드 루이스 탄화규소 금속 확산 차단층
KR20010040901A (ko) * 1998-02-11 2001-05-15 조셉 제이. 스위니 저 유전 상수 필름을 증착하는 플라즈마 방법
US20010004550A1 (en) * 1999-12-13 2001-06-21 Stmicroelectronics S.A. Damascene-type interconnection structure and its production process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960032640A (ko) * 1995-02-02 1996-09-17 노만 에드워드 루이스 탄화규소 금속 확산 차단층
KR20010040901A (ko) * 1998-02-11 2001-05-15 조셉 제이. 스위니 저 유전 상수 필름을 증착하는 플라즈마 방법
US20010004550A1 (en) * 1999-12-13 2001-06-21 Stmicroelectronics S.A. Damascene-type interconnection structure and its production process

Also Published As

Publication number Publication date
KR20030000609A (ko) 2003-01-06

Similar Documents

Publication Publication Date Title
US11264234B2 (en) Conformal deposition of silicon carbide films
CN110313051B (zh) 使用远程等离子体处理使碳化硅膜致密化
KR102406467B1 (ko) 등급화된 실리콘 카바이드 막 또는 다층 실리콘 카바이드 막의 리모트 플라즈마 기반 증착
KR101528832B1 (ko) 유동성 유전체 층의 형성 방법
KR102515238B1 (ko) 실리콘 카바이드 막들의 컨포멀한 증착
TW202111148A (zh) 包括介電層之結構、其形成方法及執行形成方法的反應器系統
KR102492447B1 (ko) 산소 도핑된 실리콘 카바이드 막들의 리모트 플라즈마 기반 증착
US20040018750A1 (en) Method for deposition of nitrogen doped silicon carbide films
CN100550318C (zh) 最小化湿法蚀刻底切度并提供极低k值(k<2.5)电介质封孔的方法
KR20160002391A (ko) 반도체 디바이스들의 금속 상호접속부들을 위한 유전체 배리어들의 선택적 형성
JP2013521650A (ja) ラジカル成分ｃｖｄによる共形層
KR20120111738A (ko) 융통성을 가진 질소／수소 비율을 이용하여 제조된 라디칼에 의한 유전체 필름의 성장
US8921235B2 (en) Controlled air gap formation
KR960002653A (ko) 반도체 디바이스의 제조 방법 및 제조 장치
US9613908B2 (en) Ultra-thin dielectric diffusion barrier and etch stop layer for advanced interconnect applications
TW202204689A (zh) 沉積方法、半導體結構、及沉積系統
KR20050091780A (ko) 저-ｋ 유전체 재료의 크랙 한계 및 기계적 특성 개선 방법및 장치
KR100668819B1 (ko) 반도체 소자의 제조 방법
KR100422348B1 (ko) 반도체소자의 제조방법
US6849562B2 (en) Method of depositing a low k dielectric barrier film for copper damascene application
CN112469846B (zh) 使用异质前体相互作用的硅碳化物膜的保形沉积
TW202315962A (zh) 拓樸選擇性沉積方法
KR100574928B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR20230036979A (ko) 토폴로지-선택적 질화물 증착 방법 및 이를 사용하여 형성된 구조체
KR20240032126A (ko) 실리콘-함유 막들의 플라즈마 강화 원자 층 증착

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee