KR20050091780A - 저-ｋ 유전체 재료의 크랙 한계 및 기계적 특성 개선 방법및 장치 - Google Patents

저-ｋ 유전체 재료의 크랙 한계 및 기계적 특성 개선 방법및 장치 Download PDF

Info

Publication number
KR20050091780A
KR20050091780A KR1020057012989A KR20057012989A KR20050091780A KR 20050091780 A KR20050091780 A KR 20050091780A KR 1020057012989 A KR1020057012989 A KR 1020057012989A KR 20057012989 A KR20057012989 A KR 20057012989A KR 20050091780 A KR20050091780 A KR 20050091780A
Authority
KR
South Korea
Prior art keywords
low
dielectric film
depositing
organic silicon
cvd
Prior art date
Application number
KR1020057012989A
Other languages
English (en)
Inventor
리후아 리
추-팡 후앙
주안 씨. 로차-알바레즈
리-쿤 시아
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20050091780A publication Critical patent/KR20050091780A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas

Abstract

본 발명의 일 실시예는 저-k 유전체 필름을 증착시키는 방법을 제공하며, 상기 방법은 (a) 저-k 유전체 필름을 CVD-증착시키는 단계; 및 (b) 상기 CVD-증착된 저-k 유전체 필름을 플라즈마 처리하는 단계를 포함한다.

Description

저-Ｋ 유전체 재료의 크랙 한계 및 기계적 특성 개선 방법 및 장치 {METHOD AND APPARATUS TO IMPROVE CRACKING THRESHOLDS AND MECHANICAL PROPERTIES OF LOW-K DIELECTRIC MATERIAL}
본 발명의 하나 이상의 실시예들은 집적 회로("IC") 소자를 제조하는데 이용되는 낮은 유전 상수("저-k") 재료의 하나 이상의 특성을 개선시키는 방법 및 장치에 관한 것이다.
집적 회로("IC"), 예를 들어 제한 없이 반도체 IC의 제조는 복잡해지고, 소자 설계에 대한 매우 엄격한 요구사항과 보다 신속한 소자 속도로 인해, 그 제조는 보다 더 복잡해지고 있다. 오늘날의 제조 설비는 통상적으로 0.13㎛의 최소 배선폭을 갖는 소자를 제조하고 있고, 미래의 설비는 곧 그보다 작은 최소 배선폭을 갖는 소자를 제조할 것이다. 게다가, IC는 회로의 각각의 층 사이의 절연 두께가 더욱 감소하도록 적층되고 있다.
0.13㎛ 및 그 이하의 최소 배선폭을 갖는 진보된 IC의 제조에서, RC 지연, 전력 소모, 및 누화(crosstalk) 문제점이 심각하다. 예를 들어, 소자 속도는 상호연결 구조물에 이용되는 금속의 저항, 및 금속 상호연결부 사이에 이용되는 절연성 유전 재료의 유전 상수에 의해 결정되는 RC 지연에 의해 부분적으로 제한된다. 게다가, 구조 및 최소 배선폭이 감소함에 따라, 반도체 업계에서는 집적 회로 내의 부적절한 절연층에 의해 야기되는 기생 커패시턴스 및 누화 소음을 방지하고자 했다. 소자 내의 IC에서 바람직한 낮은 RC 지연 및 보다 큰 성능을 달성하는 일 방법은 낮은 유전 상수를 갖는 절연층("저-k" 재료)의 이용을 포함한다.
재료의 유전 상수를 감소시키는 프로세스 단계들은 또한 크랙 한계 및 기계적 특성 중 하나 이상을 개선시켜야 한다.
도 1은 본원에 개시된 실시예들에 따라 이용되도록 구성된 예시적인 CVD 반응기의 횡단면도이다.
본 발명의 하나 이상의 실시예들은 유리하게도 전술한 종래기술의 문제점들 중 하나 이상을 만족시킨다. 특히, 본 발명의 일 실시예는 저-k의 유전체 필름을 증착시키는 방법에 관한 것이며, 상기 방법은 (a) 저-k 유전체 필름을 CVD 증착시키는 단계 및 (b) 상기 CVD 증착된 저-k 유전체 필름을 플라즈마 처리하는 단계를 포함한다.
본 발명의 하나 이상의 실시예들에 따라, CVD 증착된 저-k 유전체 필름의 크랙 한계 및 기계적 특성이 플라즈마 처리에 의해 개선된다. 적어도 일 측면에서, 플라즈마 처리가 보다 많은 Si-H 결합을 발생시키는 작용을 하여 필름의 벌크 경도를 조밀화시키고 영률(Young's modulus)을 증가시키기 때문에 이러한 개선점이 제공된다고 믿어진다.
본 발명의 하나 이상의 실시예들에 따라, 개선된 크랙 한계 및 기계적 특성을 갖는 저-k 유전체 필름을 제조하는 방법의 제 1 단계에서, 저-k 유전체 필름은 CVD 증착 프로세스(후술되는 방식으로)를 이용하여 증착된다. 다음, 본 발명의 이러한 하나 이상의 실시예들에 따라, 개선된 크랙 한계 및 기계적 특성을 갖는 저-k 유전체 필름을 제조하는 방법의 제 2 단계에서, 플라즈마 처리(선택적으로 필름을 동시에 가열하는 단계 포함)가 CVD 증착된 필름 상에 수행된다.
저-k 유전체 필름을 증착시키는 제 1 단계의 하나 이상의 실시예들은 실리콘, 산소 및 탄소를 함유하는 저-k 유전체 필름을 증착시키는 단계를 포함한다. 하나 이상의 이러한 실시예들에 따라, 증착 단계는 하나 이상의 환상 유기 실리콘계 화합물로 구성된 전구체의 이용을 포함한다. 또한, 이러한 실시예들은 하나 이상의 환상 유기 실리콘계 화합물과 하나 이상의 비환상 유기 실리콘 화합물을 혼합시키는 단계를 포함한다. 이러한 실시예의 일 측면에서, 환상 유기 실리콘 화합물, 비환상 유기 실리콘, 및 탄화수소 화합물은 약 2.5 미만의 k를 갖는 저-k 유전체 필름을 형성하기에 충분한 조건에서 산화 가스와 반응된다. 환상 유기 실리콘 화합물은 하나 이상의 실리콘-탄소 결합을 포함한다. 비환상 유기 실리콘 화합물은 예를 들어 실리콘-수소 결합 또는 실리콘-산소 결합을 포함하지만 이에 한정되지 않는다. 탄화수소는 선형 또는 환상일 수 있고 탄소-탄소 이중 또는 삼중 결합을 포함할 수도 있다. 본 발명의 하나 이상의 실시예들에 따라, 하나 이상의 유기 실리콘 가스가 산소를 함유하는 경우, 산소가 불필요할 수도 있다.
이렇게 CVD 증착된 저-k 필름은 하나 이상의 선형 유기 화합물과 가교결합되는 Si-O-Si 링 구조의 망을 포함한다. 가교결합으로 인해, 링 구조물 사이가 보다 크게 분리되고 반응성이 안정한 망이 제조되고, 그러므로 증착된 필름이 종래 기술에 의해 CVD 증착된 필름 보다 큰 다공성을 갖는다.
이렇게 CVD 증착된 저-k 필름은 또한 약 10 내지 약 30 원자%(수소 원자 제외), 바람직하게 약 10 내지 약 20 원자%의 탄소 함량을 포함한다. 이러한 CVD 증착된 저-k 필름의 탄소 함량은 일반적으로 상당한 양의 비결합 탄화수소를 함유하지 않는 필름 구조물의 원자 분석을 언급한다. 탄소 함량은 정량화하기 어려운 수소 원자를 제외하고, 증착된 필름 내의 탄소 원자의 %로 표시된다. 예를 들어, 평균적으로 하나의 실리콘 원자, 하나의 산소 원자, 하나의 탄소 원자 및 두 개의 수소 원자를 갖는 필름은 20 원자%의 탄소 함량(총 5개의 원자들 중 하나의 탄소 원자), 또는 수소 원자를 제외하고 33 원자%의 탄소 함량(총 3개의 원자들 중 하나의 탄소 원자)을 갖는다.
환상 유기 실리콘 화합물은 3개 이상의 실리콘 원자를 갖는 링 구조를 포함할 수도 있고, 링 구조는 또한 하나 이상의 산소 원자를 포함할 수도 있다. 상업적으로 이용가능한 환상 유기 실리콘 화합물은 실리콘 원자에 결합된 하나 또는 2개의 알킬기를 구비하고, 교번적인 실리콘 및 산소 원자를 구비한 링을 포함한다. 예를 들어, 환상 유기 실리콘 화합물은 하나 이상의 다음의 화합물을 포함할 수도 있다.
비환상 유기 실리콘 화합물은 하나 이상의 실리콘 원자와 하나 이상의 탄소 원자를 갖는 선형 또는 가지형(즉, 비환상) 유기 실리콘 화합물과, 하나 이상의 불포화 탄소 결합을 갖는 선형 또는 가지형 탄화수소 화합물을 포함한다. 상기 구조는 또한 산소를 함유할 수도 있다. 상업적으로 이용가능한 비환상 유기 실리콘 화합물은 실리콘 원자들 사이에 산소를 함유하지 않는 유기 실란과, 둘 이상의 실리콘 원자들 사이에 산소를 함유하는 유기 실록산을 포함한다. 예를 들어, 비환상 유기 실리콘 화합물은 하나 이상의 다음의 화합물을 포함할 수도 있다.
선형 또는 가지형 탄화수소 화합물은 1 내지 약 20개의 인접한 탄소 원자를 포함한다. 탄화수소 화합물은 단일, 이중, 및 삼중 결합의 소정 조합에 의해 결합되는 인접한 탄소 원자들을 포함할 수 있다. 예를 들어, 유기 화합물은 에틸렌, 프로필렌, 아세틸렌, 부타디엔, t-부틸에틸렌, 1,1,3,3-테트라메틸부틸벤젠, t-부틸에테르, 메틸-메타크릴레이트(MMA), 및 t-부틸퍼퓨릴에테르(t-butylfurfurylether)와 같은 2개 내지 약 20개의 탄소 원자들을 갖는 알켄을 포함할 수도 있다.
전술한 전구체들의 일부는 산소를 포함하고, 그러므로 추가 산화제가 요구되지 않는다. 그러나, 하나 이상의 산화 가스 또는 액체가 요구되는 경우, 전술한 전구체들은 산소(O2), 오존(O3), 일산화질소(N2O), 일산화탄소(CO), 이산화탄소(CO2), 물(H2O), 과산화수소(H2O2), 산소 함유 유기 화합물, 또는 이들의 조합물을 포함할 수도 있다. 바람직하게, 산화 가스는 산소 가스이다. 그러나, 오존이 산화 가스로서 이용될 때, 오존 발생기는 소오스 가스 내의 산소 중량의 6% 내지 20%, 일반적으로 약 15%를 오존으로 변환시키고, 그 나머지는 일반적으로 산소이다. 심지어, 오존 농도는 요구되는 오존의 양과 이용되는 오존 발생 설비의 형태에 따라 증감될 수도 있다. 하나 이상의 산화 가스가 반응성을 증가시키고 증착된 필름 내의 바람직한 탄소 함량을 달성하기 위해 반응 가스 혼합물에 추가된다.
저-k 유전체 필름의 증착은 단일 증착 챔버 내에서 연속 또는 불연속일 수 있다. 대안적으로, 필름은 미국 캘리포니아 산타 클라라 소재의 어플라이드 머티어리얼스(Applied Materials)사로부터 이용가능한 프로듀서(Producer, 등록상표)인 클러스터 툴(cluster tool)과 같은 둘 이상의 증착 챔버 내에서 순차적으로 증착될 수 있다.
도 1은 고진공 영역(15)을 가지는 평행 판 화학 기상 증착(CVD) 프로세싱 챔버(10)의 수직 단면도이다. 프로세싱 챔버(10)는 기판(도시 안 됨)으로 프로세스 가스를 분산시키기 위한 천공 홀들을 가지는 가스 분배 매니폴드(11)를 포함한다. 기판은 기판 지지판 또는 서셉터(susceptor)(12)상에 놓인다. 서셉터(12)는 그 서셉터(12)를 승강 모터(14)에 연결하는 지지 스템(stem)(13)상에 장착된다. 승강 모터(14)는 프로세싱 위치와 하부의 기판-로딩 위치 사이에서 서셉터(12)를 상승 및 하강시켜, 서셉터(12)(및 그 서셉터(12)의 상부면 상에 지지된 기판)가 하부의 로딩/오프-로딩 위치와 매니폴드(11)에 인접한 상부의 프로세싱 위치 사이에서 제어가능하게 이동될 수 있게 한다. 상부 프로세싱 위치에 있을 때, 절연체(17)가 서셉터(12) 및 기판을 둘러싸게 된다.
프로세싱 중에, 매니폴드(11)로 도입되는 가스들은 샤워헤드에 의해 기판의 표면에 걸쳐 방사상으로 균일하게 분포된다. 스로틀(throttle) 밸브를 갖는 진공 펌프(32)는 매니폴드(24)를 통해 챔버(10)로부터 배출되는 가스의 배출 속도를 제어한다. 증착 및 캐리어 가스들은 가스 라인(18)을 통해 혼합 시스템(19)으로 그리고 다시 매니폴드(11)로 유동한다. 일반적으로, 각각의 프로세스 가스 공급 라인(18)은 (ⅰ) 프로세스 가스의 챔버내로의 유동을 자동적으로 또는 수동적으로 차단하는데 사용될 수 있는 안전 차단 밸브(도시 안 됨), 및 (ⅱ) 가스 공급 라인(18)을 통한 가스의 유동을 측정하기 위한 질량 유량(mass flow) 제어기(도시 안 됨)를 포함한다. 프로세스에서 유독성 가스들이 사용될 때, 통상적인 구성에서는, 몇개의 안전 차단 밸브들이 각각의 가스 공급 라인(18)에 배치된다.
증착 중에, 하나 이상의 환상(cyclic) 유기 실리콘 화합물 및 하나 이상의 비환상(acyclic) 유기 실리콘 화합물의 혼합물(blend/mixture)이 산화 가스와 반응하여 기판상에 저-k 유전체 필름을 형성한다. 그러한 일 실시예에 따라, 환상 유기 실리콘 화합물은 하나 이상의 비환상 유기 실리콘 화합물 및 하나 이상의 탄화수소 화합물과 결합된다. 예를 들어, 혼합물은 약 5 부피% 내지 약 80 부피%의 하나 이상의 환상 유기 실리콘 화합물, 약 5 부피% 내지 약 15 부피%의 하나 이상의 비환상 유기 실리콘 화합물, 및 약 5 부피% 내지 약 45 부피%의 하나 이상의 탄화수소 화합물을 포함한다. 혼합물은 또한 약 5 부피% 내지 약 20 부피%의 하나 이상의 산화 가스를 포함한다. 그러한 일 실시예에 따라, 혼합물은 약 45 부피% 내지 약 60 부피%의 하나 이상의 환상 유기 실리콘 화합물, 약 5 부피% 내지 약 10 부피%의 하나 이상의 비환상 유기 실리콘 화합물, 및 약 5 부피% 내지 약 35 부피%의 하나 이상의 탄화수소 화합물을 포함한다.
일 측면에서, 하나 이상의 환상 유기 실리콘 화합물이, 약 1,000 내지 약 10,000 mgm의 속도로, 그리고 일 실시예에 따라 약 5,000 mgm의 속도로, 혼합 시스템(19)내로 도입된다. 하나 이상의 비환상 유기 실리콘 화합물은 약 200 내지 약 2,000 sccm의 유동 속도로, 그리고 일 실시예에 따라 약 700sccm의 유동 속도로 혼합 시스템(19)내로 도입된다. 하나 이상의 탄화수소 화합물은 약 100 내지 약 10,000 sccm의 유동 속도로, 그리고 일 실시예에 따라 1,000sccm의 유동 속도로 혼합 시스템(19)내로 도입된다. 산소 함유 가스는 약 200 내지 약 5,000 sccm의 유량을 가진다. 일 실시예에 따라, 환상 유기 실리콘 화합물은 2,4,6,8-테트라메틸시클로테트라실록산, 옥타메틸시클로테트라실록산, 또는 그 혼합물이고, 비환상 유기-실리콘 화합물은 트리메틸실란, 1,1,3,3-테트라메틸디실록산, 또는 그 혼합물이다. 일 실시예에 따라, 탄화수소 화합물은 에틸렌이다.
증착 프로세스는 열적(thermal) 프로세스 또는 플라즈마 강화(plasma enhanced) 프로세스일 수 있다. 플라즈마 강화 프로세스에서, 제어된 플라즈마는 RF 전원(25)을 이용하여 가스 분배 매니폴드(11)에 인가된 RF 에너지에 의해 기판에 인접하여 통상적으로 형성된다. 그 대신에, RF 전력이 서셉터(12)에 제공될 수도 있다. 기판의 가열을 감소시키고 증착된 필름내의 다공성(porosity)을 높이기 위해, 증착 챔버로의 RF 전력은 사이클링화(cycled) 또는 펄스화(pulsed)될 수 있다. 200mm 기판의 경우에 플라즈마의 전력 밀도는 약 0.03 W/cm2 내지 약 3.2 W/cm2 이며, 이러한 전력 밀도는 약 10 W 내지 약 2000 W의 RF 전력 레벨에 상응한다. 일 실시예에 따라, RF 전력 레벨은 약 300 W 내지 약 1700 W 이다.
RF 전원(25)은 약 0.01 MHz 내지 300 MHz의 단일 주파수 RF 전력을 공급할 수 있다. 그 대신에, 고진공 영역(15)내로 도입된 반응 종(species)의 분해를 촉진하기 위해, 혼합된 동시간(simultaneous) 주파수들을 이용하여 RF 전력을 공급할 수도 있다. 일 측면에서, 혼합된 주파수는 약 12kHz의 저주파 및 약 13.56 MHz의 고주파이다. 다른 측면에서, 저주파는 약 300Hz 내지 약 1,000kHz일 수 있으며, 고주파는 약 5MHz 내지 약 50MHz 일 수 있다.
증착 중에, 기판은 약 -20℃ 내지 약 500℃의 온도로, 그리고 일 실시예에 따라 약 100℃ 내지 약 400℃의 온도로 유지된다. 통상적으로, 증착 압력은 약 1 Torr 내지 약 20 Torr, 그리고 일 실시예에 따라 약 4 Torr 내지 약 6 Torr 이다. 통상적으로, 증착 속도는 약 10,000 Å/분 내지 약 20,000 Å/분이다.
산화 가스의 추가적인 해리(dissociation)가 요구되는 경우에, 가스가 프로세싱 챔버(10)내로 유입되기에 앞서서, 선택적인 마이크로파 챔버(28)를 사용하여 약 0 Watt 내지 약 6000 Watt를 산화 가스에 전달할 수 있다. 추가적인 마이크로파 전력은 산화 가스와의 반응에 앞서서 유기 실리콘 화합물이 과다하게 해리되는 것을 방지할 수 있다. 마이크로파 전력이 산화 가스에 부가되는 경우에, 유기 실리콘 화합물 및 산화 가스를 위한 별도의 통로들을 가지는 가스 분배판(도시 안 됨)이 바람직하다.
통상적으로, 챔버 라이닝, 분배 매니폴드(11), 서셉터(12) 및 여러가지 기타 반응기 하드웨어들 모두 또는 일부는 알루미늄 또는 양극처리된 알루미늄과 같은 재료로 제조된다. 그러한 CVD 반응기의 예가, 왕(Wang) 등에게 허여되고 본 발명의 출원인인 어플라이드 머티어리얼스사에 양도된 "열적 CVD/PECVD 반응기, 인시츄(In-situ) 다단계 평탄화 프로세스 및 이산화실리콘의 열적 화학 기상 증착에서의 이용"이라는 명칭의 미국 특허 제 5,000,113 호에 기재되어 있다.
시스템 제어기(34)는 제어 라인(36)들에 의해 연결된 모터(14), 가스 혼합 시스템(19), 및 RF 전원(25)을 제어한다. 시스템 제어기(34)는 CVD 반응기의 작동을 제어하고, 통상적으로 하드디스크 드라이브, 플로피디스크 드라이브, 및 카드 랙(card rack)을 포함한다. 상기 카드 랙은 단일 보드 컴퓨터(SBC), 아날로그 및 디지털 입력/출력 보드, 인터페이스 보드, 및 스텝퍼 모터 제어기 보드를 포함한다. 시스템 제어기(34)는 보드, 카드 케이지, 및 커넥터 치수 및 타입을 규정하고 있는 VME(Versa Modular Europeans) 표준을 준수한다. VME 표준은 또한 16-비트 데이터 버스 및 24-비트 어드레스 버스를 가지는 버스 구조를 규정하고 있다. 시스템 제어기(34)는 하드디스크 드라이브에 저장된 컴퓨터 프로그램의 제어하에서 작동된다. 공지된 바와 같이, 컴퓨터 프로그램은 타이밍, 가스들의 혼합, RF 전력 레벨, 서셉터 위치, 및 특정 프로세스의 다른 파라미터들을 명령한다.
이하에서는, 도 1 을 참조하여 특정 챔버 부품들의 작동을 설명한다. 기판이 프로세싱 챔버(10)내에 로딩될 때, 기판의 수용을 위해 서셉터(12)가 하강되고, 그 후에, CVD 프로세스 중에 가스 분배 매니폴드(11)로부터 제 1 거리에서 또는 제 1 간격에서 기판을 유지하기 위해 서셉터(12)가 챔버내에서 희망 높이까지 상승된다. 일부 프로세스들에서, 반응성 프로세스 가스들이 도입되기에 앞서서 챔버내의 압력을 안정화하기 위해, 헬륨 또는 아르곤과 같은 불활성 가스가 프로세싱 챔버(10)내로 도입된다.
전술한 CVD 시스템의 설명은 단지 예시를 위한 것이며, 전자 사이클로트론 공명(ECR) 플라즈마 CVD 장치, 유도 결합 RF 고밀도 플라즈마 CVD 장치 등과 같은 다른 CVD 설비가 사용될 수 있다. 또한, 서셉터 디자인, 히터 디자인, RF 전력 접속부의 위치 등의 변형과 같은 전술한 시스템의 변형이 가능하다. 예를 들면, 상기 기판이 저항 가열된 서셉터에 의해 지지 및 가열될 수 있다.
하기된 실시예는 전술한 CVD 챔버를 이용하여 증착된 통상의 저-k 유전체 필름을 개시한다. 특히, 필름은 미국 캘리포니아 산타 클라라에 소재한 어플라이드 머티어리얼스사로부터 이용가능한 "프로듀서" 시스템을 이용하여 증착된다.
저-k 유전체 필름을 CVD 증착하는 제 1 단계의 실시예: 약 400℃의 기판 온도와, 약 5.75 Torr의 챔버 압력에서 하기의 반응 가스-유량이 약 6,400mgm인 옥타메틸시클로테트라실록산(OMCTS); 유량이 약 575sccm인 트리메틸실란(TMS); 유량이 약 3,200sccm인 에틸렌; 유량이 약 1,600sccm인 산소; 및 유량이 약 1,600sccm인 헬륨;-로부터 300㎜의 기판상에 저-k 유전체 필름이 증착되었다. 상기 기판을 가스 분배 샤워헤드로부터 약 1,050mils에 위치시키고, 상기 필름의 플라즈마 강화 증착을 위해, 샤워헤드에 주파수가 약 13.56㎒인 약 1200W의 전력을 인가하였다. 약 13,000Å/min의 속도로 필름이 증착되었고, 약 0.1㎒에서 약 2.54의 유전 상수(k)를 갖는 것으로 측정되었다.
전술한 필름을 증착한 후, 예를 들면, 비한정적으로, 도 1을 참조하여 전술한 챔버와 유사한 챔버를 이용하여 이들을 플라즈마 처리(증착후 플라즈마 처리)하였다. 본 발명의 하나 이상의 실시예에 따르면, 플라즈마는 H2, He, Ar 및 SiF4 중 하나 또는 그 이상을 이용하여 형성된다. 또한, 제 1 전원으로부터 약 10W 내지 약 1500W 범위(바람직하게, 약 200W 내지 약 600W 범위)의 전력을 약 2㎒ 내지 약 100㎒ 범위의 주파수에서 가스 분배 매니폴드로 인가하고, 제 2 전원으로부터 약 10W 내지 약 1500W 범위의 전력을 약 100㎑ 내지 약 500㎑ 범위의 주파수에서 가스 분배 매니폴드로 인가함으로써, 플라즈마가 발생된다. 본 발명의 하나 이상의 실시예에 따르면, 웨이퍼 받침대는 약 200℃ 내지 약 500℃ 범위의 온도로 유지되며, 플라즈마 처리는 약 5초 내지 약 50초 동안 지속된다. 본 발명의 하나 또는 그 이상의 다른 실시예에 따르면, 상기 저-k 유전체 필름은 다층으로 증착되며, 여기서 증착후 플라즈마 처리 단계는 각각의 증착 단계에 후속한다. 본 발명의 하나 또는 그 이상의 또 다른 실시예에 따르면, 상기 플라즈마 처리는 저-k 유전체 필름을 플라즈마 CVD 증착하는데 이용된 챔버와는 다른 챔버에서 이루어진다.
CVD 증착된 저-k 유전체 필름을 플라즈마 처리하는 제 2 단계의 실시예 1: 유량이 약 500sccm인 H2, 약 5.0Torr의 챔버 압력 및 약 400℃의 기판 온도를 이용하여 약 30초동안 필름을 플라즈마 처리하였다. 상기 기판을 가스 분배 샤워헤드로부터 약 1,000mils에 위치시키고, 샤워헤드에 주파수가 약 13.56㎒인 약 550W의 전력을 인가하였다. 완성된 필름은 약 1㎬의 경도와, 약 5.8㎬의 영률을 갖는다.
CVD 증착된 저-k 유전체 필름을 플라즈마 처리하는 제 2 단계의 실시예 2: 유량이 약 500sccm인 H2, 약 5.0Torr의 챔버 압력 및 약 400℃의 기판 온도를 이용하여 약 10초동안 필름을 플라즈마 처리하였다. 상기 기판을 가스 분배 샤워헤드로부터 약 1,000mils에 위치시키고, 샤워헤드에 주파수가 약 13.56㎒인 약 650W의 전력을 인가하였다. 완성된 필름은 약 0.8㎬의 경도와, 약 5.2㎬의 영률을 갖는다.
특히, 전술한 증착후 플라즈마 처리는 저-k 유전체 필름의 크랙 한계를 약 1.0㎛의 처리되지 않은 크랙 한계 두께 값으로부터 약 1.2㎛의 증착후 처리 크랙 한계 두께 값으로 향상시킨다. 또한, 전술한 다층 증착후 플라즈마 처리는 다층 증착 저-k 유전체 필름의 크랙 한계를 약 2.5㎛ 이상의 균열 한계 두께 값으로 향상시킨다. 또한, 예를 들면, 경도 및 영률과 같은 처리후 필름의 기계적 특성도 개선된다.
전술한 설명이 단지 예시하여 설명하기 위한 것임을 당업자는 이해할 수 있을 것이다. 따라서, 이는 본 발명을 개시된 특정 형태로 한정하거나 제외하지 않는다. 예를 들면, 특정 치수가 개시되었으나, 전술한 실시예를 이용하여 다양한 디자인이 형성될 수 있기 때문에, 이들은 단지 예시적이며, 그 디자인의 실제 치수는 회로 조건에 따라 결정될 것이다. 또한, 용어 "기판"은 집적 회로 또는 기타 다른 마이크로전자 소자로 처리되기에 적합한 것들을 포함하며, 광의의 의미로 사용된다. 비배타적으로, 본 발명에 적합한 기판은 갈륨 아세나이드(GaAs), 게르마늄, 실리콘, 실리콘 게르마늄, 리튬 니오베이트, 및 결정질 실리콘, 폴리실리콘, 비정질 실리콘, 에피택셜 실리콘 및 실리콘 옥사이드 등의 실리콘을 함유한 조성물, 및 그들의 혼합물을 포함한다. 또한, 용어 "기판"은 다양한 유형의 유리 기판을 포함한다.

Claims (25)

  1. 저-k 유전체 필름을 증착하기 위한 방법으로서:
    저-k 유전체 필름을 CVD-증착하는 단계; 및
    상기 CVD-증착된 저-k 유전체 필름을 플라즈마 처리하는 단계를 포함하는 저-k 유전체 필름 증착 방법.
  2. 제 1 항에 있어서, 상기 저-k 유전체 필름을 CVD-증착하는 단계는 실리콘, 산소, 및 탄소를 함유하는 저-k 유전체 필름을 증착하는 단계를 포함하는 저-k 유전체 필름 증착 방법.
  3. 제 2 항에 있어서, 상기 실리콘, 산소, 및 탄소를 함유하는 저-k 유전체 필름을 증착하는 단계는 하나 이상의 환상 유기 실리콘계 화합물을 포함하는 전구체를 이용하는 것을 포함하는 저-k 유전체 필름 증착 방법.
  4. 제 2 항에 있어서, 상기 실리콘, 산소, 및 탄소를 함유하는 저-k 유전체 필름을 증착하는 단계는 하나 이상의 환상 유기 실리콘계 화합물 및 하나 이상의 비환상 유기 실리콘 화합물을 포함하는 전구체를 이용하는 것을 포함하는 저-k 유전체 필름 증착 방법.
  5. 제 2 항에 있어서, 상기 실리콘, 산소, 및 탄소를 함유하는 저-k 유전체 필름을 증착하는 단계는 환상 유기 실리콘 화합물, 비환상 유기 실리콘 화합물, 탄화수소 화합물, 및 산화제로 이루어진 전구체를 이용하는 것을 포함하는 저-k 유전체 필름 증착 방법.
  6. 제 5 항에 있어서, 상기 환상 유기 실리콘 화합물은 하나 이상의 실리콘-탄소 결합을 포함하는 저-k 유전체 필름 증착 방법.
  7. 제 5 항에 있어서, 상기 비환상 유기 실리콘 화합물은 실리콘-수소 결합 또는 실리콘-산소 결합을 포함하는 저-k 유전체 필름 증착 방법.
  8. 제 5 항에 있어서, 상기 탄화수소는 선형 또는 환상인 저-k 유전체 필름 증착 방법.
  9. 제 1 항에 있어서, 상기 CVD-증착된 저-k 필름은 수소 원자를 제외하고 약 10 내지 약 30 원자% 의 탄소 함량을 갖는 저-k 유전체 필름 증착 방법.
  10. 제 5 항에 있어서, 상기 산화제는 하나 이상의 산소(O2), 오존(O3), 일산화질소(N2O), 일산화탄소(CO), 이산화탄소(CO2), 물(H2O), 과산화수소(H2O2), 산소-함유 유기 화합물, 또는 그 조합물 중 하나 이상을 포함하는 저-k 유전체 필름 증착 방법.
  11. 제 1 항에 있어서, 상기 저-k 유전체 필름을 CVD-증착하는 단계는 하나 이상의 환상 유기 실리콘 화합물 및 하나 이상의 비환상 유기 실리콘 화합물을 포함하는 전구체를 이용하는 것을 포함하는 저-k 유전체 필름 증착 방법.
  12. 제 11 항에 있어서, 상기 저-k 유전체 필름을 CVD-증착하는 단계는 하나 이상의 환상 유기 실리콘 화합물, 하나 이상의 비환상 유기 실리콘 화합물, 및 하나 이상의 탄화수소 화합물을 포함하는 전구체를 이용하는 것을 포함하는 저-k 유전체 필름 증착 방법.
  13. 제 12 항에 있어서, 상기 전구체는 약 5 부피% 내지 약 80 부피%의 하나 이상의 환상 유기 실리콘 화합물, 약 5 부피% 내지 약 15 부피%의 하나 이상의 비환상 유기 실리콘 화합물, 및 약 5 부피% 내지 약 45 부피%의 하나 이상의 탄화수소 화합물을 포함하는 저-k 유전체 필름 증착 방법.
  14. 제 13 항에 있어서, 상기 전구체는 약 5 부피% 내지 약 20 부피%의 하나 이상의 산화 가스를 더 포함하는 저-k 유전체 필름 증착 방법.
  15. 제 1 항에 있어서, 상기 플라즈마 처리 단계는 H2, He, Ar, 및 SiF4 가스들 중 하나 이상을 이용하여 플라즈마를 형성하는 단계를 포함하는 저-k 유전체 필름 증착 방법.
  16. 제 15 항에 있어서, 상기 플라즈마 처리 단계는 약 5 초 내지 약 50 초의 시간 동안 실시되는 저-k 유전체 필름 증착 방법.
  17. 제 16 항에 있어서, 상기 플라즈마 처리 단계는 용량-결합형 플라즈마 챔버내에서 실시되며, 상기 용량-결합형 플라즈마 챔버에는 플라즈마를 생성하고 유지하기 위해 약 2MHz 내지 약 100MHz 주파수의 전력이 인가되는 저-k 유전체 필름 증착 방법.
  18. 제 17 항에 있어서, 약 100MHz 내지 약 500MHz 주파수의 바이어스 전력이 챔버내의 웨이퍼 홀더에 인가되는 저-k 유전체 필름 증착 방법.
  19. 제 18 항에 있어서, 소오스 전력 대 바이어스 전력의 비가 약 0.1:1 내지 약 15:1 인 저-k 유전체 필름 증착 방법.
  20. 제 19 항에 있어서, 상기 웨이퍼 홀더는 약 200℃ 내지 약 500℃에서 유지되는 저-k 유전체 필름 증착 방법.
  21. 제 1 항에 있어서, 상기 저-k 유전체 필름을 CVD-증착하는 단계는 옥타메틸시클로테트라실록산, 트리메틸실란, 에틸렌, 및 산소를 포함하는 전구체를 이용하는 것을 포함하는 저-k 유전체 필름 증착 방법.
  22. 제 1 항에 있어서, 상기 저-k 유전체 필름을 CVD-증착하는 단계는 플라즈마 강화 프로세스를 포함하는 저-k 유전체 필름 증착 방법.
  23. 제 22 항에 있어서, 상기 플라즈마 강화 프로세스는 저-k 유전체 필름이 증착되는 기판에 인접하여 플라즈마를 형성하기 위해 RF 전력을 인가하는 단계를 포함하는 저-k 유전체 필름 증착 방법.
  24. 제 23 항에 있어서, 상기 RF 전력은 사이클링화되는 저-k 유전체 필름 증착 방법.
  25. 제 23 항에 있어서, 상기 RF 전력은 펄스화되는 저-k 유전체 필름 증착 방법.
KR1020057012989A 2003-01-13 2004-01-12 저-ｋ 유전체 재료의 크랙 한계 및 기계적 특성 개선 방법및 장치 KR20050091780A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/342,085 US20040137757A1 (en) 2003-01-13 2003-01-13 Method and apparatus to improve cracking thresholds and mechanical properties of low-k dielectric material
US10/342,085 2003-01-13

Publications (1)

Publication Number Publication Date
KR20050091780A true KR20050091780A (ko) 2005-09-15

Family

ID=32711649

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057012989A KR20050091780A (ko) 2003-01-13 2004-01-12 저-ｋ 유전체 재료의 크랙 한계 및 기계적 특성 개선 방법및 장치

Country Status (5)

Country Link
US (1) US20040137757A1 (ko)
EP (1) EP1599898A2 (ko)
KR (1) KR20050091780A (ko)
CN (1) CN1698189A (ko)
WO (1) WO2004063417A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160107314A (ko) * 2014-01-13 2016-09-13 어플라이드 머티어리얼스, 인코포레이티드 원격 플라즈마 pecvd를 사용하는 fcvd 하드웨어에 의한 유동 가능한 탄소 필름

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060258176A1 (en) * 1998-02-05 2006-11-16 Asm Japan K.K. Method for forming insulation film
US7064088B2 (en) * 1998-02-05 2006-06-20 Asm Japan K.K. Method for forming low-k hard film
US7582575B2 (en) * 1998-02-05 2009-09-01 Asm Japan K.K. Method for forming insulation film
US7354873B2 (en) * 1998-02-05 2008-04-08 Asm Japan K.K. Method for forming insulation film
US7148154B2 (en) * 2003-08-20 2006-12-12 Asm Japan K.K. Method of forming silicon-containing insulation film having low dielectric constant and low film stress
US7718553B2 (en) * 2006-09-21 2010-05-18 Asm Japan K.K. Method for forming insulation film having high density
US7781352B2 (en) * 2007-06-06 2010-08-24 Asm Japan K.K. Method for forming inorganic silazane-based dielectric film
US7651959B2 (en) 2007-12-03 2010-01-26 Asm Japan K.K. Method for forming silazane-based dielectric film
US7622369B1 (en) 2008-05-30 2009-11-24 Asm Japan K.K. Device isolation technology on semiconductor substrate
US8765233B2 (en) * 2008-12-09 2014-07-01 Asm Japan K.K. Method for forming low-carbon CVD film for filling trenches
CN102122632B (zh) * 2010-01-08 2013-05-29 中芯国际集成电路制造(上海)有限公司 低k值介电薄膜形成方法
CN104008997A (zh) * 2014-06-04 2014-08-27 复旦大学 一种超低介电常数绝缘薄膜及其制备方法
US9741584B1 (en) * 2016-05-05 2017-08-22 Lam Research Corporation Densification of dielectric film using inductively coupled high density plasma
CN110158052B (zh) 2019-05-17 2021-05-14 江苏菲沃泰纳米科技股份有限公司 低介电常数膜及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3582287B2 (ja) * 1997-03-26 2004-10-27 株式会社日立製作所 エッチング装置
US6333556B1 (en) * 1997-10-09 2001-12-25 Micron Technology, Inc. Insulating materials
US6593247B1 (en) * 1998-02-11 2003-07-15 Applied Materials, Inc. Method of depositing low k films using an oxidizing plasma
EP1077479A1 (en) * 1999-08-17 2001-02-21 Applied Materials, Inc. Post-deposition treatment to enchance properties of Si-O-C low K film
US6583048B2 (en) * 2001-01-17 2003-06-24 Air Products And Chemicals, Inc. Organosilicon precursors for interlayer dielectric films with low dielectric constants
US6632478B2 (en) * 2001-02-22 2003-10-14 Applied Materials, Inc. Process for forming a low dielectric constant carbon-containing film
KR20030002993A (ko) * 2001-06-29 2003-01-09 학교법인 포항공과대학교 저유전체 박막의 제조방법
US6815373B2 (en) * 2002-04-16 2004-11-09 Applied Materials Inc. Use of cyclic siloxanes for hardness improvement of low k dielectric films
US6812043B2 (en) * 2002-04-25 2004-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a carbon doped oxide low-k insulating layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160107314A (ko) * 2014-01-13 2016-09-13 어플라이드 머티어리얼스, 인코포레이티드 원격 플라즈마 pecvd를 사용하는 fcvd 하드웨어에 의한 유동 가능한 탄소 필름

Also Published As

Publication number Publication date
CN1698189A (zh) 2005-11-16
US20040137757A1 (en) 2004-07-15
WO2004063417A2 (en) 2004-07-29
WO2004063417A3 (en) 2004-12-23
EP1599898A2 (en) 2005-11-30

Similar Documents

Publication Publication Date Title
KR100437068B1 (ko) 탄소질 산화실리콘의 형성방법
KR102611346B1 (ko) 등급화된 실리콘 카바이드 막 또는 다층 실리콘 카바이드 막의 리모트 플라즈마 기반 증착
US7547643B2 (en) Techniques promoting adhesion of porous low K film to underlying barrier layer
US7422776B2 (en) Low temperature process to produce low-K dielectrics with low stress by plasma-enhanced chemical vapor deposition (PECVD)
KR100743775B1 (ko) 확산을 감소시키도록 낮은 유전상수 ｋ의 유전층을 처리하기 위한 방법 및 장치
JP4918190B2 (ja) 非常に低い誘電率プラズマ強化ｃｖｄ膜
US6593247B1 (en) Method of depositing low k films using an oxidizing plasma
JP2020502797A (ja) リモートプラズマ処理を用いる炭化ケイ素膜の高密度化
US20030194496A1 (en) Methods for depositing dielectric material
US20080107573A1 (en) Method for forming an ultra low dielectric film by forming an organosilicon matrix and large porogens as a template for increased porosity
US20050230834A1 (en) Multi-stage curing of low K nano-porous films
US20040018750A1 (en) Method for deposition of nitrogen doped silicon carbide films
KR20050034566A (ko) 실리콘 탄화물막을 제조하는 방법
JP2013102174A (ja) 優勢エッチング抵抗性を具備する低ｋ誘電バリアを得る方法
KR20070054201A (ko) 점성 전구체를 이용한 화학기상증착을 통해 기능적 구배형유전체 필름을 증착하기 위한 방법
JP2001148382A (ja) 有機珪素化合物とヒドロキシル形成化合物との反応による液状シリカ層の形成
WO2013085684A1 (en) Doping of dielectric layers
WO2013062756A1 (en) Treatments for decreasing etch rates after flowable deposition of silicon-carbon-and-nitrogen-containing layers
EP2036120A2 (en) A novel deposition-plasma cure cycle process to enhance film quality of silicon dioxide
SG182336A1 (en) Flowable dielectric using oxide liner
KR20050091780A (ko) 저-ｋ 유전체 재료의 크랙 한계 및 기계적 특성 개선 방법및 장치
US6936309B2 (en) Hardness improvement of silicon carboxy films

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid