KR20000009711A - 반도체소자의 제조방법 - Google Patents

반도체소자의 제조방법 Download PDF

Info

Publication number
KR20000009711A
KR20000009711A KR1019980030310A KR19980030310A KR20000009711A KR 20000009711 A KR20000009711 A KR 20000009711A KR 1019980030310 A KR1019980030310 A KR 1019980030310A KR 19980030310 A KR19980030310 A KR 19980030310A KR 20000009711 A KR20000009711 A KR 20000009711A
Authority
KR
South Korea
Prior art keywords
gas
chamber
flowing
nitride film
depositing
Prior art date
Application number
KR1019980030310A
Other languages
English (en)
Inventor
김용수
김문성
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980030310A priority Critical patent/KR20000009711A/ko
Publication of KR20000009711A publication Critical patent/KR20000009711A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 질화막의 두께 균일도를 향상시키고, 파티클 형성을 방지할 수 있는 반도체소자의 제조방법에 관한 것이다.
본 발명은 화학기상증착장치의 챔버에 암모니아가스를 플로우시켜 상기 챔버를 안정화시키는 제1퍼지단계, 상기 제1퍼지단계 후, 상기 챔버에 SiH2Cl2가스와 NH3가스를 플로우시켜 반도체기판상에 질화막을 소정의 두께로 증착하는 제1증착단계, 상기 제1증착단계 후, 상기 챔버와 가스공급관 내에 질소가스를 플로우시키면서 미반응가스를 제거하는 제1펌핑단계, 상기 제1펌핑단계 후, 챔버에 NH3가스를 플로우시켜 상기 챔버를 안정화시키는 제2퍼지단계, 상기 제2퍼지단계 후, 상기 챔버에 SiH2Cl2가스와 NH3가스를 플로우시켜 원하는 두께만큼 상기 질화막을 증착하는 제2증착단계 및 상기 제2증착단계 후, 상기 챔버와 가스공급관 내에 질소가스를 플로우시키면서 미반응가스를 제거하는 제3퍼지단계를 구비하여 이루어진다.
따라서, 증착공정중 NH4Cl 등의 파우더 발생을 억제하는 효과가 있다.

Description

반도체소자의 제조방법
본 발명은 반도체소자의 제조방법에 관한 것으로서, 보다 상세하게는 질화막의 두께 균일도를 향상시키고, 파티클 형성을 방지할 수 있는 반도체소자의 제조방법에 관한 것이다.
일반적으로 반도체소자는 증착공정, 사진공정, 식각공정 및 이온주입공정 등의 일련의 공정들을 수행하여 이루어진다.
즉, 반도체소자는 반도체 기판 위에 다결정막, 산화막, 질화막 및 금속막 등과 같은 여러 층의 박막을 증착하여 사진공정 및 식각공정 통해 패턴을 형성시켜 완성한다.
상기 증착공정은 반도체소자 제조의 기본이 되는 공정으로서 상기 반도체소자가 고집적화됨에 따라 새로운 재료의 개발 및 증착방법 등이 요구되고 있다. 상기 증착공정은 크게 나누어 화학반응이 관여하지 않는 즉, 증발이나 스퍼터링과 같은 물리적인 방법에 의한 증착(PVD ; Physical Vapor Deposition)과 화학반응이 관여하는 화학기상증착(CVD ; Chemical Vapor Deposition)이있다.
상기 화학기상증착은 챔버에 웨이퍼를 내재시키고, 상기 챔버에 공정가스를 플로우시키면서 소정의 에너지를 가해 화학반응을 일으켜 상기 웨이퍼 상에 박막을 증착하게 된다. 상기 화학기상증착은 필요한 에너지 및 공정조건에 따라 다양하게 분류될 수 있다.
상기 화학기상증착에 의한 질화막 증착공정을 살펴보면, 처음 챔버의 제1퍼지단계로서, 웨이퍼가 내재된 상기 챔버에 암모니아(NH3)가스를 플로우시켜 배기시키면서 질화막을 증착하기 위하여 공정안정화를 시킨다.
다음은 증착단계로서 상기 챔버로 실지 공정가스인 SiH2Cl2가스와 NH3가스를 플로우시켜 분해반응시켜 웨이퍼 상에 질화막(Si3H4)을 소정의 두께로 증착시킨다.
다음은 제2퍼지단계로서 질소가스를 상기 챔버에 플로우시켜 미반응 공정가스를 배기시킨다.
상기 질화막의 증착방법은 미반응 가스에 의해 증착공정중 NH4Cl 등의 파우더가 발생하여 파티클발생 및 이상막질이 웨이퍼 상에 발생할 수 있는 문제점이 있었다.
본 발명의 목적은, 질화막 증착공정시 파티클 발생 및 이상막질 발생을 방지하는 반도체소자의 제조방법을 제공하는 데 있다.
도1은 본 발명에 의한 질화막 층착공정을 설명하기 위한 공정순서도이다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 제조방법은 화학기상증착(Chemical Vapour Deposition)장치의 챔버에 암모니아(NH3)가스를 플로우시켜 상기 챔버를 안정화시키는 제1퍼지단계, 상기 제1퍼지단계 후, 상기 챔버에 SiH2Cl2가스와 NH3가스를 플로우시켜 반도체기판상에 질화막(Si3H4)을 소정의 두께로 증착하는 제1증착단계, 상기 제1증착단계 후, 상기 챔버와 가스공급관 내에 질소가스를 플로우시키면서 미반응가스를 제거하는 제1펌핑(Pumping)단계, 상기 제1펌핑단계 후, 챔버에 NH3가스를 플로우시켜 상기 챔버를 안정화시키는 제2퍼지단계, 상기 제2퍼지단계 후, 상기 챔버에 SiH2Cl2가스와 NH3가스를 플로우시켜 원하는 두께만큼 상기 질화막(Si3H4)을 증착하는 제2증착단계 및 상기 제2증착단계 후, 상기 챔버와 가스공급관 내에 질소가스를 플로우시키면서 미반응가스를 제거하는 제3퍼지단계를 구비하여 이루어진다.
상기 화학기상증착장치는 저압화학기상증착장치(Low Pressure Chemical Vapour Deposition)일 수 있으며, 상기 제1증착단계에서 증착하는 질화막의 두께는 전체 질화막 두께의 30 내지 70 ％인 것이 바람직하다.
본 발명은 질화막을 형성하기 위한 반도체소자의 제조방법에 관한 것이다. 증착단계를 이원화시켜 증착된 박막의 두께 균일도 및 재현성을 증가시키고, 미반응 가스에 의한 파우더(Powder) 등의 파티클 발생을 방지시킬 수 있는 반도체소자의 제조방법을 제공한다.
이하, 본 발명의 구체적인 일 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도1은 본 발명에 의한 질화막 층착공정을 설명하기 위한 공정순서도이다.
도1에서 보는 바와 같이, 처음 챔버의 제1퍼지단계로서, 웨이퍼가 내재된 상기 챔버에 암모니아(NH3)가스를 플로우시켜 배기시키면서 질화막을 증착하기 위하여 공정안정화를 시킨다.
다음은 제1증착단계로서 상기 챔버로 실지 공정가스인 SiH2Cl2가스와 NH3가스를 플로우시켜 분해반응시켜 웨이퍼 상에 질화막(Si3H4)을 소정의 두께로 증착시킨다. 이때 상기 제1증착단계에서 증착하는 질화막의 두께는 전체 질화막 두께의 30 내지 70 ％가 바람직하다. 즉, 상기 제1증착단계에서 증착된 질화막의 두께에 따라 제2증착단계에서 증착되는 질화막의 두께가 결정된다. 상기 제1증착단계에서 증착되는 질화막의 두께는 공정에 따라 변경할 수 있음은 당업자에게 자명하다.
다음은 제1펌핑단계로서 제1증착단계가 완료된 후, 상기 공정가스의 공급을 중지하고 상기 챔버와 가스공급관 내에 질소가스를 플로우시키면서 미반응가스를 제거한다.
따라서, 상기 챔버 및 배기라인에 존재하던 미반응 잔류가스가 제거되어 NH4Cl 등의 파우더 발생이 억제된다.
다음은 제2퍼지단계로서, 상기 챔버에 NH3가스를 플로우시켜 질화막의 제2증착단계를 위하여 상기 챔버를 안정화시킨다.
다음은 제2증착단계로서 상기 챔버로 실지 공정가스인 SiH2Cl2가스와 NH3가스를 플로우시켜 분해반응시켜 웨이퍼 상에 질화막(Si3H4)을 원하는 두께만큼 증착시킨다.
다음은 제3퍼지단계로서 질소가스를 상기 챔버에 플로우시켜 미반응 공정가스를 배기시킨다.
따라서, 질화막의 두께 균일도를 향상시키고, 파티클 형성을 방지할 수 있다.
따라서, 증착공정중 NH4Cl 등의 파우더 발생을 억제하는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (3)

  1. 화학기상증착(Chemical Vapour Deposition)장치의 챔버에 암모니아(NH3)가스를 플로우시켜 상기 챔버를 안정화시키는 제1퍼지단계;
    상기 제1퍼지단계 후, 상기 챔버에 SiH2Cl2가스와 NH3가스를 플로우시켜 반도체기판상에 질화막(Si3H4)을 소정의 두께로 증착하는 제1증착단계;
    상기 제1증착단계 후, 상기 챔버와 가스공급관 내에 질소가스를 플로우시키면서 미반응가스를 제거하는 제1펌핑(Pumping)단계;
    상기 제1펌핑단계 후, 챔버에 NH3가스를 플로우시켜 상기 챔버를 안정화시키는 제2퍼지단계;
    상기 제2퍼지단계 후, 상기 챔버에 SiH2Cl2가스와 NH3가스를 플로우시켜 원하는 두께만큼 상기 질화막(Si3H4)을 증착하는 제2증착단계; 및
    상기 제2증착단계 후, 상기 챔버와 가스공급관 내에 질소가스를 플로우시키면서 미반응가스를 제거하는 제3퍼지단계;
    를 구비하여 이루어지는 것을 특징으로 하는 반도체소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 화학기상증착장치는 저압화학기상증착장치(Low Pressure Chemical Vapour Deposition)인 것을 특징으로 하는 상기 반도체소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 제1증착단계에서 증착하는 질화막의 두께는 전체 질화막 두께의 30 내지 70 ％인 것을 특징으로 하는 상기 반도체소자의 제조방법.
KR1019980030310A 1998-07-28 1998-07-28 반도체소자의 제조방법 KR20000009711A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980030310A KR20000009711A (ko) 1998-07-28 1998-07-28 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980030310A KR20000009711A (ko) 1998-07-28 1998-07-28 반도체소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20000009711A true KR20000009711A (ko) 2000-02-15

Family

ID=19545377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980030310A KR20000009711A (ko) 1998-07-28 1998-07-28 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20000009711A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422348B1 (ko) * 2001-06-15 2004-03-12 주식회사 하이닉스반도체 반도체소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422348B1 (ko) * 2001-06-15 2004-03-12 주식회사 하이닉스반도체 반도체소자의 제조방법

Similar Documents

Publication Publication Date Title
US11901175B2 (en) Method for selective deposition of silicon nitride layer and structure including selectively-deposited silicon nitride layer
US10699903B2 (en) Two-step process for gapfilling high aspect ratio trenches with amorphous silicon film
CN112154534B (zh) 控制金属污染的腔室的原位cvd和ald涂布
JP3265042B2 (ja) 成膜方法
TW202142723A (zh) 使用預處理沉積氮化矽層之方法、使用該方法所形成之結構及用於進行該方法之系統
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
US6274496B1 (en) Method for single chamber processing of PECVD-Ti and CVD-TiN films for integrated contact/barrier applications in IC manufacturing
KR20100014210A (ko) 반도체 제조 장치 및 반도체 장치의 제조 방법
JPWO2002048427A1 (ja) 薄膜の形成方法及び薄膜の形成装置
US9502233B2 (en) Method for manufacturing semiconductor device, method for processing substrate, substrate processing device and recording medium
JP2008060603A (ja) 成膜方法
KR20020001376A (ko) 반도체 소자의 알루미늄 산화막 형성 방법
KR101134713B1 (ko) 순차 흐름 성막법을 이용한 금속층 성막 방법
KR20200078423A (ko) 텅스텐 막에서의 결함들을 감소시키거나 제거하는 방법들
KR100906048B1 (ko) Ｌｐｃｖｄ 장치 및 ｌｐｃｖｄ 장치를 이용한 폴리 실리콘증착 방법
KR101462154B1 (ko) 텅스텐 박막 증착방법
KR20000009711A (ko) 반도체소자의 제조방법
JP4125443B2 (ja) タングステンシリサイド蒸着工程における微粒子汚染物を除去するための方法及び装置
CN112391607B (zh) 成膜方法和成膜装置
US5899750A (en) Fine processing method
JP4695343B2 (ja) 縦型半導体製造装置
JP3820212B2 (ja) Ｃｖｄチャンバクリーニング後にｃｖｄチャンバをコンディショニングする方法
JPH09320963A (ja) Ｃｖｄチャンバを清掃した後に調整するための方法
JPH07221048A (ja) バリアメタル層の形成方法
JP2002343792A (ja) 膜形成方法及び装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination