KR20020091210A - 상호 접속 구조체 제조 방법 및 장치 - Google Patents

상호 접속 구조체 제조 방법 및 장치 Download PDF

Info

Publication number
KR20020091210A
KR20020091210A KR1020027013890A KR20027013890A KR20020091210A KR 20020091210 A KR20020091210 A KR 20020091210A KR 1020027013890 A KR1020027013890 A KR 1020027013890A KR 20027013890 A KR20027013890 A KR 20027013890A KR 20020091210 A KR20020091210 A KR 20020091210A
Authority
KR
South Korea
Prior art keywords
stud
base pad
electrically conductive
layer
tin
Prior art date
Application number
KR1020027013890A
Other languages
English (en)
Other versions
KR100818902B1 (ko
Inventor
미스트리애디비.
초우두리리나
포즈더스캇케이.
하겐데보라에이.
콜레베카쥐.
아난타나라야난카틱
카니죠지에프.
Original Assignee
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드 filed Critical 모토로라 인코포레이티드
Publication of KR20020091210A publication Critical patent/KR20020091210A/ko
Application granted granted Critical
Publication of KR100818902B1 publication Critical patent/KR100818902B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11912—Methods of manufacturing bump connectors involving a specific sequence of method steps the bump being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

베이스 패드(14)와, 상기 베이스 패드(14) 상에 형성되며 베이스 패드(14)로부터 연장되는 스터드(17)를 포함하는, 플립 칩 구조체와 같은 상호 접속 구조체(10)가 개시된다. 스터드(17)와 베이스 패드(14)는 연속적으로 형성되며 실질적으로 동일한 전기 도전성 베이스 재료로 형성된다. 통상적으로, 솔더 구조체(26)가 스터드(17) 상에 형성되며, 솔더 구조체(26)는 다른 구조체로의 차후의 리플로 부착을 위해 노출된다. 본 발명은 집적 회로 패키징에 관한 것이며, 보다 구체적으로는 표준 언더 범프 금속이 없는 스터드(17) 및 범프의 구조체 및 처리에 관한 것이다.

Description

상호 접속 구조체 제조 방법 및 장치{Method and apparatus for manufacturing an interconnect structure}
본 발명은 집적 회로 칩 상에 스터드 및 범프를 포함하는 상호 접속 구조체의 처리 및 구조에 관한 것이다. 현재, 반도체 산업에서, 언더 범프 금속(under bump metal; UBM)이 베이스 패드 상에 부착되며, 여기서 베이스 패드는 통상 알루미늄 또는 구리 또는 이들의 합금이다. UBM은 통상, 증발성 범프 스터드 하부의 크롬층, 크롬 구리(CrCu)층, 구리(Cu)층, 및 금(Au)층으로 구성된다. 전기 도금 범프에 있어서, UBM은 통상 스터드 하부의 티타늄 텅스텐 니트라이드(TiWNx)층, 티타늄 텅스텐(TiW)층 및 구리층으로 구성된다. 이러한 언더 범프 금속은 양호한 접착을 얻기 위한 그리고 베이스 패드와 스터드 사이의 응력을 감소시키기 위한 솔더 확산 배리어로서 사용된다.
본 발명은 집적 회로 패키징에 관한 것으로서, 특히 표준 언더 범프 금속(under bump metallurgy)이 없는 범프 및 스터드의 구조체 및 처리에 관한 것이다.
도 1 내지 도 3은 상호 접속 구조체의 형성을 위한 연속적인 처리 단계의 단면도.
도 4a 내지 도 5는 본 발명에 따른 상호 접속 구조체를 에칭하는 단계를 포함하는 연속적인 처리 단계의 단면도.
도 6 내지 도 8은 본 발명에 따른 스터드의 형성을 위한 연속적인 처리 단계의 단면도.
도 9 내지 도 11은 본 발명에 따른 솔더 구조체의 형성을 위한 연속적인 처리 단계의 단면도.
도 12 및 도 13은 본 발명에 따른 솔더 구조체가 없이 사용하기 위한 스터드의 부가의 형성을 위한 연속적인 처리 단계의 단면도.
도 14 내지 도 16은 본 발명의 다른 실시예에 따른 스터드 및 솔더 구조체의 형성을 위한 연속적인 처리 단계의 단면도.
도 17a 및 도 17b는 본 발명에 따른 적용의 단면도.
본 발명은 UBM에 대한 요구가 없는 상호 접속 구조체를 제공함으로써, 처리단계 및 제조 비용을 감소시키고, 신뢰성을 증가시킨다. 본 발명에 있어서, 스터드는 실질적으로 동일한 베이스 재료를 사용하여 베이스 패드에 직접 부착된다. 본 발명의 장점은 스터드 및 접착 패드에 대해 실질적으로 동일한 베이스 재료를 사용하여, 스터드와 베이스 패드 사이에 접착 문제를 발생시키지 않고, 응력을 감소시키고 처리 단계 및 비용을 감소시키는 것이다.
본 발명을 유사 부재들을 유사 도면 부호로 나타낸 첨부 도면을 참조하여 한정적이지 않은 실시예에 의해 설명한다.
당 기술 분야의 숙련자들은 도면들이 명료화 및 단순화를 위해 도시되어 있으며 실척도로 도시되지 않았음을 이해할 수 있을 것이다. 예를 들면, 도면들의 몇몇 부재들의 치수는 본 발명의 실시예의 이해를 돕기 위해 다른 부재들에 비해 과장되어 도시되어 있을 수 있다.
도 1은 베이스 패드(14) 하부에, 예를 들면 탄탈인 배리어층(12)을 포함하는 상호 접속 구조체(10)를 도시한다. 탄탈 니트라이드, 텅스텐, 텅스텐 니트라이드, 티타늄 실리콘 니트라이드, 탄탈 실리콘 니트라이드, 니켈 등과 같은 다른 금속이 배리어 재료로서 사용될 수 있다. 배리어층(12)은 기판(도시 않음) 내의 베이스 패드(14) 재료의 확산을 방지하는데 사용된다. 적합하게는, 베이스 패드(14)의 전기 도전성 베이스 재료는 구리이다. 그러나, 베이스 패드(14)의 베이스 재료는 또한, 예를 들면 구리 합금, 니켈 바나듐, 또는 베이스 재료가 도전성 금속이며 솔더 재료와 활발히 반응하지 않아 바람직하지 않은 효과를 발생시키지 않는 임의의 재료일 수 있다. 예를 들면, 솔더로부터의 주석은 구리와 같은 베이스 패드(14)의 베이스 재료와 반응하여 금속성의 취성 주석/구리 화합물을 형성할 수 있다. 주석이 구리와 화합하여 이를 고갈시키지 않는 한, 충분한 구리가 존재하며, 재료는 사용될 수 있다. 베이스 재료는, 베이스 패드(14)를 형성하는 주성분 재료로서 규정된다. 예를 들면, 구리 합금은 구리를 주성분 재료로서 포함하며 약간의 부가의 불순물 부재를 포함할 수 있다.
상기 베이스 패드(14) 상부에는, 예를 들면 약 50nm의 플라즈마 보강 니트라이드(PEN)층인 유전성 배리어 시드층 또는 에칭 중단층(16)이 존재한다. 상기 에칭 중단층(16)의 상부에는, 예를 들면 약 450nm의 두께를 갖는 실리콘 옥시니트라이드(SiON)의 층인 패시베이션층(18)이 존재한다. 상호 접속 구조체는 통상, 테트라에틸오소실리케이트{TEOS 또는 Si(OC2H5)4}와 같은 유전성 재료(도시 않음)에 의해 분리된 칩 상에 복수의 접착 패드(15) 또는 베이스 패드를 구비한다. 유전성 재료는 또한 불소 도핑 TEOS(FTEOS) 또는 임의의 저유전 상수 재료(즉, 다공성 산화물)를 포함할 수 있다. 상기 구조체(10)는 포토레지스트(19)로 패터닝되며, 상기 베이스 패드(14) 상부의 패시베이션층(18)은 베이스 패드(14)의 영역 상부의 패시베이션층(18)의 잔여 두께가 예를 들면 약 50nm가 되도록 에칭된다. 사용되는 에칭법은 도 2에 도시한 바와 같이 패시베이션층의 수직 에지 또는 패시베이션층(18)의 경사진 에지를 발생시킬 수 있다.
예를 들면 폴리이미드인 탄성층(20)이 도 3에 도시한 바와 같이 패시베이션층의 상부에 증착되며 제 2 포토레지스트층(23)이 증착되며 패터닝된다. 포토레지스트 패터닝 프로세스의 일부로서, 폴리이미드가 또한 패터닝된다. 포토레지스트 스트립 테스트가 그 후에 수행되어 임의의 부가의 패시베이션 에칭을 위한 에칭 마스크로서 폴리이미드를 잔류시킨다. 탄성층(20) 및 패시베이션층(18)은 표준 에칭 프로세스를 사용하여 동시에 에칭된다. 에칭은 도 4a 및 도 4b에 도시한 두 개의 실시예 중 하나를 야기할 수 있다. 포토레지스트층(23)으로 도시한 포토레지스트패턴이 사용되면, 탄성층(20)의 에지 및 패시베이션층(18)은, 도 4a에 도시한 바와 같은 소위 에지 대 에지 범위(edge-to-edge coverage)라 칭하는 대략 동일한 지점에서 종료된다. 보다 좁은 개구를 갖는 포토레지스트층(21)으로 도시한 포토레지스트 패턴을 사용함으로써, 패시베이션층(18)의 에지는 도 4b에 도시한 바와 같이 탄성층(20)에 의해 덮인다. 도 4a 및 도 4b 모두에서, 탄성층(20) 및 패시베이션층(18)의 에지 프로파일은 경사지게 도시되어 있다. 상기 탄성층(20) 및 패시베이션층(18)의 만곡된 에지 프로파일은 도 2에 도시한 에칭 처리 단계 중에 사용되는 에칭법에 간접적으로 좌우되며, 도 4a 및 도 4b에 도시한 에칭 처리 단계 중에 사용되는 에칭법에 직접적으로 좌우된다. 도 2의 패시베이션층(18) 에칭에 사용된 에칭법은 도 3에 도시한 탄성층(20)의 증착 중에 탄성층(20)의 프로파일을 결정한다. 상기 에지 프로파일의 장점은, 경사진 벽이 에지에 포획될 수 있는 오염 물질의 양을 감소시킨다는 것이다. 탄성층(20) 및 패시베이션층(18)의 에지 프로파일은, 선택적으로 대략 수직일 수 있다. 그러나, 에지에 포획된 오염 물질의 수는 증가한다.
탄성층(20) 및 패시베이션층(18)의 에칭 후에, 에칭 중단층(16)이 도 5에 도시한 바와 같이 에칭되어, 베이스 패드(14) 상에 개구를 형성한다. 도 5에 도시한 실시예에서, 탄성층(20) 및 패시베이션층(18)은 마스크로서 사용된다. 그 후, 도 4a 및 도 4b에 도시한 처리 단계 중에 및 그 후에 접착 패드(14) 상에 성장한 자연 금속 산화물층을 제거하기 위해 RF 사전 세척(preclean)이 수행된다. 상기 산화물층의 두께는, 예를 들면 약 10nm이다.
진공을 해제하지 않고, 시드층(15)이 도 6에 도시한 바와 같이 웨이퍼(10) 상에 스퍼터링된다. 시드층(15)은 베이스 패드(14)의 전기 도전성 베이스 재료와 실질적으로 동일한 재료로 형성된다. 예를 들면, 베이스 패드(14)는 구리 베이스 재료로 형성된 것으로 설명하였기 때문에, 시드층(15)도 구리 베이스 재료로 형성된다. 베이스 패드(14)에 대해 설명한 바와 같이, 베이스 패드(14)의 베이스 재료와 실질적으로 동일하다면, 구리 합금, 니켈 바나듐, 또는 베이스 재료가 도전성 금속이며 솔더 재료와 활발히 반응하지 않아 바람직하지 않은 효과를 발생시키지 않는 임의의 재료가 시드층(15)에 사용될 수 있다. 상기 스퍼터링된 시드층(15)의 두께는 예를 들면 100nm 미만이다. 보다 얇은 스퍼터링된 시드층(15)은 차후의 처리 단계 중에 보다 얇은 시드층(15)의 더욱 효과적인 에칭을 허용하는 장점을 제공한다. 스퍼터링된 시드층(15)은 본 발명의 실시예에서 전기 도통부 및 웨이퍼 기판용 접착층으로서 기능한다.
도 7에서, 포토레지스트층(24)이 형성되어 있다. 도 8은 베이스 패드(14)와 연속적으로 형성되며 베이스 패드(14)와 실질적으로 동일한 전기 도전성 베이스 재료로 형성되는 스터드(17)의 형성을 도시한다. 스터드(17)는 예를 들면 전기 도금, 증착 또는 스퍼터링에 의해 베이스 패드(14) 상의 개구를 통해 형성된다. 적합하게는, 스터드(17)의 전기 도전성 베이스 재료는, 베이스 패드(14)가 구리 베이스 재료로 형성된 것으로 설명하였기 때문에 구리이다. 그러나, 스터드(17)의 베이스 재료는 또한 베이스 패드(14)의 베이스 재료와 실질적으로 동일하다면, 구리 합금, 니켈 바나듐, 또는 베이스 재료가 도전성 금속이며 솔더 재료와 활발히 반응하지 않아 바람직하지 않은 효과를 발생시키지 않는 임의의 재료일 수 있다. 스터드(17)의 상부면은 포토레지스트층(24)의 상부면 높이 보다 낮은 높이로 도시되어 있다. 스터드(17)의 두께는, 적합하게는 기기의 수명에 걸쳐 솔더 재료에 의해 완전히 소모되지 않을 정도로 충분히 크다. 예를 들면, 개인 통신 기기에 있어서, 스터드(17)는 약 5 미크론 보다 크다.
도 9에서, 솔더층(26)이 스터드(17) 상에 전기 도금되거나 증착된다. 통상적으로, 하이 납/주석(high lead/tin), 즉 90 중량 % 초과의 납과 10 중량 %의 주석을 함유하는 재료와, 63 중량 %의 납과 37 중량 %의 주석을 함유하는 공정 납/주석(eutectic lead/tin)이 사용된다. 다른 가능한 솔더는 납이 아닌, 주석 은, 주석 은 구리, 주석 은 비스무스 등의 환경 친화성 솔더이다. 도 10에서, 표준 에칭 프로세스를 사용하여 포토레지스트층(24)이 제거되며 시드층(15)이 제거된다. 도 11에서 솔더층(26)은 사용된 솔더 재료에 적합한 온도 프로파일을 사용하여 리플로(reflow)되며 솔더 구조체는 차후의 리플로 부착을 위해 노출된다. 스터드(17) 둘레의 범프 또는 구(sphere)는 통상 리플로 프로세스에 의해 형성된다. 한 실시예에서는, 반도체 기판의 전자 기기를 포함하는 플립-칩 구조 상의 제어식 절첩형 칩 접속부, 다이와 기판 사이의 전기 접속부로서 도 11에 도시한 구조가 사용된다.
본 발명의 다른 실시예에서, 솔더층(26)은 형성되지 않으며 스터드(17)는 다른 기판으로의 차후 부착을 위해 노출된다. 따라서, 도 8의 처리 단계 후에, 포토레지스트층(24)은 도 12에 도시한 바와 같은 표준 에칭 프로세스를 사용하여 제거된다. 시드층(15)은 도 13에 도시한 바와 같이 스터드(17)를 형성하기 위해 표준 프로세스를 사용하여 에칭된다. 시드층(15)의 에칭 중에, 스터드(17)의 부분이 또한 에칭될 수 있다. 그러나, 에칭량은 무시할만하며 또는 스터드(17)를 형성하는 재료의 양은 시드층(17)을 에칭할 때 에칭된 스터드(17) 재료의 부분을 보상한다.
도 14 내지 도 16은 증착에 의한 스터드(17)의 형성을 상세히 도시한다. 예를 들면, 도 5의 에칭 처리 단계 후에, 몰리브덴과 같은 마스크(51)가 탄성층(20)의 상부에 배치된다. 도 15는 소정의 두께로 증착에 의한 스터드(17)의 형성을 도시하며, 스터드(17)의 베이스 재료는 베이스 패드(14) 베이스 재료와 실질적으로 동일하다. 스터드(17)를 형성하기 위한 증착 처리 중에, 베이스 재료의 증착층(53)이 마스크(51) 상에 또한 형성될 수 있으며, 그 후 제거된다. 원한다면, 솔더층(19)이 도 16에 도시한 바와 같이 스터드(17) 상에 납/주석을 증착함으로써 형성된다. 마스트(51)는 제거되며, 솔더층(19)은 다른 구조체로의 차후의 부착을 위해 리플로될 수 있다. 도 14 내지 도 16에 도시한 실시예에서, 스터드 및 솔더층에 전기적 버스가 요구되지 않기 때문에 시드층(15)은 불필요하다.
도 17a 및 도 17b는 스터드(17)(솔더층 또는 솔더 구조체가 없는)가 차후에 다른 구조체에 부착되는 적용을 도시한다. 예를 들면 플립 칩 다이와 같은 전자 기기가 상부에 형성되어 있는 반도체 기판(30)은, 상기 반도체 기판(30)에 전기적으로 접속되는 본 발명에 따른 복수의 상호 접속 구조체(32)를 포함한다. 복수의 상호 접속 구조체(32)는 도전성 필러(34)를 갖는 절연 매트릭스(36)로 구성된 재료를 사용하여, 테스트 보드(40) 상의 복수의 도전성 패드(38)에 접속된다. 열 및압력이 인가될 때, 도전성 필러(34)는, 도 17b에 도시한 바와 같이 복수의 상호 접속 구조체(32)와 도전성 패드(38) 사이를 정렬함으로써 테스트 보드(40) 상의 복수의 도전성 패드(38)에 복수의 상호 접속 구조체(32)를 전기적으로 접속시킨다.
플립 칩 구조체의 상호 접속 구조체의 제조 및 패키징에 있어서의 부가의 처리 단계는 솔더 구조체 또는 범프의 리플로 부착을 위해 열을 인가하는 단계와, 반도체 구조체의 베이스 패드와 전자 기기들 사이에 적합한 상호 접속부를 형성하는 단계, 및 기판 또는 반도체 구조체에 스터드를 접착 또는 부착하는 단계를 포함한다. 상기 부가의 처리 단계들은 통상적인 것이므로 본원에서 반복 설명하지 않는다. 마찬가지로, 본원에 개시된 주 처리 단계들은 당 기술 분야의 숙련자들에게 명백한 다른 단계들과 조합될 수 있다. 단지 단일의 스터드 및 범프만이 설명을 위해 도시되었지만, 실제로는 당 기술 분야에서 광범위하게 실시되는 바와 같이 다수의 스터드 및 범프들이 단일의 상호 접속 구조체에 제조된다는 것을 이해할 수 있을 것이다.
상기 설명에서, 본 발명은 특정 실시예들을 참조하여 설명되었다. 그러나, 당 기술 분야의 숙련자들은 하기의 청구범위에 설명된 바와 같은 본 발명의 범주로부터 벗어나지 않는 다양한 변경 및 변형이 이루어질 수 있다는 것을 이해할 수 있을 것이다. 따라서, 명세서 및 도면은 한정적인 의미 보다는 예시를 위한 것으로 간주되어야 하며, 이러한 모든 변형은 본 발명의 범주 내에 포함되는 것으로 의도된다.
본 발명의 이점, 다른 장점, 및 문제 해결책들을 특정 실시예들과 관련하여상술하였다. 그러나, 이점, 장점, 문제 해결책, 및 임의의 이점, 장점 또는 해결책을 발생시킬 수 있는 부재(들)은 임의의 또는 모든 청구범위의 중대한, 필요한, 또는 필수의 특징 또는 부재로서 해석되어서는 안된다. 본원에 사용될 때, 용어 "포함한다", "포함하는" 또는 이에 상당하는 다른 표현은 배타적이지 않은 포함을 커버하는 것으로 의도되며, 열람된 부재들을 포함하는 프로세스, 방법, 부품 또는 장치는 이러한 부재들만을 포함하는 것이 아니라 이러한 프로세스, 방법, 부품 또는 장치에 본래 사용되거나 표현되지 않은 다른 부재들을 포함할 수 있다.

Claims (34)

  1. 베이스 패드, 및
    상기 베이스 패드 상에 형성되며 상기 베이스 패드로부터 연장되는 스터드를 포함하며,
    상기 스터드 및 베이스 패드는 연속적으로 형성되며 동일한 전기 도전성 베이스 재료로 형성되는 상호 접속 구조체.
  2. 제 1 항에 있어서, 상기 스터드는 다른 구조체로의 차후의 부착을 위해 노출되는 상호 접속 구조체.
  3. 제 1 항에 있어서, 상기 스터드 상에 형성되는 솔더 구조체를 또한 포함하며, 상기 솔더 구조체는 다른 구조체로의 차후의 부착을 위해 노출되는 상호 접속 구조체.
  4. 제 3 항에 있어서, 상기 솔더 구조체는 납, 주석, 주석 및 납, 주석 및 은, 주석과 은 및 구리로 구성된 그룹으로부터 선택되는 전기 도전성 재료로 형성되는 상호 접속 구조체.
  5. 제 1 항에 있어서, 상기 전기 도전성 베이스 재료는 금속인 상호 접속 구조체.
  6. 제 4 항에 있어서, 상기 금속은 구리, 니켈 및 니켈 바나듐으로 구성된 그룹으로부터 선택되는 상호 접속 구조체.
  7. 전자 기기가 상부에 형성되어 있는 반도체 기판과,
    상기 반도체 기판 상에 위치되며 상기 전기 기기를 전기적으로 접속하는 베이스 패드와,
    상기 베이스 패드와 상기 반도체 기판 사이에 위치되는 배리어층, 및
    상기 베이스 패드 상에 형성되며 상기 베이스 패드로부터 연장되는 스터드를 포함하며,
    상기 스터드 및 베이스 패드는 연속적으로 형성되며 동일한 전기 도전성 베이스 재료로 형성되는 플립 칩 구조체.
  8. 제 7 항에 있어서, 상기 반도체 기판 상에 패시베이션층을 또한 포함하며, 상기 패시베이션층은 상기 베이스 패드 상에 개구를 규정하며, 상기 개구를 통해 상기 스터드가 형성되는 플립 칩 구조체.
  9. 제 8 항에 있어서, 상기 패시베이션층은 상기 개구를 규정하는 에지들을 포함하며, 상기 패시베이션층 및 에지들은 탄성층으로 덮여지는 플립 칩 구조체.
  10. 제 9 항에 있어서, 상기 탄성층은 폴리이미드로 구성되는 플립 칩 구조체.
  11. 제 7 항에 있어서, 상기 스터드는 다른 구조체로의 차후의 부착을 위해 노출되는 플립 칩 구조체.
  12. 제 7 항에 있어서, 상기 스터드 상에 형성되는 솔더 구조체를 또한 포함하며, 상기 솔더 구조체는 다른 구조체로의 차후의 리플로 부착을 위해 노출되는 플립 칩 구조체.
  13. 제 12 항에 있어서, 상기 솔더 구조체는 납, 주석, 주석 및 납, 주석 및 은, 주석과 은 및 구리로 구성된 그룹으로부터 선택되는 전기 도전성 재료로 형성되는 플립 칩 구조체.
  14. 제 7 항에 있어서, 상기 전기 도전성 베이스 재료는 금속인 플립 칩 구조체.
  15. 제 13 항에 있어서, 상기 금속은 구리, 니켈 및 니켈 바나듐으로 구성된 그룹으로부터 선택되는 플립 칩 구조체.
  16. 전자 기기가 상부에 형성되어 있는 반도체 기판과,
    상기 반도체 기판 상에 위치되며 상기 전자 기기를 전기적으로 접속하는 베이스 패드와,
    상기 베이스 패드와 상기 반도체 기판 사이에 위치하는 배리어층과,
    상기 반도체 기판 상에 위치하는 패시베이션층, 및
    상기 개구를 통해 상기 베이스 패드 상에 형성되며 상기 베이스 패드로부터 연장되는 스터드를 포함하며,
    상기 패시베이션층은 상기 베이스 패드 상에 개구를 규정하는 에지들을 구비하며, 상기 에지들은 탄성층에 의해 덮여 있으며, 상기 스터드 및 베이스 패드는 연속적으로 형성되며 동일한 전기 도전성 베이스 재료로 형성되는 플립 칩 구조체.
  17. 제 16 항에 있어서, 상기 스터드 상에 형성되는 솔더 구조체를 또한 포함하며, 상기 솔더 구조체는 차후의 리플로 부착을 위해 노출되는 플립 칩 구조체.
  18. 베이스 패드를 형성하는 단계와,
    상기 베이스 패드 상에 개구를 규정하는 에지를 구비하는 패시베이션층을 상호 접속 구조체 상에 형성하는 단계와,
    상기 베이스 패드로부터 연장되는 스터드를 상기 개구를 통해 상기 베이스 패드 상에 직접 형성하는 단계를 포함하며,
    상기 스터드 및 베이스 패드는 연속적으로 형성되며 동일한 전기 도전성 베이스 재료로 형성되는 상호 접속 구조체 제조 방법.
  19. 제 18 항에 있어서, 상기 스터드는 다른 구조체로의 차후의 부착을 위해 노출되는 방법.
  20. 제 18 항에 있어서, 상기 스터드 상에 솔더 구조체를 형성하는 단계를 또한 포함하며, 상기 솔더 구조체는 다른 구조체로의 차후의 리플로 부착을 위해 노출되는 방법.
  21. 제 18 항에 있어서, 상기 패시베이션층 및 상기 패시베이션층의 에지들을 탄성층으로 덮는 단계를 또한 포함하는 방법.
  22. 제 21 항에 있어서, 상기 탄성층은 폴리이미드로 구성되는 방법.
  23. 제 18 항에 있어서, 상기 스터드 형성 단계는,
    (a) 상기 상호 접속 구조체 상에 상기 베이스 패드와 동일한 전기 도전성 베이스 재료의 시드층을 스퍼터링하는 단계와,
    (b) 상기 베이스 패드와 동일한 전기 도전성 베이스 재료를 사용하여, 전기 도금에 의해 상기 베이스 패드로부터 스터드를 연장시키는 단계, 및
    (c) 상기 상호 접속 구조체 상의 시드층을 상기 스터드의 주변부의 외측으로 제거하는 단계를 또한 포함하며,
    상기 시드층은 상기 개구를 통해 베이스 패드에 스퍼터링되는 방법.
  24. 제 23 항에 있어서, 상기 단계 (b)의 이전에 상기 상호 접속 구조체 상에 포토레지스트 부분을 형성하는 단계를 또한 포함하며, 상기 포토레지스트 부분은 상기 베이스 패드 상에 제 2 개구를 제공하며, 상기 단계 (c) 이전에 상기 포토레지스트 부분을 제거하는 단계를 또한 포함하는 방법.
  25. 제 23 항에 있어서, 상기 상호 접속 구조체 상의 시드층을 상기 스터드의 외측으로 제거하는 단계는, 상기 시드층을 상기 스터드의 주변부의 외측으로 에칭 제거하는 단계를 또한 포함하는 방법.
  26. 제 18 항에 있어서, 상기 스터드를 형성하는 단계는,
    (a) 상기 베이스 패드와 동일한 전기 도전성 베이스 재료를 사용하여, 증착에 의해 상기 베이스 패드로부터 스터드를 연장시키는 단계를 또한 포함하는 방법.
  27. 제 26 항에 있어서, 상기 단계 (a) 이전에 상기 상호 접속 구조체 상에 금속 마스크를 형성하는 단계를 또한 포함하며, 상기 금속 마스크는 상기 베이스 상에 제 2 개구를 제공하며, 상기 단계 (a) 후에 상기 금속 마스크를 제거하는 단계를 또한 포함하는 방법.
  28. 제 20 항에 있어서, 상기 솔더 구조체를 형성하는 단계는,
    상기 스터드 상에 전기 도전성 재료를 전기 도금하는 단계, 및
    상기 전기 도전성 금속을 용융시켜 상기 전기 도전성 금속이 상기 스터드 상으로 흐르기에 충분한 열을 인가하는 단계를 또한 포함하는 방법.
  29. 제 28 항에 있어서, 상기 전기 도전성 금속은 납, 주석, 주석 및 납, 주석 및 은, 주석과 은 및 구리로 구성된 그룹으로부터 선택되는 전기 도전성 재료로 형성되는 방법.
  30. 제 18 항에 있어서, 상기 전기 도전성 베이스 재료는 금속인 방법.
  31. 제 30 항에 있어서, 상기 금속은 구리, 니켈 및 니켈 바나듐으로 구성된 그룹으로부터 선택되는 방법.
  32. 베이스 패드를 형성하는 단계와,
    상기 베이스 패드 상에 제 1 개구를 규정하는 에지들을 구비하는 패시베이션층을 상호 접속 구조체 상에 형성하는 단계와,
    상기 패시베이션층과 패시베이션층의 에지들을 탄성층으로 덮는 단계와,
    상기 상호 접속 구조체 상에 상기 베이스 패드와 동일한 전기 도전성 베이스 재료의 시드층을 스퍼터링하는 단계와,
    상기 베이스 패드 상에 제 2 개구를 제공하는 포토레지스트 부분을 상기 상호 접속 구조체 상에 형성하는 단계와,
    상기 베이스 패드와 동일한 전기 도전성 베이스 재료를 사용하여, 상기 베이스 패드로부터 상기 제 1 및 제 2 개구를 통해 전기 도금에 의해 스터드를 연장시키는 단계와,
    상기 포토레지스트 부분을 제거하는 단계, 및
    상기 상호 접속 구조체 상의 시드층을 상기 스터드의 주변부의 외측으로 제거하는 단계를 포함하며,
    상기 시드층은 상기 제 1 개구를 통해 상기 베이스 패드에 스퍼터링되며, 상기 스터드 및 베이스 패드는 연속적으로 형성되는 상호 접속 구조체 제조 방법.
  33. 제 32 항에 있어서, 상기 스터드는 다른 구조체로의 차후의 부착을 위해 노출되는 방법.
  34. 제 32 항에 있어서, 상기 포토레지스트 부분을 제거하는 단계 이전에 상기 스터드 상에 솔더 구조체를 형성하는 단계, 및
    상기 전기 도전성 금속을 용융시켜 상기 전기 도전성 금속이 상기 스터드 상으로 흐르기에 충분한 열을 인가하는 단계를 또한 포함하며, 상기 솔더 구조체는 다른 구조체로의 차후의 리플로 부착을 위해 노출되는 방법.
KR1020027013890A 2000-04-18 2001-04-06 상호 접속 구조체 제조 방법 및 장치 KR100818902B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/551,312 2000-04-18
US09/551,312 US6429531B1 (en) 2000-04-18 2000-04-18 Method and apparatus for manufacturing an interconnect structure

Publications (2)

Publication Number Publication Date
KR20020091210A true KR20020091210A (ko) 2002-12-05
KR100818902B1 KR100818902B1 (ko) 2008-04-04

Family

ID=24200750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027013890A KR100818902B1 (ko) 2000-04-18 2001-04-06 상호 접속 구조체 제조 방법 및 장치

Country Status (7)

Country Link
US (1) US6429531B1 (ko)
JP (1) JP5064632B2 (ko)
KR (1) KR100818902B1 (ko)
CN (1) CN1291468C (ko)
AU (1) AU2001251415A1 (ko)
TW (1) TW490775B (ko)
WO (1) WO2001080303A2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US8021976B2 (en) 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) * 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US6614117B1 (en) * 2002-06-04 2003-09-02 Skyworks Solutions, Inc. Method for metallization of a semiconductor substrate and related structure
KR100476301B1 (ko) * 2002-07-27 2005-03-15 한국과학기술원 전기도금법에 의한 반도체 소자의 플립칩 접속용 ｕｂｍ의형성방법
US6878633B2 (en) * 2002-12-23 2005-04-12 Freescale Semiconductor, Inc. Flip-chip structure and method for high quality inductors and transformers
JP2004247530A (ja) * 2003-02-14 2004-09-02 Renesas Technology Corp 半導体装置及びその製造方法
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
US7394161B2 (en) * 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
US8067837B2 (en) * 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
JP4219951B2 (ja) * 2006-10-25 2009-02-04 新光電気工業株式会社 はんだボール搭載方法及びはんだボール搭載基板の製造方法
JP4682964B2 (ja) * 2006-10-30 2011-05-11 株式会社デンソー 半導体装置およびその製造方法
US20120248599A1 (en) * 2011-03-28 2012-10-04 Ring Matthew A Reliable solder bump coupling within a chip scale package
US9324667B2 (en) 2012-01-13 2016-04-26 Freescale Semiconductor, Inc. Semiconductor devices with compliant interconnects
KR102315276B1 (ko) 2014-10-06 2021-10-20 삼성전자 주식회사 집적회로 소자 및 그 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5071518A (en) 1989-10-24 1991-12-10 Microelectronics And Computer Technology Corporation Method of making an electrical multilayer interconnect
JP3141364B2 (ja) * 1992-05-06 2001-03-05 住友電気工業株式会社 半導体チップ
KR960011855B1 (ko) * 1992-10-08 1996-09-03 삼성전자 주식회사 반도체장치의 범프 형성방법
US5466635A (en) 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US5447264A (en) * 1994-07-01 1995-09-05 Mcnc Recessed via apparatus for testing, burn-in, and/or programming of integrated circuit chips, and for placing solder bumps thereon
JPH0837190A (ja) * 1994-07-22 1996-02-06 Nec Corp 半導体装置
JP2701751B2 (ja) * 1994-08-30 1998-01-21 日本電気株式会社 半導体装置の製造方法
EP0751566A3 (en) * 1995-06-30 1997-02-26 Ibm Metal thin film barrier for electrical connections
DE19616373A1 (de) 1996-04-24 1997-08-14 Fraunhofer Ges Forschung Herstellung galvanisch abgeformter Kontakthöcker
JPH1092924A (ja) * 1996-09-18 1998-04-10 Toshiba Corp 半導体装置及びその製造方法
JPH10209154A (ja) * 1997-01-21 1998-08-07 Oki Electric Ind Co Ltd 半導体装置
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6251528B1 (en) * 1998-01-09 2001-06-26 International Business Machines Corporation Method to plate C4 to copper stud
US5977632A (en) * 1998-02-02 1999-11-02 Motorola, Inc. Flip chip bump structure and method of making
US6075290A (en) 1998-02-26 2000-06-13 National Semiconductor Corporation Surface mount die: wafer level chip-scale package and process for making the same
US5943597A (en) * 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
JP2000091369A (ja) 1998-09-11 2000-03-31 Sony Corp 半導体装置及びその製造方法
US6218732B1 (en) * 1998-09-15 2001-04-17 Texas Instruments Incorporated Copper bond pad process
JP3577419B2 (ja) * 1998-12-17 2004-10-13 新光電気工業株式会社 半導体装置およびその製造方法
US6180505B1 (en) 1999-01-07 2001-01-30 International Business Machines Corporation Process for forming a copper-containing film
JP2000228006A (ja) * 1999-02-05 2000-08-15 Alps Electric Co Ltd ボンディングパットおよびバンプを用いた接合体、および磁気ヘッド装置

Also Published As

Publication number Publication date
WO2001080303A2 (en) 2001-10-25
CN1291468C (zh) 2006-12-20
AU2001251415A1 (en) 2001-10-30
WO2001080303A3 (en) 2002-02-21
KR100818902B1 (ko) 2008-04-04
JP2004501504A (ja) 2004-01-15
US6429531B1 (en) 2002-08-06
JP5064632B2 (ja) 2012-10-31
TW490775B (en) 2002-06-11
CN1473359A (zh) 2004-02-04

Similar Documents

Publication Publication Date Title
KR100818902B1 (ko) 상호 접속 구조체 제조 방법 및 장치
US6417089B1 (en) Method of forming solder bumps with reduced undercutting of under bump metallurgy (UBM)
US6790759B1 (en) Semiconductor device with strain relieving bump design
US7834454B2 (en) Electronic structures including barrier layers defining lips
US9685372B2 (en) Method of forming Cu pillar bump with non-metal sidewall spacer and metal top cap
US7977789B2 (en) Bump with multiple vias for semiconductor package and fabrication method thereof, and semiconductor package utilizing the same
TWI442532B (zh) 積體電路元件與封裝組件
US9165898B2 (en) Method of manufacturing semiconductor device with through hole
US6583039B2 (en) Method of forming a bump on a copper pad
US20020096764A1 (en) Semiconductor device having bump electrode
US20080157362A1 (en) Method to reduce UBM undercut
US20020086520A1 (en) Semiconductor device having bump electrode
US6649507B1 (en) Dual layer photoresist method for fabricating a mushroom bumping plating structure
WO2007064073A1 (en) Bump with multiple vias for semiconductor package, method of fabrication method thereof, and semiconductor package using the same
US8237279B2 (en) Collar structure around solder balls that connect semiconductor die to semiconductor chip package substrate
US20080251916A1 (en) UBM structure for strengthening solder bumps
KR101926713B1 (ko) 반도체 패키지 및 그 제조방법
US6429046B1 (en) Flip chip device and method of manufacture
US7119002B2 (en) Solder bump composition for flip chip
US7994043B1 (en) Lead free alloy bump structure and fabrication method
CN117393510A (zh) 封装结构及其形成方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130312

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140312

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150309

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160310

Year of fee payment: 9