KR20020085577A - 게이트전극 제조방법 - Google Patents
게이트전극 제조방법 Download PDFInfo
- Publication number
- KR20020085577A KR20020085577A KR1020010025153A KR20010025153A KR20020085577A KR 20020085577 A KR20020085577 A KR 20020085577A KR 1020010025153 A KR1020010025153 A KR 1020010025153A KR 20010025153 A KR20010025153 A KR 20010025153A KR 20020085577 A KR20020085577 A KR 20020085577A
- Authority
- KR
- South Korea
- Prior art keywords
- laser
- gate electrode
- film
- polysilicon film
- polysilicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 63
- 229920005591 polysilicon Polymers 0.000 claims abstract description 63
- 239000007789 gas Substances 0.000 claims abstract description 28
- 239000002019 doping agent Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 230000000873 masking effect Effects 0.000 abstract description 7
- 238000002955 isolation Methods 0.000 abstract description 6
- 238000005516 engineering process Methods 0.000 abstract description 4
- 238000007654 immersion Methods 0.000 abstract description 3
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 abstract description 2
- 229910000070 arsenic hydride Inorganic materials 0.000 abstract description 2
- 150000002500 ions Chemical class 0.000 description 10
- 238000000137 annealing Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 2
- 230000015271 coagulation Effects 0.000 description 1
- 238000005345 coagulation Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 게이트전극 제조방법에 관한 것으로, 특히 이는 P-GILD(Projection Gas Immersion Laser Doping)을 이용하여 게이트전극의 도프트 폴리실리콘막을 형성함으로써, 폴리실리콘막의 도핑 농도를 높임과 동시에 재결정화로 인해 폴리실리콘막의 저항을 낮출 수 있다. 본 발명에 따른 게이트전극 제조 방법은 반도체 기판 상에 게이트절연막을 형성하고, 게이트절연막 상부에 비정질 실리콘 또는 폴리실리콘을 증착하고, 챔버에 도펀트 가스를 흘려준 상태에서 레이저를 비정질 실리콘 또는 폴리실리콘막에 조사하여 실리콘막에 도펀트 가스를 확산시키고 이를 재결정화하여 도프트 폴리실리콘막을 형성한다.
Description
본 발명은 반도체 제조방법에 관한 것으로서, 특히 프로젝션 가스 주입 도핑(Projection Gas Immersion Laser Doping: 이하 P-GILD라 함)으로 도프트 폴리실리콘의 게이트전극을 제조하는 방법에 관한 것이다.
일반적으로, 모스형(MOS: Metal Oxide Silicon) 트랜지스터는 게이트전극 및 소오스/드레인으로 이루어지고 게이트전극에 인가된 전원에 의해 소오스와 드레인 사이에 전류가 흐르게 된다.
이에, MOS형 트랜지스터의 게이트전극은 실리콘기판 상에 게이트절연막(산화막)을 두고, 그 위에 도전성을 띄는 물질로 형성하는데, 주로 도프트 폴리실리콘막으로 형성하고 있다. 이때, 도펀트는 트랜지스터의 전기적 특성에 따라 p형 또는 n형 불순물을 사용한다.
한편, 종래 기술에 의한 도프트 폴리실리콘으로 이루어진 게이트전극 제조방법은 크게 둘로 구분된다.
첫 번째 방법은 게이트절연막 위에 비정질 실리콘 또는 폴리실리콘을 증착하고, 이온주입(implant)으로 n형 또는 p형 불순물을 도핑하고 이를 어닐링하는 것이며, 두 번째 방법은 폴리실리콘의 증착시 도핑 가스를 함께 흘려주어 가스의 원소를 폴리실리콘막내에 주입하는 것이다.
도 1은 종래 기술에 의한 게이트전극 제조 방법을 설명하기 위한 수직 단면도로서, 이를 참조하면 종래 기술의 일 예는 다음과 같다.
먼저, 반도체 기판으로서 실리콘기판(10)에 소자의 활성 영역과 비활성 영역을 정의하는 소자분리막(12)을 형성한다. 그리고 소자분리막(12)이 형성된 기판(10) 표면에 게이트절연막(14)을 형성한다. 그리고나서 게이트절연막(14)이 형성된 기판 전면에 폴리실리콘막(16)을 증착하고, 그 위에 소정 영역을 마스킹하는 포토레지스트 패턴(18)을 형성한 후에 n형 또는 p형 불순물을 이온주입한다. 이로 인해, 포토레지스트 패턴(18)에 의해 드러난 폴리실리콘막(16)에만 불순물이 이온주입된 도프트 폴리실리콘막(16')이 형성된다. 그리고, 도면에 도시되지는 않았지만 이온 주입시 소정 영역을 마스킹하는 포토레지스트 패턴(18)을 제거하고 게이트전극 마스크를 이용한 사진 및 식각 공정을 진행하여 도프트폴리실리콘막(16')을 패터닝하여 게이트전극을 형성한다.
이와 같은 종래 기술의 게이트전극의 도프트 폴리실리콘막 제조 공정은 폴리실리콘막 증착, 포토레지스트 패턴, 이온 주입, 어닐링 등의 절차를 거쳐야 하기 때문에 그 공정 수가 많아지는 문제점이 있다.
게다가, 종래 기술에 의한 도프트 폴리실리콘의 이온 주입시 폴리실리콘막내에 이온으로부터 격자손상이 발생하게 된다. 이러한 손상은 폴리실리콘막내에 주입된 이온의 확산을 막아 균일한 도펀트 농도를 얻을 수 없게 된다. 불균일한 폴리실리콘막의 도펀트 농도는 결국 폴리실리콘막의 저항값을 높여 결국 게이트전극의 DC 파라메타 테스트를 하는데 어려움이 있게 된다. 저항값을 낮추고자 폴리실리콘막내의 도펀트 농도를 높일 경우 폴리실리콘막의 하부, 즉 게이트절연막까지 이온이 확산되어 게이트절연막의 절연 특성이 저하되는 문제점이 있었다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 P-GILD(Projection Gas Immersion Laser Doping)을 이용하여 게이트전극의 도프트 폴리실리콘막을 형성함으로써, 폴리실리콘막의 도핑 농도를 높이면서 재결정화를 이루어 DC 파라메트 테스트가 가능할 정도까지 폴리실리콘막의 저항을 낮추는 게이트전극 제조방법을 제공하고자 한다.
이러한 목적을 달성하기 위하여 본 발명은 도프트 폴리실리콘막을 포함한 게이트전극 제조방법에 있어서, 반도체 기판 상에 게이트절연막을 형성하는 단계와, 게이트절연막 상부에 비정질 실리콘 또는 폴리실리콘을 증착하는 단계와, 비정질또는 폴리 실리콘막이 증착된 기판이 있는 챔버에 도펀트 가스를 흘려주고 레이저를 실리콘막에 조사하여 실리콘막내에 도펀트 가스가 흡수된 도프트 폴리실리콘막을 형성하는 단계를 포함한다.
도 1은 종래 기술에 의한 게이트전극 제조 방법을 설명하기 위한 수직 단면도,
도 2는 본 발명의 일 실시예에 따른 게이트전극 제조 방법을 설명하기 위한 수직 단면도,
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 게이트전극을 제조하는 공정 순서도.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 2는 본 발명의 일 실시예에 따른 게이트전극 제조 방법을 설명하기 위한 수직 단면도이다. 도 2를 참조하면, 본 발명은 P-GILD(Projection Gas Immersion Laser Doping) 기술에 의해서 게이트전극의 폴리실리콘에 도핑 공정과 어닐링 공정을 함께 수행한다.
즉, P-GILD 기술을 이용한 도프트 폴리실리콘막(106')의 제조는 폴리실리콘막에 도핑 가스를 흘려주면서 어닐링하고자 하는 폴리실리콘막의 표면을 레이저로 순간적이면서 국부적으로 녹임과 동시에 도핑 가스의 이온을 확산시킨다. 그러면 레이저가 쪼이는 부분의 폴리실리콘은 액상으로 완전히 녹았다가 다시 자연응고되는 과정에서 매우 균일하게 다결정질 상태로 되면서 이온의 도핑 농도또한 균일해진다. 그리고 자연응고는 빠른 시간내에 진행되므로 폴리실리콘막내에 도핑되는 이온이 게이트절연막까지 확산되지는 않는다.
참고적으로, 본 발명에 적용된 P-GILD 기술은 다음과 같다. 레이저 출력은 광을 통해서 균일한 빔을 조사하고 반사경을 통해 절연 레티클 위로 빔이 전달된다. 레티클은 웨이퍼 상에 투영된 광(projection optics)을 이미지한다. 반사된영역에서 내려온 양자 에너지는 비정질 또는 폴리실리콘막까지 흡수되어 열 에너지로 변환되어 표면을 데워 실리콘에 흡수된 도펀트를 활성한다. 레이저 도핑에 관한 추가 정보는 웨이너와 맥컬티에 의한 "Fabrication of sub-40-nm p-n junctions for 0.18 μm MOS device applications using a cluster-tool-compatible, nanosecond thermal doping technique," Microelectronic Processes, Sensors, & Controls, Vol. 2091 (Int'l Soc. for Optical Eng., September 1993)에 이미 공지되어 있으므로 이를 참조한다.
한편, 도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 게이트전극을 제조하는 공정 순서도로서, 이를 참조하면 본 발명의 바람직한 일 실시예는 다음과 같다.
먼저, 도 3a에 도시된 바와 같이 반도체기판으로서 실리콘기판(100)에 소자의 활성 영역과 비활성 영역을 정의하는 소자분리막(102)을 형성한다. 소자분리막(102)이 형성된 기판(100) 표면에 게이트절연막(104)을 형성한다.
그리고 도 3b에 도시된 바와 같이 게이트절연막(104)이 형성된 기판 전면에 비정질 실리콘 또는 폴리실리콘막(106)을 증착한다.
도 3c에 도시된 바와 같이 도핑할 실리콘 영역(106)만 개방하는 P-GILD 마스킹막(108)을 형성한다.
그런다음 도 3d에 도시된 바와 같이 비정질 또는 폴리실리콘막(106)이 증착된 기판에 본 발명의 P-GILD 기술을 이용하여 도프트 폴리실리콘막(106')을 형성한다. 즉, 챔버에 도펀트 가스를 흘려주고 마스킹막(108)이 없는 부분의 비정질 또는 폴리실리콘막(106)에 레이저를 조사한다. 이와 같이 레이저 광에 의해 국부적으로 녹은 비정질 또는 폴리실리콘막(106)에는 챔버의 도펀트 가스가 고체 상태보다 약 108까지 빨리 확산되어 폴리실리콘에 흡수, 용해된다. 레이저의 전원이 꺼지면, 3m/sec이상의 속도로 실리콘막이 응고되면서 과포화상태까지 높은 이온농도를 갖는 도프트 폴리실리콘막(106')이 형성된다. 바람직하게는, 본 발명의 게이트전극인 도프트 폴리실리콘막(106')의 두께는 1500Å∼3000Å로 한정한다. 더 바람직하게는, 본 발명의 게이트전극인 도프트 폴리실리콘막(106')의 도우즈는 5E15/㎠∼2E17/㎠로 되어 게이트전극의 저항을 낮춘다. 그 이유는 본 발명의 도프트 폴리실리콘막(106') 이온 농도가 일반 게이트전극의 폴리실리콘보다 높기 때문에 게이트전극의 저항이 낮아진다.
이 뿐만 아니라, 본 발명에 의해 용융되었던 실리콘막의 도펀트는 종래 기술(이온 주입후 어닐링)보다 균일하게 분포하는데, 이는 실리콘이 응고되는 과정에서 애피택셜의 재결정이 일어나 결국 도펀트가 실리콘의 침환형 격자(substitutional site)에 위치하게 된다. 이에 따라, 본 발명은 폴리실리콘막내의 도펀트를 활성화하기 위한 추가의 어닐링이 필요없다.
본 발명의 실시예에 있어서, 폴리실리콘에 레이저로 도핑할 도펀트 가스는 트랜지스터의 전기적 특성(NMOS/PMOS)에 따라 n형 또는 p형으로 구분할 수 있다. PH3, PF5 또는 AsH3 가스 등으로 n형 도프트 폴리실리콘막을 형성할 수 있다. 이와 반대로 도펀트 가스로서 B2H6 또는 BF3 가스를 사용하여 p형 도프트 폴리실리콘막을 형성할 수도 있다. 도펀트 가스의 유량은 1∼30slm으로 하고, 챔버의 내부압력은 10Torr∼760Torr로 한다.
그리고, 본 발명의 실시예에 있어서, 레이저는 엑시머 레이저(excimer laser)를 사용하고, 레이저의 에너지는 0.5J/㎠∼5.0J/㎠로 하고 레이저의 펄스 시간은 20∼200㎱로 하는 것이 바람직하다. 이때 레이저의 전원과 펄스 시간은 비정질 또는 폴리실리콘(106)의 두께에 따라 변경이 가능하다.
또한, 본 발명의 실시예에 있어서, P-GILD 마스킹막(108)은 절연 물질을 사용하여 원하는 영역의 폴리실리콘에만 레이저 도핑 공정이 진행되는 역할을 한다. 예를 들어, CMOS 트랜지스터의 경우 P-GILD 마스킹막(108)은 NMOS 또는 PMOS 영역의 폴리실리콘에 서로 다른 도펀트가 레이저 도핑되도록 영역을 분리하는 역할을 한다. 게다가, 본 발명은 NMOS 또는 PMOS를 위한 도펀트 가스의 교체시 챔버내에 비활성 가스를 흘려주는 것이 바람직하다.
한편, 본 발명에서는 레이저 도핑 공정을 진행하기에 앞서서, 챔버를 1E-3Torr 이하의 진공으로 펌핑함으로써 챔버내에 불순물 유입을 최대한 억제한다.
이상 설명한 바와 같이, 본 발명에 따른 게이트전극 제조방법에 의하면, 레이저 도핑으로 비정질 또는 폴리실리콘에 도핑 및 어닐 공정을 함께 실시함으로써 종래 기술에서 이온 주입법에 의한 실리콘의 격자 손상을 방지할 수 있으며 추가 어닐링 공정의 생략으로 인해 제조 공정의 수를 줄일 수 있다.
게다가, 본 발명은 레이저에 의해 녹은 실리콘막에 도펀트 가스가 고온에 의해 균일하고 높은 이온농도로 확산되고, 레이저가 차단되면 빠른 시간내에 실리콘이 응고되어 도프트 폴리실리콘막을 재결정한다. 이에 따라, 본 발명은 저저항 및 안정된 도프트 폴리실리콘을 얻을 수 있어 게이트전극의 전기적 특성을 향상시킬 수 있을 뿐만 아니라 DC 파라메타 테스트가 가능한 정도까지 저항을 낮출 수 있다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.
Claims (8)
- 도프트 폴리실리콘막을 포함한 게이트전극 제조방법에 있어서,반도체 기판 상에 게이트절연막을 형성하는 단계;상기 게이트절연막 상부에 비정질 실리콘 또는 폴리실리콘을 증착하는 단계; 및상기 비정질 또는 폴리 실리콘막이 증착된 기판이 있는 챔버에 도펀트 가스를 흘려주고 레이저를 조사하여 상기 실리콘막내에 도펀트 가스가 흡수된 도프트 폴리실리콘막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 게이트전극 제조방법.
- 제 1항에 있어서, 상기 도펀트 가스는 PH3, PF5, AsH3, B2H6 또는 BF3 가스를 이용하는 것을 특징으로 하는 게이트전극 제조방법.
- 제 1항에 있어서, 상기 기판에 도펀트 가스를 흘리기전에 챔버를 1E-3Torr 이하의 진공으로 펌핑하는 것을 특징으로 하는 게이트전극 제조방법.
- 제 1항에 있어서, 상기 도펀트 가스의 유량은 1∼30slm으로 하는 것을 특징으로 하는 게이트전극 제조방법.
- 제 1항에 있어서, 상기 도펀트 가스의 교체시 비활성 가스를 챔버내에 흘려주는 것을 특징으로 하는 게이트전극 제조방법.
- 제 1항에 있어서, 상기 레이저는 엑시머 레이저를 사용하고 그 에너지는 0.5∼5.0J/㎠로 하고 레이저의 펄스 시간은 20∼200㎱로 하는 것을 특징으로 하는 게이트전극 제조방법.
- 제 1항에 있어서, 상기 도펀트 가스를 챔버에 흘려줄 때 챔버의 내부 압력은 10Torr∼760Torr로 하는 것을 특징으로 하는 게이트전극 제조방법.
- 제 1항에 있어서, 상기 도프트 폴리실리콘의 도우즈는 5E15/㎠∼2E17/㎠ 인 것을 특징으로 하는 게이트전극 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010025153A KR20020085577A (ko) | 2001-05-09 | 2001-05-09 | 게이트전극 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020010025153A KR20020085577A (ko) | 2001-05-09 | 2001-05-09 | 게이트전극 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20020085577A true KR20020085577A (ko) | 2002-11-16 |
Family
ID=27704215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010025153A KR20020085577A (ko) | 2001-05-09 | 2001-05-09 | 게이트전극 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20020085577A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100756766B1 (ko) * | 2001-12-26 | 2007-09-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05326429A (ja) * | 1992-03-26 | 1993-12-10 | Semiconductor Energy Lab Co Ltd | レーザー処理方法およびレーザー処理装置 |
KR940003093A (ko) * | 1992-07-09 | 1994-02-19 | 이헌조 | 반도체 장치의 박막 트랜지스터 제조방법 |
JPH1145856A (ja) * | 1997-07-24 | 1999-02-16 | Fujitsu Ltd | 成膜方法 |
JPH11204433A (ja) * | 1998-01-16 | 1999-07-30 | Toshiba Corp | 半導体膜の製造方法および液晶表示装置 |
KR19990074430A (ko) * | 1998-03-11 | 1999-10-05 | 김영환 | 반도체장치의 모스 전계효과트랜지스터 제조방법 |
KR20000062577A (ko) * | 1999-02-22 | 2000-10-25 | 포만 제프리 엘 | 기판상에서의 임플랜트 방법 |
-
2001
- 2001-05-09 KR KR1020010025153A patent/KR20020085577A/ko not_active Application Discontinuation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05326429A (ja) * | 1992-03-26 | 1993-12-10 | Semiconductor Energy Lab Co Ltd | レーザー処理方法およびレーザー処理装置 |
KR940003093A (ko) * | 1992-07-09 | 1994-02-19 | 이헌조 | 반도체 장치의 박막 트랜지스터 제조방법 |
JPH1145856A (ja) * | 1997-07-24 | 1999-02-16 | Fujitsu Ltd | 成膜方法 |
JPH11204433A (ja) * | 1998-01-16 | 1999-07-30 | Toshiba Corp | 半導体膜の製造方法および液晶表示装置 |
KR19990074430A (ko) * | 1998-03-11 | 1999-10-05 | 김영환 | 반도체장치의 모스 전계효과트랜지스터 제조방법 |
KR20000062577A (ko) * | 1999-02-22 | 2000-10-25 | 포만 제프리 엘 | 기판상에서의 임플랜트 방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100756766B1 (ko) * | 2001-12-26 | 2007-09-07 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5956603A (en) | Gas immersion laser annealing method suitable for use in the fabrication of reduced-dimension integrated circuits | |
KR100511765B1 (ko) | 소형 집적회로의 제조방법 | |
US5885904A (en) | Method to incorporate, and a device having, oxide enhancement dopants using gas immersion laser doping (GILD) for selectively growing an oxide layer | |
JPS63255968A (ja) | 電界効果トランジスタの製造方法 | |
KR960002584A (ko) | 매몰콘택과 확산영역간에 낮은 저항전류 경로를 형성하는 방법 | |
US6555439B1 (en) | Partial recrystallization of source/drain region before laser thermal annealing | |
US6040019A (en) | Method of selectively annealing damaged doped regions | |
US5904575A (en) | Method and apparatus incorporating nitrogen selectively for differential oxide growth | |
JP2009130243A (ja) | 半導体装置の製造方法 | |
KR980012600A (ko) | 반도체 장치 및 박막 트랜지스터의 제조 방법 | |
US5795627A (en) | Method for annealing damaged semiconductor regions allowing for enhanced oxide growth | |
KR20020085577A (ko) | 게이트전극 제조방법 | |
US5681760A (en) | Method for manufacturing thin film transistor | |
JPH05190481A (ja) | 基板中のドープ領域製造方法 | |
KR0156156B1 (ko) | 반도체 장치 제조방법 | |
US20010018258A1 (en) | Method for fabricating semiconductor device | |
KR100341198B1 (ko) | 반도체 기판의 열적 산화 공정 및 복수의 결정 방위의 동시적 열적 산화 공정 | |
JPH11274090A (ja) | 浅い接合を有するデバイスの製造方法 | |
US6130120A (en) | Method and structure for crystallizing a film | |
KR19990059071A (ko) | 반도체 소자의 제조 방법 | |
JP2821628B2 (ja) | 半導体装置の製造方法 | |
KR0165361B1 (ko) | 저농도 드레인 구조의 형성방법 | |
KR100293269B1 (ko) | 반도체 소자 제조방법 | |
JP2953020B2 (ja) | 半導体装置の製造方法 | |
KR100267084B1 (ko) | 바이폴라트랜지스터의에미터형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |