KR19990074430A - 반도체장치의 모스 전계효과트랜지스터 제조방법 - Google Patents
반도체장치의 모스 전계효과트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR19990074430A KR19990074430A KR1019980008016A KR19980008016A KR19990074430A KR 19990074430 A KR19990074430 A KR 19990074430A KR 1019980008016 A KR1019980008016 A KR 1019980008016A KR 19980008016 A KR19980008016 A KR 19980008016A KR 19990074430 A KR19990074430 A KR 19990074430A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- doping
- polysilicon layer
- field effect
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 230000005669 field effect Effects 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims abstract description 25
- 239000010408 film Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000010409 thin film Substances 0.000 claims abstract description 13
- 238000010521 absorption reaction Methods 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 150000004767 nitrides Chemical class 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 게이트용 폴리실리콘층 위에 열흡수율이 다른 박막을 형성하고 엑시머레이저를 이용하는 도피공정을 사용하므로서 충분한 게이트의 도핑 및 셸로우졍션의 형성을 가능하게 하는 반도체장치의 모스 전계효과트랜지스터 제조방법에 관한 것이다.
이를 위하여 본 발명은 반도체기판 상에 게이트절연막을 형성하는 공정과, 게이트절연막 상에 불순물이 도핑되지 아니한 폴리실리콘층, 열흡수율이 다른 박막을 순차적으로 형성하는 공정과, 박막과 폴리실리콘층 및 상기 폴리실리콘층층을 패터닝하여 게이트를 형성하는 공정과, 게이트를 포함하는 반도체기판을 엑시머레이저를 이용하여 불순물 기체 분위기에서 도핑시키는 공정으로 이루어진다
Description
본 발명은 반도체장치의 트랜지스터 제조방법에 관한 것으로서, 특히, 트랜지스터의 게이트와 소스/드레인을 동시에 형성할 때 박막 및 엑시머 레이저를 이용하여 충분한 게이트용 폴리실리콘의 도핑 및 셸로우 졍션(shallow junction)을 형성하므로서 반도체장치의 모스 전계효과트랜지스터(MOS 제조방법에 관한 것이다.
모스전계효과트랜지스터(Metal-Oxide Semiconductor Field Effect Transistor)는 그 게이트가 반도체층에서 얇은 실리콘산화막에 의해 격리되어 있는 전계효과트랜지스터로서, 접합형과 같이 바이어스 전압에 의해 입력 임피던스가 저하되는 일은 없다.
반도체장치는 양호한 회로 동작 성능과 집적도를 얻기위하여 집적 회로를 구성하는 MOSFET의 크기를 감소시키기 위한 노력의 결과로 반도체장치의 제조기술이 서브미크론(submicron) 단위로 축소(scale down)되었다.
엑시머 레이저(eximer laser)는 할로겐 가스(불소, 염소 등)와 묽은 가스(크립톤, 크세논 등)는 일반적으로 상호 결합하지는 아니하지만 고전압 방전 등에 의하여 상호 결합한 분자(엑시머 분자)를 만들 수 있다. 그러나 이러한 엑시머 분자는 결합 후 즉시 분해되는데, 이때 자외선이 방출된다. 이를 이용하여 레이저의 발진을 일으키는 것이 엑시머 레이저이다. 고출력 및 고효율이 특징이며, 초대규모집적회로(VLSI)를 제조할 때 식각공정 등에서의 이용가치가 높다. 이러한 엑시머 레이저는 식각공정 뿐만 아니라 도핑분위기 형성에도 큰 효용이 있다.
도 1a 내지 도 1f는 종래 기술에 따른 반도체장치의 모스 전계효과트랜지스터 제조공정도이다.
도 1a 에 있어서, 반도체기판인 실리콘기판(1) 표면을 열산화시켜 게이트절연막으로 게기트산화막(2)을 성장시켜 형성한다.
도 1b 에 있어서, 게이트산화막(2) 위에 게이트를 형성하기 위하여 도핑되지 아니한 폴리실리콘층(3)을 화학기상증착법으로 증착하여 형성한다.
도 1c 에 있어서, 게이트를 패터닝하기 위하여 폴리실리콘층(3) 위에 포토레지스트를 도포한 후 게이트 형성용 마스크를 이용한 사진공정으로 포토레지스트를 노광 및 현상하여 포토레지스트패턴(4)을 정의한다.
도 1d 에 있어서, 상기 포토레지스트패턴(4)을 마스크로 이용하여 포토레지스트패턴(4)으로 보호되지 아니하는 부위의 도핑되지 아니한 폴리실리콘층(3)과 게이트산화막(2)을 건식식각으로 제거한다. 이때 잔류한 폴리실리콘층으로 이루어진 게이트(3)가 형성되며 게이트(3) 및 잔류한 게이트산화막(2)이 형성되지 아니한 부위의 실리콘기판(1) 표면이 노출된다.
도 1e 에 있어서, 트랜지스터의 활성영역인 소스/드레인(5)과 게이트(3)에 도전성을 주기 위하여 고농도의 이온주입을 게이트를 포함한 실리콘기판(1)의 전면에 실시한다. 활성영역형성(5)과 동시에 게이트에도 도핑을 시키는 이유는 불순물이 도핑되지 아니한 폴리실리콘은 도전성이 결여되어 있기 때문이고, 고농도로 도핑하는 이유는 도핑농도가 낮으면 도전성이 열악하기 때문이다. 이때 형성된 활성영역의 졍션은 기판(1) 표면으로 부터 깊게 형성된다.
도 1f에 있어서, 도 1d 단계 후 도 1e 의 경우와는 다르게 이번에는 트랜지스터의 활성영역인 소스/드레인(6)과 게이트(130, 131)에 역시 도전성을 주기 위하여 저농도의 이온주입을 게이트를 포함한 실리콘기판(1)의 전면에 실시한다. 이때 형성되는 활성영역의 졍션(6)은 기판(1) 표면으로 부터 얕게 형성되지만 게이트(130, 131)에 도핑이 불균일하게 이루어져서 상대적으로 고농도로 도핑된 게이트부위(130)와 상대적으로 저농도로 도핑된 게이브부분(131)으로 나뉘어진다.
그러나, 상술한 종래 기술에 따른 반도체장치의 모스전계효과 트랜지스터의 제조방법은, 먼저 게이트의 폴리실리콘과 소스/드레인을 이온주입으로 동시에 형성할 때 충분한 게이트의 도핑 및 셸로우 졍션의 동시 형성이 불가능하다. 즉 게이트를 충분히 도핑시키기 위하여 고농도로 도핑을 실시할 경우 소스/드레인 졍션의 형성 깊이가 깊게 형성되어 쇼트채널효과(short channel effect)가 발생하며, 저농도로 이온주입을 실시할 경우에는 셸로우 졍션의 형성은 가능하지만 게이트의 도핑 농도가 낮아져서 게이트의 디플리션효과(depletion effect)가 발생하여 완성된 트랜지스터의 구동력이 저하되는 문제점이 있다.
따라서 이러한 문제점을 해결하기 위하여 게이트에 대한 이온주입과 소스/드레인 형성용 이온주입을 별도의 마스크 공정으로 각각 실시하게 되면 공정이 복잡해지고 제품의 양산성이 저하되는 문제점이 있다.
따라서, 본 발명의 목적은 게이트용 폴리실리콘층 위에 열흡수율이 다른 박막을 형성하고 엑시머레이저를 이용하는 도피공정을 사용하므로서 충분한 게이트의 도핑 및 셸로우졍션의 형성을 가능하게 하는 반도체장치의 모스 전계효과트랜지스터 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 모스 전계효과트랜지스터 제조방법은 반도체기판 상에 게이트절연막을 형성하는 공정과, 게이트절연막 상에 불순물이 도핑되지 아니한 폴리실리콘층, 열흡수율이 다른 박막을 순차적으로 형성하는 공정과, 박막과 폴리실리콘층 및 상기 폴리실리콘층층을 패터닝하여 게이트를 형성하는 공정과, 게이트를 포함하는 반도체기판을 엑시머레이저를 이용하여 불순물 기체 분위기에서 도핑시키는 공정으로 이루어진다
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 1a 내지 도 1f는 종래 기술에 따른 반도체장치의 모스 전계효과트랜지스터 제조공정도
도 2a 내지 도 2e는 본 발명에 따른 반도체장치의 모스 전계효과트랜지스터 제조공정도
도 2a 내지 도 2f는 본 발명에 따른 반도체장치의 모스 전계효과트랜지스터 제조공정도이다.
도 2a 에 있어서,반도체기판인 실리콘기판(21) 표면을 열산화시켜 게이트절연막으로 게기트산화막(22)을 성장시켜 형성한다.
도 2b 에 있어서, 게이트산화막(22) 위에 게이트를 형성하기 위하여 도핑되지 아니한 폴리실리콘층(23)을 화학기상증착법으로 증착하여 형성한다.
그리고 도핑되지 아니한 폴리실리콘층(23) 위에 고열흡수 성능을 가진 박막을 질화막(Si3N4, 24)으로 증착하여 형성한다. 이때 질화막 대신 다른 열흡수율을 가진 박막을 형성하여 이용할 수 있다.
도 2c 에 있어서, 게이트를 패터닝하기 위하여 질화막(24) 위에 포토레지스트를 도포한 후 게이트 형성용 마스크를 이용한 사진공정으로 포토레지스트를 노광 및 현상하여 포토레지스트패턴(25)을 정의한다.
도 2d 에 있어서, 상기 포토레지스트패턴(25)을 마스크로 이용하여 포토레지스트패턴(25)으로 보호되지 아니하는 부위의 질화막(24), 도핑되지 아니한 폴리실리콘층(23)과 게이트산화막(22)을 건식식각으로 제거한다. 이때 잔류한 폴리실리콘층으로 이루어진 게이트(23)가 형성되며 잔류한 질화막(24)과 게이트(23) 및 잔류한 게이트산화막(22)이 형성되지 아니한 부위의 실리콘기판(21) 표면이 노출된다.
도 2e 에 있어서, 트랜지스터의 활성영역인 소스/드레인(26)을 형성하고 게이트(23)에 도전성을 주기 위하여 엑시머 레이저로 도핑 가스 분위기에서 활성영역형성(26)과 동시에 게이트(23)를 형성한다. 이때 게이트에도 충분한 농도로 도핑을 시키는 이유는 불순물이 도핑되지 아니한 폴리실리콘은 도전성이 결여되어 있기 때문이고, 충분한 농도로 도핑하는 이유는 도핑농도가 낮으면 도전성이 열악하기 때문이다.
따라서 셸로우졍션(26)과 고농도로 도핑된 게이트(23)가 형성된다.
또한 잔류한 질화막(24)의 열흡수율이 다른 성질을 이용하여 도핑농도를 조절하여 게이트를 도핑할 수 있다.
그리고 도핑을 이온주입으로 실시할 경우에는 화학반응을 이용하여 실시하여 도핑 농도를 조절할 수 있다.
따라서, 본 발명은 게이트 폴리실리콘 위에 열흡수율이 다른 박막을 형성하므로서 엑시머 레이저 공정시 소스/드레인과 게이트용 폴리실리콘의 도핑농도에 차별화가 가능하며, 이로써 충분한 게이트의 도핑 및 셸로우 졍션을 형성하는 장점이 있으며, 따라서 공정의 단순화가 가능하고 또한 소자특성의 안정화가 가능하다.
Claims (4)
- 반도체기판 상에 게이트절연막을 형성하는 공정과,상기 게이트절연막 상에 불순물이 도핑되지 아니한 폴리실리콘층, 열흡수율이 다른 박막을 순차적으로 형성하는 공정과,상기 박막, 상기 폴리실리콘층 및 상기 폴리실리콘층층을 패터닝하여 게이트를 형성하는 공정과,상기 게이트를 포함하는 상기 반도체기판을 엑시머레이저를 이용하여 불순물 기체 분위기에서 도핑시키는 공정으로 이루어진 반도체장치의 모스전계효과 트랜지스터 제조방법.
- 청구항 1에 있어서, 상기 박막은 질화막으로 형성하는 것이 특징인 반도체장치의 모스전계효과 트랜지스터 제조방법.
- 청구항 1에 있어서, 상기 도핑을 화학반응을 이용하여 형성하는 것이 특징인 반도체장치의 모스전계효과 트랜지스터 제조방법.
- 청구항 1 및 청구항 3에 있어서, 상기 도핑을 상기 엑시머를 이용한 공정과 상기 화학반응을 이용한 공정을 모두 사용하여 실시하는 것이 특징인 반도체장치의 모스전계효과 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980008016A KR100292051B1 (ko) | 1998-03-11 | 1998-03-11 | 반도체장치의모스전계효과트랜지스터제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980008016A KR100292051B1 (ko) | 1998-03-11 | 1998-03-11 | 반도체장치의모스전계효과트랜지스터제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990074430A true KR19990074430A (ko) | 1999-10-05 |
| KR100292051B1 KR100292051B1 (ko) | 2001-07-12 |
Family
ID=37526188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980008016A KR100292051B1 (ko) | 1998-03-11 | 1998-03-11 | 반도체장치의모스전계효과트랜지스터제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100292051B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020085577A (ko) * | 2001-05-09 | 2002-11-16 | 아남반도체 주식회사 | 게이트전극 제조방법 |
-
1998
- 1998-03-11 KR KR1019980008016A patent/KR100292051B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020085577A (ko) * | 2001-05-09 | 2002-11-16 | 아남반도체 주식회사 | 게이트전극 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100292051B1 (ko) | 2001-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559017B1 (en) | Method of using amorphous carbon as spacer material in a disposable spacer process | |
| US5476802A (en) | Method for forming an insulated gate field effect transistor | |
| US5998271A (en) | Method of producing an MOS transistor | |
| EP0313683A1 (en) | Method for fabricating a semiconductor integrated circuit structure having a submicrometer length device element | |
| JPH11162814A (ja) | 半導体装置の製造方法 | |
| US6936506B1 (en) | Strained-silicon devices with different silicon thicknesses | |
| US6649308B1 (en) | Ultra-short channel NMOSFETS with self-aligned silicide contact | |
| US5990532A (en) | Semiconductor arrangement with lightly doped regions under a gate structure | |
| JP2004214631A (ja) | アモルファスおよび多結晶シリコンのナノ積層体 | |
| KR20070085551A (ko) | 소정 치수의 게이트 사이드월 스페이서들을 갖는 반도체장치를 형성하는 방법 | |
| US6140677A (en) | Semiconductor topography for a high speed MOSFET having an ultra narrow gate | |
| KR100292051B1 (ko) | 반도체장치의모스전계효과트랜지스터제조방법 | |
| KR20090037055A (ko) | 반도체 소자의 제조 방법 | |
| US6284612B1 (en) | Process to fabricate ultra-short channel MOSFETs with self-aligned silicide contact | |
| JPH10209293A (ja) | 半導体装置の製造方法 | |
| JP3234117B2 (ja) | エッチング方法 | |
| US6010925A (en) | Method of making dual-gate CMOSFET | |
| KR100720228B1 (ko) | 트랜지스터의 제조 방법 | |
| JPH06177148A (ja) | 絶縁ゲート型電界効果トランジスタの製法 | |
| JP3438395B2 (ja) | 半導体装置の製造方法 | |
| KR100511907B1 (ko) | 반도체 소자의 제조방법 | |
| JPH06124959A (ja) | 半導体装置の製造方法 | |
| JPS6348866A (ja) | Ｍｏｓトランジスタの製造方法 | |
| KR100249015B1 (ko) | 트랜지스터의 형성 방법 | |
| KR100422823B1 (ko) | 모스트랜지스터제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20100224 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |