KR0165361B1 - 저농도 드레인 구조의 형성방법 - Google Patents

저농도 드레인 구조의 형성방법 Download PDF

Info

Publication number
KR0165361B1
KR0165361B1 KR1019950051051A KR19950051051A KR0165361B1 KR 0165361 B1 KR0165361 B1 KR 0165361B1 KR 1019950051051 A KR1019950051051 A KR 1019950051051A KR 19950051051 A KR19950051051 A KR 19950051051A KR 0165361 B1 KR0165361 B1 KR 0165361B1
Authority
KR
South Korea
Prior art keywords
doping
impurity
dose
projection range
impurity ions
Prior art date
Application number
KR1019950051051A
Other languages
English (en)
Other versions
KR970054462A (ko
Inventor
허재호
이주형
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950051051A priority Critical patent/KR0165361B1/ko
Publication of KR970054462A publication Critical patent/KR970054462A/ko
Application granted granted Critical
Publication of KR0165361B1 publication Critical patent/KR0165361B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

신규한 저농도 드레인(LDD) 구조의 형성방법이 개시되어 있다.
기판의 표면에 제1 도전형의 제1 불순물 이온을 제1 도즈로써 도핑시킨후, 제1 도전형의 제2 불순물 이온을 상기 제1 도즈로써 도핑시킨다.
상기 제1 불순물 이온의 투사범위를 상기 제2 불순물 이온의 투사범위보다 감소시켜서 도핑한다. LDD영역 형성을 위한 이온 도핑시 고농도 불순물 영역과 같은 도즈로 도핑하되 투사범위를 조절함으로써 실제적으로 필요로 하는 LDD 영역에는 원하는 정도의 도즈만이 도핑될 수 있도록 하면서, 셀프-큐어링이 가능할 만큼 충분한 온도를 얻을 수 있다.

Description

저농도 드레인(LDD) 구조의 형성방법
제1a도 내지 제1d도는 본 발명에 의한 저온 폴리실리콘 TFT-LCD의 제조방법을 설명하기 위한 단면도들.
제2도는 제1도의 a 및 b 위치에서 잘라본 불순물의 도핑농도 프로파일을 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명
10 : 기판 12 : 액티브층
14 : 게이트산화막 16 : 게이트
18 : 제1 불순물 도판트 20 : 제2 불순물 도판트
본 발명은 반도체장치인 제조방법에 관한 것으로, 특히 저온 폴리실리콘 초박막액정표시소자(Thin Film Transistor-Liquid Crystal Display; 이하 TFT-LCD라 한다)에 있어서, 이온 도핑(ion doping)에 의한 저농도 드레인(Lightly Doped Drain; 이하 LDD라 한다) 구조의 형성방법에 관한 것이다.
유리 또는 석영을 기판으로 사용하고 약 400℃ 이하의 온도에서 폴리실리콘 박막트랜지스터(TFT)를 형성해야 하는 저온 폴리실리콘 TFT-LCD의 제조공정에 있어서, 소오스/드레인의 형성방법으로는 대형면적의 제조 및 저온 어닐링에 필수적인 공정인 이온 도핑 방법이 널리 사용되고 있다.
이러한 이온 도핑 방법은 약 400℃ 이하의 저온에서 활성화를 이룰수 있도록 이온 도핑 중에 셀프-큐어링(self-curing)을 가능하게 하는 것으로서, 이를 위하여 도핑 중 적절한 정도의 온도 상승을 필요로 한다.
일반적으로, N' 도핑이나 P' 도핑의 경우, 높은 도즈(dose), 예컨대 1E15∼1E16 이온/cm2로 도핑을 하고 그 투사범위(Projected range)가 소오스/드레인의 표면에 이르도록 하며, 이온빔의 전류밀도를 조절함으로써 필요로 하는 적절한 온도 상승효과를 얻을 수 있다.
그러나, LDD 형성을 위한 N－도핑의 경우는, 낮은 도즈, 예컨대 1E12∼1E13 이온/cm2로 도핑하되 투사범위는 N＋도핑시와 같게 하며, 너무 낮은 도핑 농도로 인하여 적절한 도즈 콘트롤이 어렵기 때문에 빔의 전류밀도를 최대한 작게하여 농도의 균일성을 증가시키게 된다. 그러나, 도즈가 너무 작기 때문에 충분한 온도 상승이 불가능하여 저온 활성화에 큰 문제를 발생시킨다.
따라서, 본 발명의 목적은 상술한 몬제점을 해결할 수 있는 LDD 구조의 형성방법을 제공하는데 있다.
본 발명의 다른 목적은 LDD 영역의 온도조절이 용이한 저온 폴리실리콘 TFT-LCD의 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은, 기판의 표면에 제1도전형의 제1 불순물 이온을 제1 도즈로써 도핑시키는 단계; 및 상기 기판에, 제1도전형의 제2 불순물 이온을 상기 제 1도즈로써 도핑시키는 단계를 구비하며, 상기 제1 불순물 이온의 투사범위를 상기 제2 불순물 이온의 투사범위보다 감소시켜서 도핑시키는 것을 특징으로 하는 LDD 구조의 형성방법을 제공한다.
상기 제1 불순물 이온의 투사범위를 조절하여 상기 제1 도즈의 양을 조절하는 것이 바람직하다.
상기 제1 불순물 이온의 도핑시. 이온 빔의 전류밀도를 조절하여 원하는 온도를 얻는 것이 바람직하다.
상기 다른 목적을 달성하기 위하여 본 발명은, 기판 상에 액티브층 게이트절연막 및 게이트를 차례로 형성하는 단계; 상기 결과물 사에 제1 불순물 농도의 제1 불순물 영역이 형성될 부위를 개구시키는 제1 포토레지스트 패턴을 형성하는 단계; 상기 제1 포토레지스트 패턴을 마스크로 하여, 상기 액티브층에 제1 도전형의 제1 불순물 이온을 제1 도즈 및 제1 투사범위로써 도핑시키는 단계; 상기 제1 포토레지스트 패턴을 제거하는 단계; 상기 결과물 상에 상기 제1 불순물 농도보다 높은 제2 불순물 농도의 제2 불순물 영역이 형성될 부위를 개구시키는 제2 포토레지스트 패턴을 형성하는 단계; 및 상기 제2 포토레지스트 패턴을 마스크로 하여, 상기 액티브층에 제1 도전형의 제2 불순물 이온을 상기 제1 도즈 및 상기 제1 투사범위보다 큰 제2 투사범위로써 도핑시키는 단계를 구비하는 것을 특징으로 하는 저온 폴리실리콘 TFT-LCD의 제조방법을 제공한다.
상기 제2 불순물 이온을 도핑시키는 단계 후, 상기 제2 포토레지스트 패턴을 제거하는 단계; 및 저온 어닐링을 실시하여 상기 이온주입된 저농도 불순물 영역 및 고농도 불순물 영역을 활성화시키는 단계를 더 구비할 수 있다.
본 발명에 의하면, N－LDD영역 형성을 위한 이온 도핑시 N＋영역과 같은 도즈로 도핑하되 투사범위(이하 Rp라 한다)를 조절함으로써 실제적으로 필요로 하는 LDD 영역에는 원하는 정도의 도즈만이 도핑될 수 있도록 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명하고자 한다.
제1a도 내지 제1d도는 본 발명에 의한 저온 폴리실리콘 TFT-LCD의 제조방법을 설명하기 위한 단면도들이다.
제1a도를 참조하면, 유리 또는 석영으로 이루어진 기판(10) 상에 비정질실리콘을 저압화학기상증착(low chemical vapor deposition; LPCVD) 방법으로 약 50nm의 두께로 증착한 후, 이를 레이저로써 결정화시킨다. 이어서, 사진식각 공정으로 상기 결정화된 비정질실리콘층을 패터닝하여 액티브층(12)을 형성한 후, 결과물 상에 게이트산화막(14)을 형성한다. 이때, 상기 게이트산화막(14)은 400℃의 온도에서 플라즈마 화학기증착(plasma-enhanced chemical vapor deposition; PECVD) 방법으로 100 nm의 두께로써 형성한다. 이어서, 상기 게이트산화막(14) 상에 도전물질, 예컨대 폴리실리콘, 금속 또는 금속 실리사이드 중의 어느 하나를 증착한 후, 이를 사진식각 공정으로 패터닝하여 게이트(16)를 형성한다.
제1b도를 참조하면, 상기 게이트(16)가 형성된 결과물 상에 포토레지스트를 도포한 후, 이를 노광 및 현상하여 N－LDD영역이 형성될 부위를 개구시키는 제1 포토레지스트 패턴(17)을 형성한다. 이어서, 상기 제1 포토레지스트 패턴(17)을 이온주입 마스크로 사용하여, 상기 액티브층(12)에 제1 N형 도판트(18), 예컨대 인(phosphorus) 이온을 주입한다. 이때, 상기 제1 N형 도판트(18)의 도즈는 후속공정에서 N＋영역을 형성하기 위한 도핑 농도와 같게 하며, Rp를 크게 감소시켜 실제적으로 형성될 소오스/드레인의 표면에는 원하는 만큼의 저농도, 예컨대 1E12∼1E13 이온/cm2의 도판트만을 도핑시키게 된다. 또한, 상기 제1 N형 도판트(18)를 충분히 높은 도즈로써 도핑시키기 때문에 빔의 전류밀도를 조절하여 적절한 온도를 얻을 수 있다. 바람직하게는, 상기 제1 N형 도파트(18)의 도즈는 5E15 이온/cm2, 에너지는 40keV, 빔 전류밀도는 3㎂/cm2이다. 이때 정확한 양의 도즈를 원하는 소오스/드레인의 표면에 도핑하기 위해서는, 모의실험(simulation)을 통해 정확한 가속에너지를 결정하는 것이 바람직하다.
제1c도를 참조하면, 상기 제1 포토레지스트 패턴(17)을 에싱(ashing) 방법으로 제거한 후, 결과물 상에 다시 포토레지스트를 도포한다. 계속해서, 상기 포토레지스트를 노광 및 현상하여 N＋영역이 형성될 부위를 개구시키는 제2 포토레지스트 패턴(19)을 형성한다.
이어서, 상기 제2 포토레지스트 패턴(19)을 이온주입 마스크로 사용하여, 상기 액티브층(12)에 제2 N형 도판트(20), 예컨대 인 이온을 주입한다.
이때, 상기 제2 N형 도판트(20)의 도즈는 상기 제1 N형 도판트(18)의 도즈와 동일하며, 그 Rp는 훨씬 크다. 바람직하게는, 상기 제2 N형 도판트(18)의 도즈는 5E15 이온/cm2, 에너지는 80keV, 빔 전류밀도는 0.5㎂/cm2이다.
제1d도를 참조하면, 상기 제2 포토레지스트 패턴을 에싱으로 제거한 후, 약 400℃ 이하의 저온에서 어닐링을 실시하여 상기 N－LDD영역 및 N＋영역으로 이루어진 소오스/드레인을 활성화시킨다.
제2도는 제1도의 a (N＝영역) 및 b (N＋영역) 위치에서 잘라본 불순물의 도핑농도 프로파일을 나타내는 도면이다.
제2도를 참조하면, N－영역의 이온주입을 N＋영역의 이온주입과 동일한 도즈로 실시하되 그 Rp를 크게 감소시켰기 때문에, 액티브의 표면에서는 원하는 만큼의 낮은 농도를 갖는 LDD 영역과 농도의 소오스/드레인이 형성될 수 있다.
따라서, 상술한 바와 같이 본 발명에 의하면, N－LDD영역 형성을 위한 이온 도핑시N＋영역과 같은 도즈로 도핑하되 투사범위(이하 Rp라 한다)를 조절함으로써 실제적으로 필요로 하는 LDD 영역에는 원하는 정도의 도즈만이 도핑될 수 있도록 하면서, 셀프-큐어링이 가능할 만큼 충분한 온도를 얻을 수 있다.
본 실시예는 N형 박막트랜지스터의 경우를 설명한 것으로서 본 발명이 P형 박막트랜지스터에도 적용될 수 있음은 물론이며, 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (7)

  1. 기판의 표면에 제1 도전형의 제1 불순물 이온을 제1 도즈로써 도핑시키는 단계; 및 상기 기판에, 제1 도전형의 제2 불순물 이온을 상기 제1 도즈로써 도핑시키는 단계를 구비하며, 상기 제1 불순물 이온의 투사범위를 상기 제2 불순물 이온의 투사범위보다 감소시켜서 도핑시키는 것을 특징으로 하는 저농도 드레인 구조의 형성방법.
  2. 제1항에 있어서, 상기 제1 불순물 이온의 투사범위를 조절하여 상기 제1 도즈의 양을 조절하는 것을 특징으로 하는 저농도 드레인 구조의 형성방법.
  3. 제1항에 있어서, 상기 제1 불순물 이온의 도핑시, 이온 빔의 전류밀도를 조절하여 원하는 온도를 얻는 것을 특징으로 하는 저농도 드레인 구조의 형성방법.
  4. 기판 상에 액티브층, 게이트절연막 및 게이트를 차례로 형성하는 단계; 상기 결과물 상에 제1 불순물 농도의 제1 불순물 영역이 형성될 부위를 개구시키는 제1 포토레지스트 패턴을 형성하는 단계; 상기 제1 포토레지스트 패턴을 마스크로하여, 상기 액티브층에 제1 도전형의 제1 불순물 이온을 제1 도즈 및 제1 투사범위로써 도핑시키는 단계; 상기 제1 포토레지스트 패턴을 제거하는 단계; 상기 결과물 상에 상기 제1 불순물 농도보다 높은 제2 불순물 농도의 제2 불순물 영역이 형성될 부위를 개구시키는 제2 포토레지스트 패턴을 형성하는 단계; 및 상기 제2 포토레지스트 패턴을 마스크로 하여, 상기 액티브층에 제1 도전형의 제2 불순물 이온을 상기 제1 도즈 및 상기 제1 투사범위보다 큰 제2 투사범위로써 도핑시키는 단계를 구비하는 것을 특징으로 하는 저온 폴리실리콘 초박막액정표시소자의 제조방법.
  5. 제4항에 있어서, 상기 제1 불순물 이온의 투사범위를 조절하여 상기 제1 도즈의 양을 조절하는 것을 특징으로 하는 저온 폴리실리콘 초박막액정표시소자의 제조방법.
  6. 제4항에 있어서, 상기 제1 불순물 이온의 도핑시, 이온 빔의 전류밀도를 조절하여 원하는 온도를 얻는 것을 특징으로 하는 저온 폴리실리콘 초박막액정표시소자의 제조방법.
  7. 제4항에 있어서, 상기 제2 불순물 이온을 도핑시키는 단계 후, 상기 제2 포토레지스트 패턴을 제거하는 단계; 및 저온 어닐링을 실시하여 상기 이온주입된 저농도 불순물 영역 및 고농도 불순물 영역을 활성화시키는 단계를 더 구비하는 것을 특징으로 하는 저온 폴리실리콘 초박막액정표시소자의 제조방법.
KR1019950051051A 1995-12-16 1995-12-16 저농도 드레인 구조의 형성방법 KR0165361B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950051051A KR0165361B1 (ko) 1995-12-16 1995-12-16 저농도 드레인 구조의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950051051A KR0165361B1 (ko) 1995-12-16 1995-12-16 저농도 드레인 구조의 형성방법

Publications (2)

Publication Number Publication Date
KR970054462A KR970054462A (ko) 1997-07-31
KR0165361B1 true KR0165361B1 (ko) 1998-12-15

Family

ID=19440810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950051051A KR0165361B1 (ko) 1995-12-16 1995-12-16 저농도 드레인 구조의 형성방법

Country Status (1)

Country Link
KR (1) KR0165361B1 (ko)

Also Published As

Publication number Publication date
KR970054462A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
US6518102B1 (en) Method for manufacturing transistor semiconductor devices with step of annealing to getter metal with phosphorous
US5512494A (en) Method for manufacturing a thin film transistor having a forward staggered structure
EP0702852B1 (en) Manufacture of electronic devices comprising thin-film transistors
KR20000068441A (ko) 경도핑 및 중도핑 드레인 영역과 초중 도핑 소스 영역을 가진 비대칭 트랜지스터
US6426278B1 (en) Projection gas immersion laser dopant process (PGILD) fabrication of diffusion halos
JPH07176750A (ja) 薄膜トランジスターの製造方法
KR0165361B1 (ko) 저농도 드레인 구조의 형성방법
JP2007525813A (ja) 犠牲注入層を用いて非晶質ではない超薄膜半導体デバイスを形成させるための方法
US7192815B2 (en) Method of manufacturing a thin film transistor
US5681760A (en) Method for manufacturing thin film transistor
JPH0797565B2 (ja) 半導体装置の製造方法
JPH11163366A (ja) 薄膜トランジスタの製造方法
KR100271493B1 (ko) 박막트랜지스터의 제조방법
JPH08316487A (ja) 薄膜半導体装置の製造方法
JPH08139335A (ja) 薄膜トランジスタの製造方法
US7005362B2 (en) Method of fabricating a thin film transistor
US6610998B1 (en) Method and structure for crystallizing a film
KR100274886B1 (ko) 박막 트랜지스터 및 그 제조방법
JPH04315441A (ja) 薄膜トランジスタの製造方法
JP3146636B2 (ja) 低濃度不純物導入領域を備える薄膜トランジスタの製造方法
KR100271492B1 (ko) 박막트랜지스터의 제조방법
KR100422326B1 (ko) 반도체 소자의 제조방법
KR0166782B1 (ko) 박막 트랜지스터의 제조방법
KR930009477B1 (ko) 반도체의 불순물영역 형성방법
JPH04206837A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070827

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee