KR970054462A - 저농도 드레인(ldd) 구조의 형성방법 - Google Patents

저농도 드레인(ldd) 구조의 형성방법 Download PDF

Info

Publication number
KR970054462A
KR970054462A KR1019950051051A KR19950051051A KR970054462A KR 970054462 A KR970054462 A KR 970054462A KR 1019950051051 A KR1019950051051 A KR 1019950051051A KR 19950051051 A KR19950051051 A KR 19950051051A KR 970054462 A KR970054462 A KR 970054462A
Authority
KR
South Korea
Prior art keywords
doping
impurity
impurity ions
dose
projection range
Prior art date
Application number
KR1019950051051A
Other languages
English (en)
Other versions
KR0165361B1 (ko
Inventor
허재호
이주형
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950051051A priority Critical patent/KR0165361B1/ko
Publication of KR970054462A publication Critical patent/KR970054462A/ko
Application granted granted Critical
Publication of KR0165361B1 publication Critical patent/KR0165361B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Abstract

신규한 저농도 드레인(LDD) 구조의 형성방법이 개시되어 있다.
기판의 표면에 제1 도전형의 제1 불순물 이온을 제1 도즈로써 도핑시킨후, 제1 도전형의 제2 불순물 이온을 상기 제1 도즈로써 도핑시킨다.
상기 제1 불순물 이온의 투사범위를 상기 제2 불순물 이온의 투사범위보다 감소시켜서 도핑한다. LDD영역 형성을 위한 이온 도핑시 고농도 불순물 영역과 같은 도즈로 도핑하되 투사범위를 조절함으로써 실제적으로 필요로 하는 LDD 영역에는 원하는 정도의 도즈만이 도핑될 수 있도록 하면서, 셀프-큐어링이 가능할 만큼 충분한 온도를 얻을 수 있다.

Description

저농도 드레인(LDD) 구조의 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1a도 내지 제1d도는 본 발명에 의한 저온 폴리실리콘 TFT-LCD의 제조방법을 설명하기 위한 단면도들.

Claims (7)

  1. 기판의 표면에 제1 도전형의 제1 불순물 이온을 제1 도즈로써 도핑시키는 단계; 및 상기 기판에, 제1 도전형의 제2 불순물 이온을 상기 제1 도즈로써 도핑시키는 단계를 구비하며, 상기 제1 불순물 이온의 투사범위를 상기 제2 불순물 이온의 투사범위보다 감소시켜서 도핑시키는 것을 특징으로 하는 저농도 드레인 구조의 형성방법.
  2. 제1항에 있어서, 상기 제1 불순물 이온의 투사범위를 조절하여 상기 제1 도즈의 양을 조절하는 것을 특징으로 하는 저농도 드레인 구조의 형성방법.
  3. 제1항에 있어서, 상기 제1 불순물 이온의 도핑시, 이온 빔의 전류밀도를 조절하여 원하는 온도를 얻는 것을 특징으로 하는 저농도 드레인 구조의 형성방법.
  4. 기판 상에 액티브층, 게이트절연막 및 게이트를 차례로 형성하는 단계; 상기 결과물 상에 제1 불순물 농도의 제1 불순물 영역이 형성될 부위를 개구시키는 제1 포토레지스트 패턴을 형성하는 단계; 상기 제1 포토레지스트 패턴을 마스크로하여, 상기 액티브층에 제1 도전형의 제1 불순물 이온을 제1 도즈 및 제1 투사범위로써 도핑시키는 단계; 상기 제1 포토레지스트 패턴을 제거하는 단계; 상기 결과물 상에 상기 제1 불순물 농도보다 높은 제2 불순물 농도의 제2 불순물 영역이 형성될 부위를 개구시키는 제2 포토레지스트 패턴을 형성하는 단계; 및 상기 제2 포토레지스트 패턴을 마스크로 하여, 상기 액티브층에 제1 도전형의 제2 불순물 이온을 상기 제1 도즈 및 상기 제1 투사범위보다 큰 제2 투사범위로써 도핑시키는 단계를 구비하는 것을 특징으로 하는 저온 폴리실리콘 초박막액정표시소자의 제조방법.
  5. 제4항에 있어서, 상기 제1 불순물 이온의 투사범위를 조절하여 상기 제1 도즈의 양을 조절하는 것을 특징으로 하는 저온 폴리실리콘 초박막액정표시소자의 제조방법.
  6. 제4항에 있어서, 상기 제1 불순물 이온의 도핑시, 이온 빔의 전류밀도를 조절하여 원하는 온도를 얻는 것을 특징으로 하는 저온 폴리실리콘 초박막액정표시소자의 제조방법.
  7. 제4항에 있어서, 상기 제2 불순물 이온을 도핑시키는 단계 후, 상기 제2 포토레지스트 패턴을 제거하는 단계; 및 저온 어닐링을 실시하여 상기 이온주입된 저농도 불순물 영역 및 고농도 불순물 영역을 활성화시키는 단계를 더 구비하는 것을 특징으로 하는 저온 폴리실리콘 초박막액정표시소자의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950051051A 1995-12-16 1995-12-16 저농도 드레인 구조의 형성방법 KR0165361B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950051051A KR0165361B1 (ko) 1995-12-16 1995-12-16 저농도 드레인 구조의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950051051A KR0165361B1 (ko) 1995-12-16 1995-12-16 저농도 드레인 구조의 형성방법

Publications (2)

Publication Number Publication Date
KR970054462A true KR970054462A (ko) 1997-07-31
KR0165361B1 KR0165361B1 (ko) 1998-12-15

Family

ID=19440810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950051051A KR0165361B1 (ko) 1995-12-16 1995-12-16 저농도 드레인 구조의 형성방법

Country Status (1)

Country Link
KR (1) KR0165361B1 (ko)

Also Published As

Publication number Publication date
KR0165361B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
JPH07321341A (ja) 薄膜トランジスタの構造及びその製造方法
KR950002065A (ko) 박막트랜지스터 제조방법
KR950024284A (ko) 박막트랜지스터 제조방법
KR100328126B1 (ko) 트렌치게이트구조를갖는다결정실리콘박막트랜지스터의제조방법
KR970054462A (ko) 저농도 드레인(ldd) 구조의 형성방법
Han et al. A self-aligned offset polysilicon thin-film transistor using photoresist reflow
KR100540130B1 (ko) 박막트랜지스터 제조방법
KR100214854B1 (ko) 마스크 롬의 제조방법
KR0151194B1 (ko) 박막트랜지스터의 구조 및 제조방법
KR100327419B1 (ko) 반도체소자제조방법
KR100244405B1 (ko) 반도체 장치의 박막트랜지스터 및 그 제조방법
KR970054492A (ko) 박막트랜지스터 및 그 제조방법
KR19990056743A (ko) 액정표시소자의 박막트랜지스터의 제조방법
KR950021274A (ko) 모스펫(mosfet) 제조방법
KR970003695A (ko) 트랜지스터 제조방법
KR940022829A (ko) 모스(mos) 트랜지스터 제조방법
KR950030274A (ko) 비정질실리콘 박막트랜지스터 제조방법
KR950002062A (ko) 박막 트랜지스터 엘씨디 판넬 제조 방법
KR970053017A (ko) 모스트랜지스터 제조방법
KR970054398A (ko) 모스트랜지스터 제조 방법
KR960026972A (ko) 저도핑 드레인(ldd) 구조의 박막 트랜지스터 및 그 제조 방법
KR950012755A (ko) 박막트랜지스터 제조방법
KR950012645A (ko) 반도체 장치의 박막 트랜지스터 제조방법
KR960043290A (ko) 이중 게이트 전극 구조의 박막 트랜지스터 및 그 제조 방법
KR970054501A (ko) 저도핑 드레인 구조의 박막 트랜지스터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070827

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee