KR20020084860A - 동기 제어 장치 - Google Patents

동기 제어 장치 Download PDF

Info

Publication number
KR20020084860A
KR20020084860A KR1020010023846A KR20010023846A KR20020084860A KR 20020084860 A KR20020084860 A KR 20020084860A KR 1020010023846 A KR1020010023846 A KR 1020010023846A KR 20010023846 A KR20010023846 A KR 20010023846A KR 20020084860 A KR20020084860 A KR 20020084860A
Authority
KR
South Korea
Prior art keywords
clock
signal
transmission
signals
synchronizing
Prior art date
Application number
KR1020010023846A
Other languages
English (en)
Inventor
차영재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010023846A priority Critical patent/KR20020084860A/ko
Publication of KR20020084860A publication Critical patent/KR20020084860A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 동기 제어 장치에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 하나의 보드에 여러 전송부를 가지고 있더라도 각각 라인별로 리커버리(recovery) 되는 클럭을 제어하여 기준 클럭으로 사용하고, 클럭 동기부를 통해 다양한 기준 클럭을 제공할 수 있도록 한 동기 제어 장치를 제공하고자 함.
3. 발명의 해결방법의 요지
본 발명은, 동기 제어 시스템에 적용되는 동기 제어 장치에 있어서, 제어국의 마스터(Master) 클럭에 동기된 데이터를 수신하고, 상기 수신된 데이터로부터 클럭을 리커버리(recovery) 하여, 상기 다수의 리커버리된 동기 신호를 제어 수단으로 출력하며, 다시 상기 제어 수단에서 생성된 전송 기준 클럭에 동기된 데이터를 입력받아 상기 제어국으로 전달하기 위한 다수의 전송 수단; 상기 다수의 전송 수단으로부터 입력된, 다수의 리커버리된 동기 신호에 따라 제 1, 제 2 동기 신호 및 선택 신호를 생성하여 클럭 동기 수단에 전송하고, 다시 상기 클럭 동기 수단으로부터 입력받은 기준 전송용 동기 신호에 따라 전송 기준 클럭을 결정하여 상기 다수의 전송 수단으로 출력하기 위한 상기 제어 수단; 및 상기 제어 수단으로부터 전송된 제 1, 제 2 동기 신호 및 선택 신호에 따라 기준 전송용 동기 신호를 생성하여 다시 상기 제어 수단으로 출력하기 위한 상기 클럭 동기 수단을 포함함.
4. 발명의 중요한 용도
본 발명은 동기 제어 시스템 등에 이용됨.

Description

동기 제어 장치{The Apparatus for Clock Control}
본 발명은 동기 제어 장치에 관한 것으로, 더욱 상세하게는 하나의 보드에 여러 전송부를 가지고 있더라도 각각 라인별로 리커버리(recovery) 되는 클럭을 제어하여 기준 클럭으로 사용하고, 클럭 동기부를 통해 다양한 기준 클럭을 제공할 수 있도록 한 동기 제어 장치에 관한 것이다.
이동통신 시스템의 기지국은 보통 제어국과 E1 또는 T1을 통해 연결되는데, 이때 제어국은 마스터 클럭(master clock)으로 운용되고, 기지국은 상기 마스터 클럭으로 전송되어온 데이터에서 추출된 클럭, 즉, 리커버리 클럭(recovery clock)을 데이터 전송 클럭으로 사용한다.
이때 상기 제어국이 여러개의 전송 라인(line)을 통해 데이터를 전송하면, 여러 라인에서 각각 리커버리 되는 클럭 중 하나를 각 기지국의 전송 클럭으로 사용하게 되어, 전송 라인에 따라 클럭 미스 매치(miss match)가 발생하게 되고, 데이터 송수신 시 정확한 데이터 타이밍을 유지할 수 없어 데이터의 손실이 발생하게 된다는 문제점이 있다.
또한, 기준 클럭으로 사용되고 있는 라인 상의 오류(fail)가 발생되면 보통 자체의 클럭으로, 즉 기지국도 마스터(master)로 사용하게 되어, 클럭 미스 매치(miss match)가 발생하게 된다는 문제점이 있다.
상기한 바와 같은 문제점을 해결하기 위하여 제안된 본 발명은, 하나의 보드에 여러 전송부를 가지고 있더라도 각각 라인별로 리커버리(recovery) 되는 클럭을 제어하여 기준 클럭으로 사용하고, 클럭 동기부를 통해 다양한 기준 클럭을 제공할 수 있도록 한 동기 제어 장치를 제공하는데 그 목적이 있다.
도 1 은 본 발명에 따른 동기 제어 장치의 일실시예 구성도.
도 2 는 본 발명에 따른 동기 제어 장치의 일실시예 상세 구성도.
도 3 은 본 발명에 따른 동기 제어 장치의 상태 천이 설명도.
*도면의 주요 부분에 대한 부호의 설명
210, 220, 280 : MUX 250 : 선택 및 제어부
240, 260 : 레벨 체크부 230, 270 : 딜레이(delay)부
상기 목적을 달성하기 위한 본 발명은, 동기 제어 시스템에 적용되는 동기 제어 장치에 있어서, 제어국의 마스터(Master) 클럭에 동기된 데이터를 수신하고, 상기 수신된 데이터로부터 클럭을 리커버리(recovery) 하여, 상기 다수의 리커버리된 동기 신호를 제어 수단으로 출력하며, 다시 상기 제어 수단에서 생성된 전송 기준 클럭에 동기된 데이터를 입력받아 상기 제어국으로 전달하기 위한 다수의 전송 수단; 상기 다수의 전송 수단으로부터 입력된, 다수의 리커버리된 동기 신호에 따라 제 1, 제 2 동기 신호 및 선택 신호를 생성하여 클럭 동기 수단에 전송하고, 다시 상기 클럭 동기 수단으로부터 입력받은 기준 전송용 동기 신호에 따라 전송 기준 클럭을 결정하여 상기 다수의 전송 수단으로 출력하기 위한 상기 제어 수단; 및 상기 제어 수단으로부터 전송된 제 1, 제 2 동기 신호 및 선택 신호에 따라 기준 전송용 동기 신호를 생성하여 다시 상기 제어 수단으로 출력하기 위한 상기 클럭 동기 수단을 포함하여 이루어진 것을 특징으로 한다.
상술한 목적, 특징들 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해 질 것이다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
도 1 은 본 발명에 따른 동기 제어 장치의 일실시예 구성도이다.
도 1 에 도시된 바와 같이, 본 발명에 따른 동기 제어 장치는, 제어부(120), E1/T1 전송부(110) 및 클럭 동기부(130)로 구성된다.
이하, 각 부분별 기능을 간단히 살펴보면 다음과 같다.
먼저, 상기 E1/T1 전송부(110)는 제어국의 마스터 클럭에 동기된 데이터를수신하고, 수신된 데이터로부터 클럭을 리커버리(recovery) 하여 Rsync 신호를 통해 내보내며, 만일 수신 데이터가 없을 때에는 Rsync 신호를 'H' 레벨로 출력한다. 또한, 제어부(120)로부터 수신한 TCLK, 즉 전송 기준 클럭에 동기된 데이터를 라인을 통해 제어국으로 송신한다.
도 1 에서는, 상기 E1/T1 전송부(110)를 8개로 예시했으며, 이 경우에는 8개 각각에 별도의 신호가 존재하게 된다.
다음, 클럭 동기부(130)는 제어부(120)에서 선택된 두개의 독립적인 클럭 소스에 의한 PRI와 SEC 신호를 통해 클럭이 입력되고, 이 신호들의 선택은 SEL 신호에 의해 결정된다. 그리고 이들 신호를 이용하여 PLL(phase-locked loop)을 통과시키고 지터를 제거한 후, 기준 전송용 E1(ckE1)과 T1(ckT1)용 클럭의 동기화를 제공하여 제어부(120)로 입력되도록 한다.
이때, PRI와 SEC 신호가 모두 fail 이면, 외부 입력 클럭을 기준 클럭으로 제공할 수 있도록 하기 위하여 외부 클럭을 입력받을 수 있다.
제어부(120)에 대한 설명은, 다음 도 2 의 설명을 통해 하기로 한다.
도 2 는 본 발명에 따른 동기 제어 장치의 일실시예 상세 구성도이다.
도 2 에 도시된 바와 같이, 본 발명에 따른 동기 제어 장치의 제어부(도 1 의 120)는, 상기 각 E1/T1 전송부(도 1 의 110)에서 리커버리 된 클럭(Rsync)을 각각 입력받아 MUX1,2(210,220)와 레벨 체크부(240,260)를 통해, 상기 클럭 동기부(도 1 의 130)에 PRI와 SEC 클럭을 전송하고, 상기 클럭 동기부(130)에서 동기된 전송용 클럭(ckE1, ckT1)을 입력받아, MUX3(280)를 통해, 전송용 클럭인 TCLK를 상기E1/T1 전송부(110)에 전달하여 전송용 기준 클럭으로 사용하도록 하는 기능을 수행한다.
즉, 상기 각 E1/T1 전송부(도 1 의 110)로부터 입력된 Rsync[1...8] 신호는, MUX1(210)과 MUX2(220)를 통해, 이 신호들 중 각 1개가 선택 및 제어부(250)의 선택신호에 의해 선택되면 각각 레벨 체크부(240,260)로 전달되어 전송된다.
그리고 상기 레벨 체크부(240,260)에서는, 각 신호가 없을 때 Rsync 신호가 H가 되는 점을 이용하여, 딜레이(delay)부(230,270)에서 입력된 일정시간 동안 H가 유지되면 신호없음(fail)으로 감지하여 선택 및 제어부(250)로 신호를 보내게 되고, 그러면 상기 선택 및 제어부(250)에서는 SEL 신호를 상기 클럭 동기부(도 1 의 130)로 전송하여 PRI 또는 SEC가 fail임을 알리게 된다.
또한, 상기 선택 및 제어부(250)는 입력된 8개의 Rsync 신호 중 다른 신호를 선택하도록 MUX1,2(210,220)를 제어하는 기능도 수행한다.
그리고 MUX3(280)는, 상기 선택 및 제어부(250)의 신호에 의해 ckE1 또는 ckT1을 선택하여, 최종 전송 클럭인 TCLK를 결정한다.
도 3 은 본 발명에 따른 동기 제어 장치의 상태 천이 설명도이다.
리셋(RESET) 후 S0, 즉 normal 상태에서 PRI 클럭을 사용하다가, PRI가 신호 없음(fail)이면 S1 상태로 되고, 다시 SEC도 fail이면 S3, 홀드오버(Holdover) 모드로 옮겨가게 되는데, 이 경우에는 짧은 기간 동안 클럭 동기부에서 동기 클럭을 제공하게 된다.
내부 동기 모드(S4)는, 입력되는 외부 클럭을 사용하는 것으로 소프트웨어적으로 제어된다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
상기한 바와 같은 본 발명은, 여러개의 전송 라인을 통해 전송된 각 라인에서 리커버리 된 클럭을 기준 클럭으로 사용하더라도, 각 라인에서 리커버리 클럭을 2개의 MUX를 통해 선택하여 사용할 수 있도록 함으로써, 라인 fail 시 보다 융통성있게 대응할 수 있고, 클럭 미스 매치(miss match)가 발생하는 것을 최소화 할 수 있어, 데이터 전송의 품질을 향상시킨 것은 물론, 운용 유지 및 기술적인 측면에서 신뢰성있는 데이터 전송을 가능하게 할 수 있는 효과가 있다.

Claims (4)

  1. 동기 제어 시스템에 적용되는 동기 제어 장치에 있어서,
    제어국의 마스터(Master) 클럭에 동기된 데이터를 수신하고, 상기 수신된 데이터로부터 클럭을 리커버리(recovery) 하여, 상기 다수의 리커버리된 동기 신호를 제어 수단으로 출력하며, 다시 상기 제어 수단에서 생성된 전송 기준 클럭에 동기된 데이터를 입력받아 상기 제어국으로 전달하기 위한 다수의 전송 수단;
    상기 다수의 전송 수단으로부터 입력된, 다수의 리커버리된 동기 신호에 따라 제 1, 제 2 동기 신호 및 선택 신호를 생성하여 클럭 동기 수단에 전송하고, 다시 상기 클럭 동기 수단으로부터 입력받은 기준 전송용 동기 신호에 따라 전송 기준 클럭을 결정하여 상기 다수의 전송 수단으로 출력하기 위한 상기 제어 수단; 및
    상기 제어 수단으로부터 전송된 제 1, 제 2 동기 신호 및 선택 신호에 따라 기준 전송용 동기 신호를 생성하여 다시 상기 제어 수단으로 출력하기 위한 상기 클럭 동기 수단
    을 포함하는 동기 제어 장치.
  2. 제 1 항에 있어서,
    상기 다수의 전송 수단은,
    상기 제어국의 마스터(Master) 클럭에 동기된 수신 데이터가 없을 경우에는,상기 제어 수단에 하이(H) 레벨의 리커버리된 동기 신호를 출력하는 것을 특징으로 하는 동기 제어 장치.
  3. 제 1 항에 있어서,
    상기 제어 수단은,
    상기 다수의 전송 수단으로부터 입력된, 다수의 리커버리된 동기 신호에 따라 제 1 및 제 2 동기 신호를 선택하여 결정하기 위한 제 1 및 제 2 신호 선택 수단;
    상기 제 1 및 제 2 신호 선택 수단에 의해 결정된 신호의 레벨을 체크하여 선택 및 제어 수단에 전달하고, 상기 결정된 신호를 상기 클럭 동기 수단에 전송하기 위한 제 1 및 제 2 레벨 체크 수단;
    상기 제 1 및 제 2 레벨 체크 수단에서 체크된 레벨이 일정 시간 이상 하이(H) 레벨을 유지할 경우, 신호 없음(fail) 판정을 내려 상기 제 1 및 제 2 레벨 체크 수단에 전달하기 위한 제 1 및 제 2 딜레이 수단;
    상기 클럭 동기 수단으로부터 입력받은 기준 전송용 동기 신호에 따라 전송 기준 클럭을 결정하여 상기 다수의 전송 수단으로 출력하기 위한 제 3 신호 선택 수단; 및
    상기 제 1 및 제 2 레벨 체크 수단으로부터 상기 제 1 및 제 2 신호 선택 수단에 의해 결정된 신호의 레벨 정보를 전달받고, 상기 제 1, 제 2 및 제 3 신호 선택 수단의 제어 신호를 생성하며, 상기 제 1 및 제 2 동기 신호에 대한 선택 신호를 생성하여 상기 클럭 동기 수단에 출력하기 위한 상기 선택 및 제어 수단
    을 포함하는 것을 특징으로 하는 동기 제어 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 클럭 동기 수단은,
    상기 제어 수단에 의해 입력된 제 1 및 제 2 동기 신호가 모두 신호 없음(fail)일 경우에는, 외부 클럭을 입력받아 기준 클럭으로 제공하는 것을 특징으로 하는 동기 제어 장치.
KR1020010023846A 2001-05-02 2001-05-02 동기 제어 장치 KR20020084860A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010023846A KR20020084860A (ko) 2001-05-02 2001-05-02 동기 제어 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010023846A KR20020084860A (ko) 2001-05-02 2001-05-02 동기 제어 장치

Publications (1)

Publication Number Publication Date
KR20020084860A true KR20020084860A (ko) 2002-11-13

Family

ID=27703395

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010023846A KR20020084860A (ko) 2001-05-02 2001-05-02 동기 제어 장치

Country Status (1)

Country Link
KR (1) KR20020084860A (ko)

Similar Documents

Publication Publication Date Title
JPH0575594A (ja) パラレルビツト同期方式
KR20020084860A (ko) 동기 제어 장치
KR100321003B1 (ko) 디지털 트렁크를 이용한 시각 동기 신호 분배장치
US5003560A (en) Receiving counter phase synchronization circuit of the synchronous transmission system
KR100532290B1 (ko) 이동통신 시스템에서 기지국의 동기 장치 및 방법
JP4423402B2 (ja) 冗長構成を有する伝送装置
JP3070546B2 (ja) 警報転送回路
JP2010219850A (ja) 伝送通信装置の同期タイミングソース切り替え方法
KR100439148B1 (ko) 다중 시스템의 프레임 동기신호 출력 장치 및 방법
KR100201410B1 (ko) 디지탈 키세트의 데이타 송수신 장치
KR100322344B1 (ko) 에이디에스엘의 디에스엘에이엠 동기 클럭 절체회로
JP2713009B2 (ja) 遅延時間差吸収装置
KR100454830B1 (ko) 무선가입자망 시스템에서 프레임 펄스 제공장치
JP2538682B2 (ja) 基準クロック源自動切替え方式
KR100221307B1 (ko) 동기식 전송모드의 외부 e1 데이터 발생장치
JP2000049841A (ja) 通信システム
JP2839832B2 (ja) ディジタルデータ通信システム
JPH05199212A (ja) クロック切替方式
JP2003152745A (ja) データ伝送システム、送信装置及び受信装置
KR960009775A (ko) 국설교환기의 기준클럭선택 장치 및 그 제어방법
JPH03253129A (ja) 同期クロックの障害情報の伝達方式
JP2006041718A (ja) 送端切替方法およびセット予備端局装置
JPH11177543A (ja) シリアル通信装置及びシリアル通信方法
KR19990074604A (ko) 광전송장치에서 수신데이터 처리장치
JPH01114230A (ja) シリアルデータ伝送方式

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination