KR20020076147A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20020076147A
KR20020076147A KR1020020016057A KR20020016057A KR20020076147A KR 20020076147 A KR20020076147 A KR 20020076147A KR 1020020016057 A KR1020020016057 A KR 1020020016057A KR 20020016057 A KR20020016057 A KR 20020016057A KR 20020076147 A KR20020076147 A KR 20020076147A
Authority
KR
South Korea
Prior art keywords
gas
ruthenium
film
partial pressure
semiconductor device
Prior art date
Application number
KR1020020016057A
Other languages
English (en)
Inventor
시마모또야스히로
히라따니마사히꼬
마쯔이유이찌
나바따메도시히데
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20020076147A publication Critical patent/KR20020076147A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/409—Oxides of the type ABO3 with A representing alkali, alkaline earth metal or lead and B representing a refractory metal, nickel, scandium or a lanthanide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 피복성이 뛰어난 루테늄을 양산성 좋게 형성하는 반도체 장치의 제조 방법을 제공하기 위한 것이다.
반도체 장치의 고 유전체 캐패시터의 하부 전극 및 상부 전극을 유기 루테늄 화합물을 원료로 하는 화학적 기상 성장법에 의해 형성함에 있어서, 이 화학적 기상 성장법을, 유기 루테늄 화합물과, 산화성 기체와, Ar 등의 루테늄 표면 상에 흡착하기 힘든 기체 또는 에틸렌 등의 루테늄 표면 상에 흡착하기 쉬운 기체를 이용하여 행하도록 한 반도체 장치의 제조 방법이다.

Description

반도체 장치의 제조 방법 {A METHOD OF MAKING SEMICONDUCTOR DEVICE}
본 발명은, 고유전체 캐패시터를 갖는 반도체 장치의 제조 방법에 관한 것이다.
다이나믹 랜덤 액세스 메모리 (DRAM) 등의 반도체 장치는, 셀 면적의 축소에 의해 고집적화가 실현된다. 이는, 캐패시터부의 점유 면적이 필연적으로 감소하는 것을 의미한다. 그럼에도 불구하고, 소프트 에러를 방지하기 위해서는, 메모리 판독에 필요한 일정의 축적 전하량을 확보하지 않으면 아니 된다. 즉, 반도체 장치의 고집적화를 위해서는, 단위 면적당의 축적 전하량을 증가시키는 수단이 필요하게 된다. 그 수단의 하나로서 비유전율이 큰 산화물 유전체를 캐패시터 절연막에 적용하는 것을 들 수 있다. 현재, 캐패시터 절연막으로서 종래의 메모리에 사용되고 있는 SiO2막 (비유전율: 3.8)이나 Si3N4막 (비유전율: 7∼8) 대신에, Ta2O5막 (비유전율: 20 이상)이 적용되고 있다. 금후, 더욱 축적 전하량을 증가시키기 위하여, 캐패시터 절연막으로서, 100 이상의 비유전율을 갖는 산화물 유전체, 예를 들어, 티탄산 스트론튬 (SrTiO3: 이하, STO라고 함), 티탄산 바륨 스트론튬 [(Ba, Sr)TiO3: 이하, BST라 함], 티탄산 지르콘산 아연 [Pb(Zr, Ti)3: 이하, PZT라 함], 비스마스계 층형 강유전체 등의 채용도 현재 검토되고 있다. 그러나, Ta2O5막을 포함하여 이들의 산화물 유전체는, 그 전기적 특성의 향상을 위해, 적어도 300℃에서 700℃의 고온, 또한, 산화성 분위기에서의 막 형성이나 후 열처리가 필요하다.그 때, 분위기 중의 산소에 의해 하부 전극이 산화되면, 캐패시터 절연막보다도 유전율이 낮은 절연막이 형성되어, 캐패시터 용량의 실질적인 저하를 초래한다고 하는 문제가 있다.
그래서, 하부 전극 재료로서, 고온, 그리고, 산화성의 분위기에 대하여 비교적 안정적인 백금 (Pt)이나, 산화물이 형성되어도 도전성을 유지하는 루테늄 (Ru)이나 이리듐 (Ir)이 유력한 후보로서 검토되고 있다. 이 가운데에서도, 특히 미세 가공성이 뛰어난 Ru은 산화물 유전체의 하부 전극으로서 가장 바람직한 재료이다. 더욱이, Ru 전극은 일 함수가 크고, 캐패시터 절연막과 전극의 계면의 쇼트키 배리어의 높이에 기인하는 누설 전류를 억제할 수 있기 때문에, 상부 전극으로서도 유망한 재료이다. 그러나, 기가비트 스케일의 메모리에 상기 Ru 전극과 산화물 유전체로 구성되는 캐패시터를 적용하여도, 캐패시터가 점유할 수 있는 면적이 작기 때문에, 판독에 필요한 축적 전하량을 확보하지 못할 가능성이 있다. 그래서, 실질적인 캐패시터 면적의 증대를 위해서, 캐패시터를 입체화할 필요성이 생긴다. 즉, 하부 전극의 Ru을 입체 구조로 가공하여, 그 후 캐패시터 절연막인 산화물 유전체를 형성하는 공정이나, 미리 입체적으로 가공된 구조 상에 상기의 하부 전극을 피복시키고, 그 후 산화물 유전체를 형성하는 공정이나, 산화물 유전체 상에 상부 전극의 Ru을 형성하는 공정이 필요하다. 따라서, 화학적 기상 성장법에 의한 Ru 전극의 형성이 필수이다.
또한, 유기 루테늄 화합물을 전구체로 하는 화학적 기상 성장법에 의한 Ru 막의 형성 방법에 대해서는, 응용 물리 일본 저널 제38권 (1999) 2194면 [JapaneseJournal Of Applied Physics, 38 (1999), p2194]에 기재되어 있다. 이 방법은 시클로펜타제닐계 재료인 비스 (시클로펜타제닐) 루테늄 [Ru(C5H5)2]을 원료로 사용하여 Ru 막을 형성하는 기술이다.
입체 구조의 하부 전극과 상부 전극의 형성 방법으로서, 미세 가공이 용이한 실리콘 산화막 중에 그 표면으로부터 심공(深孔: 깊은 구멍)을 가공하고, 그 후, 화학적 기상 성장법에 의해 Ru 전극을 피착하여 입체 구조를 형성하는 때의 문제에 대하여, 도 11을 이용하여 설명한다.
이 도면은 모두 단면을 나타낸다. 또한, 각 부분의 재질은 일례로서 표시한 것이다. 우선, 질화 티탄으로 이루어지는 플러그(1)와 SiO2로 이루어지는 플러그부 층간 절연막(2) 상에, 막 두께 700 nm의 SiO2로 이루어지는 캐패시터부 층간 절연막(3)을 피착한다. 그 후, 주지의 포토 리소그래피 기법과 드라이 에칭 기법을 이용하여, 캐패시터부 층간 절연막(3)을 개구부가 원통형, 타원통형 또는 구형으로 되도록 깊은 구멍을 플러그부 층간 절연막(2)의 표면까지 형성한다. 기가비트 스케일의 메모리에서는, 개구부의 직경은 130nm 이하이다. 이 때, 1 비트 당 30fF 이상의 캐패시터 용량을 확보하기 위해서는, SiO2환산 막 두께가 0.4nm인 BST를 용량 절연막에 이용한 경우에도, 캐패시터부 층간 절연막(3)의 막 두께 (깊은 구멍의 깊이)는 700nm 이상 필요하고, 깊은 구멍의 애스팩트 비 (깊은 구멍의 깊이와 개구부의 직경의 비)는 5 이상이다. 또한, SiO2환산 막 두께가 0.8nm인 Ta2O5를 용량 절연막에 이용한 경우, 캐패시터부 층간 절연막(3)의 막 두께 (깊은 구멍의 깊이)는 1500nm 이상 (애스팩트 비는 11 이상)에 달한다. 이 깊은 구멍 내에 막 두께가 20nm인 하부 루테늄 전극(10)을 화학적 기상 성장법에 의해 피착한다 [도 11(a)].
여기서, 상기 종래의 유기 루테늄 화합물을 전구체로 하는 화학적 기상 성장법의 문제를 든다. 이 보고에서는, 비스 (시클로펜타제닐) 루테늄 [Ru(C5H5)2]을 원료로 사용하여, 0.07 Torr의 산소 분압에서, 250℃ 이하의 성막 온도로 2.48 eV의 활성화 에너지를 갖는 표면 반응에 의해 율속되는 반응이 진행되고, 그리고, 250℃ 이상의 온도에서 원료 공급 율속 반응으로 이행하여, 성막 속도는 약 23nm/min으로 일정하게 되는 것으로 하고 있다. 피복성은 높고, 230℃의 성막 온도에서, 직경 130nm이고 애스팩트 비 4인 깊은 구멍 중에 거의 100%의 피복율의 Ru 막을 형성하는 것이 가능하다. 그러나, 230℃의 온도에서 성막 속도는 약 2.8nm이기 때문에, 예를 들어, 20nm의 박막을 형성하기 위해서 7분의 시간이 걸린다. 따라서, 웨이퍼의 수율이 저하되고, 양산에 적합하지 않다. 또한, 기가비트 클래스의 DRAM의 캐패시터에 응용하기 위해서는, 용량 절연막에 BST를 이용한 경우에도, 상부 전극의 루테늄 막을 애스팩트 비가 12 이상인 깊은 구멍 내에 피복성 좋게 형성할 필요가 있다.
도 11에 도시한 방법의 Ru 막의 형성 후의 프로세스는 이하와 같다. 인접한캐패시터 사이를 전기적으로 분리하기 위해서, 캐패시터부 층간 절연막(3)의 상면에 피착한 하부 전극을 스퍼터 에칭에 의해 제거하면, 입체 구조를 갖는 하부 전극을 형성할 수 있다 [도 11(b)]. 그 후, 산화물 유전체(6)를 화학적 기상 성장법에 의해 피착한다. BST를 이용하는 경우 20nm의 두께로 피착한다. 또한, Ta2O5를 이용하는 경우 10nm의 두께로 피착한다. 그 후, Ru로 이루어지는 상부 전극(7)을 화학적 기상 성장법에 의해 피착하여 캐패시터부가 완성된다 [도 11(c)]. 이 때, 루테늄 상부 전극은, 직경이 60nm 이하이고, 깊이가 700nm 이상의 깊은 구멍 내 (애스팩트 비 12 이상)에 피복성 좋게 피착하지 않으면 아니 된다. 또, 피복율이라고 하는 것은, 오목부 주위의 표면 상의 피착 막 두께를 a, 오목부 하부 부근의 측벽의 피착 막 두께 (가장 얇은 부분의 막 두께)를 b로 한 때, b/a를 말한다.
이상을 정리하면, 유기 루테늄 화합물의 화학적 기상 성장법은, 적어도 애스팩트 비가 12 이상의 깊은 구멍 표면에 피복성 좋게 형성 가능한 표면 반응 조건인 것이 필요하다. 그리고, 양산성의 관점으로부터, 성막 속도가 크고 (반응 확률이 높고), 인큐베이션 시간이 없는 반응인 것이 요구된다.
본 발명의 목적은, 피복성이 뛰어난 루테늄 막을 양산성 좋게 형성하는 반도체 장치의 제조 방법을 제공하는 것에 있다.
도 1은 본 발명의 실시예 1을 설명하는 장치 구성도.
도 2는 본 발명의 실시예 2를 설명하는 장치 구성도.
도 3은 본 발명의 실시예 3의 제조 공정을 나타내는 반도체 장치의 단면도.
도 4는 본 발명의 실시예 4의 제조 공정을 나타내는 반도체 장치의 단면도.
도 5는 본 발명의 실시예 5의 제조 공정을 나타내는 반도체 장치의 단면도.
도 6은 Ru 성막 속도의 성막 온도 의존에 대하여, 산소 흡착 저해 기체와 하부 기판의 영향을 도시한 도면.
도 7은 Ru 막의 피복율과 성막 속도의 산소 분압과의 관계를 나타낸 도면.
도 8은 Ru 막의 피복율과 성막 속도의 산소 흡착 저해 기체의 분압과의 관계를 나타낸 도면.
도 9는 상부 전극 형성 후의 산화성 분위기의 열처리 온도와 캐패시터의 내 전압의 관계를 나타낸 도면.
도 10은 본 발명의 실시예 6을 설명하는 반도체 장치의 단면도.
도 11은 종래의 제조 방법을 나타내기 위한 반도체 장치의 단면도.
도 12는 본 발명의 실시예 7과 실시예 8을 설명하기 위한 장치 구성도.
도 13은 Ru(C5H4C2H5)2분해의 활성화 에너지가 변화하는 조건에 대하여, Ru 상에 흡착하기 힘든 기체의 분압과 산소 분압의 맵 상에 나타낸 도면.
도 14 Ru(C5H4C2H5)2분해의 활성화 에너지가 변화하는 조건에 대하여, Ru 상에 흡착하기 쉬운 기체의 분압과 산소 분압의 맵 상에 나타낸 도면.
〈도면 부호의 간단한 설명〉
1: 플러그
2: 플러그부 층간 절연막
3: 캐패시터부 층간 절연막
4: 하부 시드 층
5: (화학적 기상 성장법에 의한) 하부 루테늄 전극
6: 산화물 유전체 막
7: 상부 전극
8: 상부 시드 층
9: (화학적 기상 성장법에 의한) 상부 루테늄 전극
10: 하부 루테늄 전극
11: Si 기판
12: 소자 분리 (SiO2)
13: 확산층
14: 워드선 (poly-Si)
15: 워드선 (WSi2)
16: 제1 플러그 (poly-Si)
17: 배리어 층 (Si3N4)
18: 비트 선 (poly-Si)
19: 비트 선 (WSi2)
20: 제2 플러그 (poly-Si)
21: 배리어 (TiN)
22: 플러그부 층간 절연막 (SiO2)
23: 층간 절연막 (Si3N4)
24: 캐패시터부 층간 절연막 (SiO2)
25: 하부 Ru 시드 층
26: 하부 Ru 전극
27: 용량 절연막
28: 상부 Ru 시드 층
29: 상부 Ru 전극
30: 배선부 층간 절연막 (SiO2)
31: 제2 배선 층 (W)
상기 목적을 달성하기 위하여, 본 발명의 반도체 장치의 제조 방법은, 기판 상의 오목부를 갖는 표면에 루테늄 막을 형성하는 것으로, 이 루테늄 막을, 화학적기상 성장법에 의해, 유기 루테늄 화합물을 원료로 하여, 산소 및 기판 표면의 산소 흡착을 저해하는 산소 흡착 저해 기체를 존재시켜, 유기 루테늄 화합물의 표면 분해 반응을 제어하여 행하도록 한 것이다.
또, 상기 목적을 달성하기 위해서, 본 발명의 반도체 장치의 제조 방법은, 반도체 장치의 고 유전체 캐패시터의 하부 전극 및 상부 전극을 유기 루테늄 화합물을 원료로 하는 화학적 기상 성장법에 의해 형성하는 것이고, 이 화학적 기상 성장법을, 산소 및 기판 표면의 산소 흡착을 저해하는 산소 흡착 저해 기체를 존재시켜, 유기 루테늄 화합물의 표면 분해 반응을 제어하여 행하도록 한 것이다.
어느 경우에도, 산소 흡착 저해 기체는, 실온에서 액체의 상태로, 유기 루테늄 화합물을 적어도 0.001 mol/l 용해하고, 또한, 끓는 점이 150℃ 이하인 것이 바람직하다. 예를 들어, 메탄올, 에탄올, 1-프로판올, 2-프로판올, 이소부틸알콜, 1-부탄올, 2-부탄올, 제틸에테르, 지이소프로플에테르, 테트라히드로프란, 테트로히드로피란, 1, 4-지오키산, 아세톤, 메틸에틸케톤 및 톨루엔으로 이루어지는 군에서 선택된 적어도 한 종류의 화합물을 이용하는 것이 바람직하다.
또한, 화학적 기상 성장법을 행하기 전에, 미리, 루테늄, 백금, 이리듐, 로듐, 오스뮴, 팔라듐, 코발트, 철 및 이들의 합금으로 이루어지는 군에서 선택된 적어도 한 종류의 금속으로 이루어지는 시드 층을 형성하여 두는 것이 바람직하다.
상기와 같은 방법에 의해, 오목부 내면의 표면 산소 흡착 밀도를 제어하는 것이 가능하다. 이하, 유기 루테늄 화합물로서 Ru(EtCp)2[비스 (에틸시클로펜타제닐) 루테늄: Ru(C2H5C5H4)2]를, 산소 흡착 저해 기체로서 테트라히드로프란 (THF)을 도입하는 경우를 예로 들어 설명한다.
Ru(EtCp)2는, 가열, 기화하여 공급하는 방식 (액체 버블링 기법)을 이용한다. THF는, 80℃ 이상의 온도에서 가열하고, 기화하는 것에 의해 반응실 내에 도입한다. 여기서, 각 기체의 분압은, 성막실 내에 존재하는 유기 루테늄 화합물과 산화성 기체를 불활성 가스와 산소 흡착 저해 기체로 이루어지는 혼합 기체에 있어서, 공급되는 각각의 기체의 몰 분율에 전 압력을 곱한 값으로 정의한다.
성막 속도의 성막 온도 의존을 도 6에 도시한다. THF 가스를 도입하지 않는 경우와 2.8 Torr의 THF 가스 분압의 경우에, SiO2상과 Ru 상에 성막한 결과를 각각 도시한다. 산소 분압은 0.24 Torr이다. 미리 오목부 내에 Ru 층을 형성하기 위해서, 원격 스퍼터링 기법 (LTS 기법, Long Throw Sputtering 기법)을 이용하였다. 300℃의 성막 온도에서 평탄 표면 상에 50nm의 막 두께를 피착하면, 오목부 내 측면에는 대략 1nm∼2nm의 두께의 Ru 시드 층을 형성할 수 있다. 여기서, 오목부의 사이즈는 직경이 130nm, 깊이가 800nm (애스팩트 비 6.1)이다.
THF 가스를 도입하지 않는 경우, 하부 기판에 관계 없이, 300℃ 이하의 성막 온도에서 0.37 eV의 활성화 에너지를 갖는 표면 반응 율속 과정으로 된다. 더욱이 이 표면 반응은, 후술하는 도 7의 설명으로부터 명확한 바와 같이, 표면 흡착 산소량에 의해 결정되는 반응이다. 또한, 300℃ 이상의 성막 온도에서 원료 공급량에 의해 율속되는 반응 과정으로 된다. 피복성은, 표면 흡착 산소량에 의해 율속되는반응 과정에서 비교적 좋지만, 230℃의 성막 온도에서 약 40%의 피복율에 머문다. 또한, 이 반응 과정에서는 Ru 막의 형성이 시작되기까지 일정한 인큐베이션 시간이 존재하는 것을 알았다. 단, Ru 상의 경우, SiO2상과 비교하여 인큐베이션 시간은 짧다. 230℃의 성막 온도에서, SiO2상에서 5분의 인큐베이션 시간이 존재하지만, Ru 상에서는 거의 0이다. 이는, Ru의 표면 상의 경우 단 시간 내에 산소를 흡착하기 때문이라고 생각된다.
한편, 2.8 Torr의 THF 가스 분압 하에서는, SiO2상과 Ru 상에서 성막 반응이 크게 다르다. SiO2상에서는, 0.37 eV의 활성화 에너지를 갖는 산화성 분해 반응에 의해 Ru 막은 성막되지만, THF 가스를 도입하지 않은 경우와 비교하여 고온 영역으로 약 130℃ 이동하고 있는 것을 알았다. 이것은, 저온 영역에서 THF 가스의 존재가 산소 흡착을 방해하고 있는 것을 나타내고 있다. 인큐베이션 시간은, THF 가스를 도입하지 않은 때와 마찬가지로 존재하고, 피복율은 20%이하이다. 그러나, Ru 상의 경우, SiO2상과 달리, 200℃ 이상의 성막 온도에서 성막 속도가 거의 일정하게 유지된다. 또, 인큐베이션 시간도 존재시키지 않고 상술한 오목부 내에서 거의 100%의 피복율을 실현할 수 있는 것을 발견했다.
이상의 반응 과정을 상세하게 보기 위하여, THF 가스 분압을 2.8 Torr로 고정하고, 산소 분압을 변화시켰다. 성막 속도와 피복율의 산소 분압 의존을 도 7(a), (b)에 각각 나타낸다. 성막 온도는 300℃이다. 성막 시간은 2분이다. 도7(a), (b) 모두 0.4 Torr의 산소 분압을 경계로 하여 저 산소 분압 하와 고 산소 분압 하에서 동작이 상이하다. Ru 상의 성막 속도는, 저 산소 분압 하에서, 0.07 Torr 부근에서부터 직선적으로 증가하고, 고 산소 분압 하에서 거의 일정치로 되는 것을 알았다. 또, 피복율은, 저 산소 분압 하에서 단조로 감소하고, 고 산소 분압 하에서 거의 50%로 수렴한다. 도 7(b)에는, SiO2상의 성막 속도도 나타냈지만, 0.4 Torr 이상의 산소 분압에서 성막 속도가 급격히 증가한다. 0.4 Torr 이하의 산소 분압에서는 인큐베이션 시간이 2분 이상이므로, 성막 속도는 0이다.
Ru 상의 성막 기구는, 0.4 Torr 부근의 산소 분압을 경계로, 저 산소 분압 영역과 고 산소 분압 영역으로 나누어 생각하는 것이 가능하다. 저 산소 분압 하의 반응은, 부착 확률이 산소 분압에 비례하여 증가하므로, 산소 공급에 의해 율속되는 과정에 있다. 이 율속 영역에서 피복성이 좋은 것은, 흡착 산소량에 의존한 표면 반응이고, 오목부 내부까지 유기 루테늄 화합물과 산소가 확산하여, 기판 표면과 차이가 없는 일정한 산소 흡착 밀도가 유지되기 때문이다. 한편, 고 산소 분압 하의 반응은, 성막 속도가 산소 분압에 의존하지 않고 일정하며, 게다가 도 7(a)에 나타낸 바와 같이, 성막 속도가 포화된 온도 영역이므로, 원료 공급 율속 과정에 있다. 피복성이 나쁜 것은, 기판 평면부에서 원료 가스가 포획되어, 오목부 내부로의 원료 가스의 공급이 제한되기 때문이라고 생각된다.
여기서, THF 가스 분압이 피복율에 미치는 영향을 평가하였다. 피복율과 성막 속도의 THF 가스 분압 의존을 도 8에 도시한다. 산소 분압을 0.11 Torr로 고정하였다. 오목부의 애스팩트 비를 바꾼 3 종류의 기판을 준비하였다. 또한, 오목부 내면에 원격 스퍼터링 기법에 의해 두께가 1nm∼2nm인 Ru 시드 층을 피착하였다. 가장 애스팩트 비가 큰 오목부의 사이즈는, 직경이 130nm, 깊이가 2000nm (애스팩트 비 15.4)이다. 1.0 Torr 이하의 THF 가스 분압의 경우는, 피복율과 성막 속도는 THF 가스 분압에 의존하지 않고, 종래의 산소 흡착 저해 기체 (THF)가 없는 형성 방법의 경우와 차이가 없다. 그러나, 1.0 Torr 이상의 THF 가스 분압에서 피복율은 증가하고, 2.9 Torr의 THF 가스 분압에서 거의 100%의 피복율 (애스팩트 비 15.4)을 실현한다. 애스팩트 비가 작은 오목부의 경우, 100%의 피복율을 실현하는 THF 가스 분압은 1.5 Torr로 저하한다. 한편, 성막 속도는, THF 가스 분압의 증가와 함께 감소한다. 이상으로부터, THF 가스 분압이, 산소 흡착 밀도와 오목부 내의 산소의 밀도 분포를 제어하고 있다고 생각된다. THF 가스 분압이 작은 때는, 공급 산소의 대부분은 구멍 패턴 상의 평탄부 또는 오목부 내 상부에 흡착하고, 오목부 내부까지 도달하지 않는다고 생각된다. 그리고, 흡착 산소량에 의해 율속된 유기 루테늄 화합물의 산화 분해 반응이 진행하기 때문에, 오목부의 저부의 피복성이 나쁘게 된다고 생각된다. 한편, THF 가스 분압이 큰 때는, THF 가스가 Ru 시드 층 표면에 충분히 흡착하여, 산소의 흡착을 저해하기 때문에, 산소가 오목부 저부까지 확산하여, 일정한 낮은 산소 흡착 밀도를 실현한다고 생각된다. 따라서, 오목부 저부까지 피복성이 좋다고 생각된다. 또, 산소 흡착 밀도는 THF 가스 분압의 증가와 함께 감소하기 때문에, 도 8(b)에 도시된 바와 같이 성막 속도도 감소한다고 생각된다.
이상의 도 6, 도 7, 도 8의 결과로부터, THF의 도입에 의해 기판 표면의 산소 흡착 상태를 제어하고, 인큐베이션 시간 없이 높은 성막 속도로 피막성이 좋은 Ru 막을 형성할 수 있는 것을 알 수 있다. 또, 산소 흡착 밀도에 의해 율속된 원료의 분해 반응이므로, 원료 공급량을 최적화할 수 있는 것을 알았다. 본 발명은, 종래의 방법과 비교하여, 성막 시간을 큰 폭으로 단축하고, 또한, 원료의 소비 효율을 적절한 상태로 할 수 있기 때문에, 양산성을 높이고, 생산 비용을 낮추는 효과를 갖는다. 따라서, 기가 스케일의 DRAM의 캐패시터 전극의 형성 방법으로서 유효하다고 생각된다.
산소 흡착 저해 기체에 대하여, THF 이외에도 상기의 메탄올, 에탄올, 1-프로판올, 2-프로판올, 이소부틸알콜, 1-부탄올, 2-부탄올, 제틸에테르, 지이소프로플에테르, 테트라히드로피란, 1, 4-지오키산, 아세톤, 메틸에틸케톤 및 톨루엔으로 이루어지는 군으로부터 선택된 적어도 한 종류의 화합물을 이용하여 마찬가지의 효과를 얻을 수 있는 것을 확인했다.
유기 루테늄 화합물을 THF 등의 상기의 액체로 희석하여 한 개의 용액으로 하고, 이를 가열 기화하여 공급하는 것에 의해, 유기 루테늄 화합물과 산소 흡착 저해 기체의 양방을 동시에 공급 가능하다. 희석 용액의 공급량을 제어하고, 또한 별개의 계통으로 산소 흡착 저해 기체를 도입하는 것에 의해, 성막실 내의 산소 분압과 이들의 액체의 가스 분압을 전에 나타낸 최적 조건으로 조정 가능하다. 예를 들어, 미리 유기 루테늄 화합물인 Ru(EtCp)2를 THF 용매로 희석한 액체 원료를 준비하여 150℃의 항온실에서 기화하여 공급한다. 성막실 내의 산소 분압을 0.1 Torr로, THF 가스 분압을 3.0 Torr로 조정하는 것에 의해, 상기와 마찬가지로 높은 피복율을 갖는 반응 조건을 실현할 수 있다.
유기 루테늄 화합물로서 비스 (에틸시클로펜타제닐) 루테늄 [Ru(C2H5C5H4)2] 뿐만 아니고, 같은 시클로펜타제닐계 재료인 비스 (시클로펜타제닐) 루테늄 [Ru(C5H5)2], 비스 (메틸시클로펜타제닐) 루테늄 [Ru(CH3C5H4)2]과 β-지케톤계의 트리 (지피바로일메타나트) 루테늄 [Ru(C11H19O2)3] 등을 이용하는 것이 가능하다. 화학적 기상 성장 메커니즘은 비스 (에틸시클로펜타제닐) 루테늄 [Ru(C2H5C5H4)2]과 마찬가지이다. 이들의 유기 루테늄 화합물은, 산소 흡착 저해 기체를 도입하는 것에 의해, 최적인 기판 온도, 산소 분압을 제어하는 것이 가능하다. 각각의 유기 루테늄 화합물에 대하여, 최적으로 되는 기판 온도와 산소 분압, 산소 흡착 저해 기체의 분압을 표 1에 정리해서 나타낸다. 표 1에 나타낸 유기 루테늄 화합물 이외에도, 표면 흡착 산소에 의해 분해하는 유기 귀금속 화합물이면, 상기 형성 방법이 유효하다.
화합물 비스 (시클로펜타제닐) 루테늄 비스 (메틸시클로펜타제닐) 루테늄 비스 (에틸시클로펜타제닐) 루테늄 트리 (지피바로일메타나트) 루테늄
산소 분압 (Torr) 0.01 - 1.0 0.01 - 1.0 0.01 - 1.0 0.001 - 1.0
산소 흡착 저해 기체의 분압 (Torr) > 1.0 > 1.0 > 1.0 > 1.0
성막 온도℃ 200 - 450 200 - 450 200 - 450 150 - 450
이어서, 피복성이 좋은 루테늄 막을 형성하기 위하여, Ru 표면에 흡착하기 힘든 기체를 공급하는 방법에 대하여 설명한다. 상기에서 나타낸 바와 같이 피복성 좋게 루테늄 막을 피착하기 위해서는, 성장 표면 상 (Ru 표면)의 산화성 기체의 흡착 밀도를 일정하게 하는 것과, 그 흡착 밀도를 낮게 억제하는 것의 양방이 필요하다. 원료로서 유기 루테늄 화합물인 Ru(C5H4C2H5)2[Ru(EtCp)2], 산화성 기체로 O2를 이용한 경우를 예로 든다. 원료의 공급은 액체 버블링 기법에 의해 행하였다. 미리 Ru 시드 층을 스퍼터링 기법에 의해 20nm 형성한 후에 성막을 행하고 있다. 시드 층의 형성에 의해 성장핵의 생성에 필요한 인큐베이션 시간을 단축할 수 있다. 또한, O2의 공급량과 캐리어 가스 이외에 공급하는 Ar의 공급량 및 성막실 내의 압력은, 소망의 O2분압과 Ar 분압이 얻어지도록 조정한다.
도 13은, Ru(EtCp)2의 분해 반응의 활성화 에너지를, O2분압과 Ar 분압의 맵 상에 나타낸 결과이다. 도 13으로부터, 약 1.4 eV의 활성화 에너지를 갖는 분해 기구로부터 약 0.4 eV의 활성화 에너지를 갖는 산화성 분해 기구로 이행하는 O2분압은, Ar 분압에 거의 의존하지 않는 것을 알았다. 또, O2분압이 작을수록 피복성이 높고, Ar 분압에 거의 의존하지 않는 것을 알았다. 피복율이 높은 영역 (애스팩트 비 15)은, 도 13의 사선으로 나타낸 영역이다. 예를 들어, 애스팩트 비가 15인 깊은 구멍 내에 Ru 막을 피복성 좋게 형성하기 위해서는, Ar 분압에 관계 없이, O2분압은 0.007 Torr 이하였다. 이로부터, 표면의 산소 흡착 밀도는, 주로 O2분압만으로 결정되고 있는 것으로 생각된다. 이상의 특징은, Ar 대신에 Ne, He, Xe로 대표되는 비활성 기체에서도 마찬가지였다. 또한, 질소 N2나 이산화 탄소 CO2의 경우, 도 13에 나타낸 바와 같이, 그 분압이 크게 되면, 활성화 에너지가 변화하는 O2분압이 고 산소 분압 측으로 이동하였다. 이 경우, 피복율이 높은 영역은 약간 고 산소 분압 (도 13의 횡선의 영역)으로 이동하고, 0.01 Torr 이하였다. 그러나, 후술하는 도 14의 예에 비하여, 그 변화는 작고, 이 경우도 표면의 산소 흡착 밀도는, 거의 O2분압으로 결정되고 있다고 생각하는 것이 가능하다.
이들 Ar, Ne, He, Xe, N2, CO2기체에 공통되는 성질은, O2에 비교하여 Ru 상에 흡착하기 힘든 점이다. 즉, Ru 상으로의 흡착열의 절대치가 O2에 비교하여 작은 것을 의미하고 있다. 이 때, Ru 표면 상에 있어서의 O2의 흡착 밀도는, 주로 O2분압에 의해 결정된다고 생각해도 된다. 배기량을 조정하는 것으로 성막실 내의 전 압력을 일정 (예를 들어 5 Torr)하게 조정하는 조건 하에서, Ru 상에 흡착하기 힘든 기체의 공급량을 증가시키는 것에 의해 O2분압을 감소시키는 방법은, 피복성을 증가시키는 수단으로 유효하다. 단, 도 13에 도시한 바와 같이, 높은 피복성을 실현하기 위해서는, 성막실 내의 O2분압을 0.01 Torr 이하의 매우 작은 값으로 제어하지 않으면 아니 된다. 그러므로, 웨이퍼 상에 산소 분압이 일정하게 분포하도록 샤워 헤드의 위치나 가스 공급량을 조정할 필요가 있었다. 그래도, 0.003 Torr 이하의 산소 분압에서는, Ru 막 두께의 웨이퍼 면 내 분포가 크게 되고, O2분압을 일정하게 제어하는 것이 곤란하였다.
이상에서는, CVD 원료로서 Ru(C5H4C2H5)2를 대표로 하여 설명하였지만, Ru(C5H4C2H5)2이외에도 Ru(OD)3나 실온에 고체인 Ru(CH3C5H4)2, Ru(C5H5)2, Ru(C11H19O2)3에 대하여 마찬가지의 효과를 확인하고 있다. 또한, 산소 분압을 감소시키기 위하여 도입하는 기체는, Ar, Ne, He, Xe, N2, CO2등, Ru 상에 흡착하기 힘든 기체가 유효하다. 다중 결합이 없고, 무극성 분자인 탄화 수소 화합물은, 마찬가지의 효과를 나타낸다. 또한, 이상에서는 CVD 원료의 분해를 위하여 O2를 이용하였지만, N2O, H2O, NO, O3등의 산화성 기체에서도 마찬가지의 효과를 확인하였다. 최적으로 되는 기판 온도는, 200℃에서 400℃의 범위였다.
이어서, 피복성이 좋은 루테늄 막을 형성하기 위하여, Ru 표면에 흡착하기 쉬운 기체를 공급하는 방법에 대하여 설명한다. 이하에서는, 원료로서 유기 루테늄 화합물인 Ru(EtCp)2를, 산화성 기체로 O2를, Ru 표면에 흡착하기 쉬운 기체로 THF를 이용하는 경우를 예로 들었다. 원료는, Ar을 캐리어 가스로 한 액체 버블링 기법에 의해 공급하였다. 미리 Ru 시드 층을 스퍼터링 기법에 의해 20nm 형성한 후에 성막을 행하였다. 시드 층의 형성에 의해 성장핵의 생성에 필요한 인큐베이션 시간을 단축할 수 있다. 또한, O2의 공급량과 THF 기체의 공급량과 캐리어 가스이외에 공급하는 Ar의 공급량은, 소망의 O2분압과 THF 분압이 얻어질 수 있도록 조정하였다. 또한, 성막실 내의 압력은 5 Torr가 되도록 배기량을 조정하고 있다.
도 14는, Ru(EtCp)2의 분해 반응의 활성화 에너지를, O2분압과 THF 분압의 맵 상에 표시한 것이다. 도 14로부터, 약 1.4 eV의 활성화 에너지를 갖는 분해 기구로부터 약 0.4 eV의 활성화 에너지를 갖는 산화성의 분해 기구로 이행하는 O2분압은, THF 분압이 클수록 크게 되는 것을 알 수 있다. 또, O2분압이 낮고, THF 분압이 높은 영역일수록, 피복율이 큰 것을 알았다. 피복률이 높은 영역 (애스팩트 비 15)은, 도 14의 사선으로 표시된 영역이다. 예를 들어, THF 액체의 공급량이 5 sccm, O2기체의 공급량이 50 sccm, 캐리어 가스를 포함한 Ar의 총 공급량을 900 sccm으로 제어하는 것에 의해, 애스팩트 비가 15인 깊은 구멍 내에 Ru 막을 피복성 좋게 형성하는 것이 가능하였다. 이 때, 성막실 내의 산소 분압은 0.11 Torr, THF 가스 분압은 2.95 Torr였다. 이는, 표면의 산소 흡착 밀도가, O2분압과 THF 분압의 양방으로부터 결정되는 것을 의미하고 있다. 그리고, THF 분압을 증가시키는 것에 의해 표면의 산소 흡착 밀도를 저감할 수 있는 것을 알았다. 이상의 특징은 THF 대신에 일산화 탄소 CO, 에틸렌 C2H4, 아세틸렌 C2H2를 공급한 경우도 마찬가지이다. 도 14에 도시한 바와 같이, 그 분압을 증가시키는 것으로 Ru 표면의 산소 흡착 밀도를 감소시키는 것이 가능하였다.
상기 도 14의 결과는, Ru 표면 상에서 혼합 기체의 흡착을 생각하는 것으로이해할 수 있다. THF, CO, C2H4, C2H2는 공통하여, Ru 표면 상의 흡착열의 절대치가 상기에서 든 불활성 기체 Ar, Ne, Ar, Xe, N2, CO2의 경우와 비교하여 큰 특징이 있다. 이는 Ru 상에 흡착하기 쉬운 것을 의미하고 있다. 일반적으로 혼합 기체 중에 있어서 금속 표면 상의 각 기체의 흡착 밀도는, 각 기체의 분압, 흡착열, 포화 흡착 밀도, 기판 온도, 표면의 거친 정도 등에 의해 결정된다. 즉, THF 등과 같이 Ru 표면 상에 흡착하기 쉬운 기체를 도입하고, 그 분압을 제어하는 것에 의해, Ru 상에 있어서의 산화성 기체와 그 밖의 기체의 흡착 밀도 비를 변화시키는 것이 가능하다. 이들의 Ru 상에 흡착하기 쉬운 기체를 도입하는 것에 의해, Ru 상의 O2의 흡착 밀도를 감소시키는 상기의 방법은, 피복성을 증가시키는 수단으로서 유효하다. 또한, 이들의 기체를 도입하는 것으로, 최적의 O2분압이 0.01 Torr 이상으로 설정할 수 있으므로, 웨이퍼 상의 O2분압 분포를 일정하게 제어하여, Ru 막 두께와 피복율의 웨이퍼 면 내 불균일성을 억제할 수 있다는 이점이 있다.
이상에서는, CVD 원료로서 Ru(C5H4C2H5)2를 대표로 하여 설명하였지만, Ru(C5H4C2H5)2이외에도 Ru(OD)3나 실온에서 고체인 Ru(CH3C5H4)2, Ru(C5H5)2, Ru(C11H19O2)3에 대하여 마찬가지의 효과를 확인하고 있다. 또한, Ru 상의 산소 흡착 밀도를 감소시키기 위하여 도입하는 기체는, THF, CO, C2H4, C2H2등, Ru 상에 흡착하기 쉬운 극성 분자나 다중 결합 구조를 갖는 기체가 마찬가지의 효과를 나타냈다. 이들은, 상온에서 액체이기는 하여도 끓는 점이 150℃ 이하이면, 기화하여 공급하는 것이 가능하다. 피복성이 높은 조건은, 도 14의 사선으로 나타낸 영역이었다. 또, Ru(C5H4C2H5)2분자 등 상기 유기 루테늄 화합물 자신도, Ru 표면 상에 흡착하기 쉬운 성질을 갖기 때문에, 그 공급량을 크게 하는 것에 의해, 흡착 산소량을 감소시켜, 피복율을 증가시키는 것이 가능하였다. 단, 피복성을 증가시키기 위해서는, 유기 루테늄 화합물의 공급량은 기체 환산으로 O2공급량의 1/5 이상 필요하다. 따라서, 소비되는 Ru 원료가 크게 되고, 비용이 높아지는 결점이 있다. 또한, 이상에서는, CVD 원료의 분해를 위해 O2를 이용하였지만, N2O, H2O, NO, O3등의 산화성 기체에서도 마찬가지의 효과를 확인하였다. 최적으로 된 기판 온도는, 사용한 유기 루테늄 화합물이나 산화성 기체나 그 밖의 기체에 의하지 않고, 200℃에서 400℃의 범위였다.
<발명의 실시의 형태>
(실시예 1)
이하에 고 유전체 캐패시터의 Ru 전극을 화학적 기상 성장법에 의해 형성하는 장치의 구성과 그 형성 방법을 설명한다.
도 1은 장치 구성을 나타내는 모식도이다. 원료 용기 내에는, 유기 루테늄 화합물이 충전되어 있다. 매스 플로우 콘트롤러 (MFC)에 의해 유량을 조정한 아르곤 (Ar) 가스를 캐리어 가스로 이용하고, 원료를 버블링 기법에 의해 반송하여, 성막실의 앞에서 반응 가스인 산소 (O2) 가스와 산소 흡착 저해 기체를 혼합한다. 원료는 고체 승화법에 의해 반송하여도 좋다. 원료 용기에는 가열 수단이 있지만 도시하지 않는다. 산소 흡착 저해 기체는, 상온에서 액체인 THF의 경우, 액체 매스 플로우 콘트롤러 (MFC)에 의해 유량을 조정한 THF 액체를 기화기에서 가열, 기화하여, 아르곤 (Ar) 가스를 캐리어 가스로 이용하여 반송한다. 그리고 원료와 산소와 산소 흡착 저해 기체와 캐리어 가스는, 디스트리뷰터를 통하여, 히터에서 가열된 웨이퍼 상에 공급된다. 성막실 내의 각 가스의 분압은, 별개의 계통에서 공급되는 불활성 가스의 유량과 성막실 내의 전 압력을 일정하게 하는 것에 의해 조정한다.
이하, 깊은 구멍의 직경이 130nm, 깊이가 2000nm인 구멍 패턴을 갖는 기판 상에 Ru 전극을 화학적 기상 성장법에 의해 형성하는 방법을 이하에 도시한다. 깊은 구멍의 애스팩트 비는 15이다. 우선, 상기 기판 상에 Ru로 이루어지는 시드 층을 스퍼터링 기법에 의해 형성한다. 시드 층의 하부 층 (기판 표면)은, SiO2등의 절연층, 플러그 금속 재료, 절연층과 시드 층 간의 접착 층 또는 고 유전체 막이다. 스퍼터링 기법은, 기판과 전극 간의 거리가 긴 장거리 비말형(飛抹型)의 스퍼터링 기법에 의해, 300℃의 기판 온도에서 형성한다. 이 때, 구멍 상면의 평탄부에 50nm의 Ru를 피착하면, 구멍 측면 부에 1nm 정도 또는 그 이하의 시드 층을 형성하는 것이 가능하다.
원료의 공급 방법으로서, 유기 루테늄 화합물인 Ru(EtCp)2(Ru(C2H5C5H4)2: 비스 (에틸시클로펜타제닐) 루테늄)을 50℃의 항온실 내에 유지하고, 일정 유량의 Ar 가스 (불활성 가스)에 의해 기화 원료를 반송하는 방법을 이용한다. 여기에서는100 sccm의 Ar 가스를 공급하였다. 원료 공급량은 항온실의 온도와 Ar 가스의 유량에 의해 조정하는 것이 가능하다. 또한, 원료 분해를 위해 50 sccm의 산소 가스를 반응실에 공급하였다. 또한, 시드 층 상의 산소 흡착량을 제어하기 위하여, 테트라히드로플란(THF)을 공급하였다. THF는 상온에서 액체이지만, 80℃ 이상의 항온실에서 가열, 기화하는 것에 의해 반응실 내로 도입하는 것이 가능하다. 예를 들어, THF 액체를 5 sccm의 레이트로 공급하고, 150℃로 유지된 항온실 내에서 기화하여 반응실 내로 도입한다. 또한, 별개 계통에서 압력 조정용으로 800 sccm의 레이트로 불활성 가스 (Ar 가스)를 공급하고, 반응실의 전압을 5 Torr로 유지하였다. 이 때 반응실 내의 산소 분압은 0.11 Torr, THF 가스 분압은 2.95 Torr이다. 여기서, 각 가스 분압은, 성막실 내에 존재하는 유기 루테늄 화합물과 산화성 가스와 불활성 가스와 산소 흡착 저해 기체로 이루어지는 혼합 가스 각각의 몰 분율에 전압력을 곱한 값으로 정의한다.
이상의 조건 하에서 시드 층 상에 화학적 기상 성장법에 의해 Ru 막을 형성한다. 상기의 형성 방법에 의해, 깊은 구멍의 바닥까지 피복성이 좋은 막을, 10nm/min 이상의 성막 속도로, 인큐베이션 시간 없이 형성할 수 있다. 또한, 기판 온도가 200℃에서 450℃의 넓은 온도 범위에서 소망의 막을 형성할 수 있다. 이는 매양(枚樣)식의 장치에서 기판 온도의 조정에 걸리는 시간을 저감할 수 있기 때문에, 막 형성 시간을 대폭으로 단축할 수 있는 이점이 있다. 또, 깊은 구멍의 애스팩트 비가 15 이하인 경우는, THF 가스 분압을 낮추는 것에 의해 또는 산소 분압을 증가시키는 것에 의해, 보다 큰 반응 확률 (성막 속도)을 갖는 반응 조건에서 피복성이 좋은 막을 형성 가능하다. 또한, 상부 전극의 형성 시와 같이 깊은 구멍의 애스팩트 비가 15 이상의 경우는, THF 가스 분압을 증가시키는 것에 의해 또는 산소 분압을 감소시키는 것에 의해, 반응 확률은 감소하지만 피복성을 거의 100%로 유지하는 것이 가능하다. 소망의 막을 얻기 위해서는, 산소 분압이 0.01 Torr 이상, 1.0 Torr 이하의 범위, THF 가스 분압이 0.1 Torr 이상, 10.0 Torr 이내의 범위에 있지 않으면 아니 된다. 또, 루테늄 막은 산소 흡착량에 의해 율속되는 산화 분해 반응으로 성장하므로, 유기 루테늄 화합물은, 산소 흡착량과 기판 표면적에 대응한 공급량이면 충분하다. 예를 들어 8 인치 기판 상의 경우, 1×10-4mol/min 이상의 레이트에서 공급하면 된다.
산소 흡착 저해 기체로서, THF, 톨루엔, 메탄올, 에탄올, 1-프로판올, 2-프로판올, 이소부틸알콜, 1-부탄올, 2-부탄올, 제틸에테르, 지이소프로필에텔, 테트라히드로프란, 테트라히드로피란, 1, 4-지오키산, 아세톤, 메틸에틸케톤 등의 기체를 들 수 있다. 또, 상기 시드 층으로서는, 촉매 작용이 강한 Ru, Rh, Pd, Os, Ir, Pt 등의 백금족의 금속이나 Co, Fe 또는 이들의 합금이 유효하다. 이들의 산소 흡착 저해 기체를 이용해도, 또, 이들의 금속을 이용해도 비슷한 효과를 얻을 수 있다.
유기 루테늄 화합물로서는, Ru(EtCp)2뿐만 아니라, 동일한 시클로펜타제닐계 재료인 비스 (시클로펜타제닐) 루테늄 (Ru(C2H5)2), 비스 (메틸시클로펜타제닐) 루테늄 (Ru(CH3C5H4)2), β-지케톤계의 트리 (지피바로일메타나트) 루테늄 (Ru(C11H19O2)3)을 이용하는 것이 가능하다. 화학적 기상 성장의 메카니즘은, Ru(EtCp)2와 마찬가지이다. 또, 산소 흡착 저해 기체를 도입하는 것에 의해, 최적의 기판 온도, 산소 분압을 제어하는 것이 가능하다. 각각의 유기 루테늄 화합물에 대하여, 최적으로 되는 기판 온도와 산소 분압, 산소 흡착 저해 기체의 분압은 표 1과 마찬가지이다.
(실시예 2)
이하에서 고 유전체 캐패시터의 Ru 전극을 화학적 기상 성장법에 의해 형성하는 장치의 구성과 그 형성 방법을 설명한다. 본 장치는, 유기 루테늄 화합물을 미리 산소 흡착 저해 용매로 희석한 액체 원료를 이용하고 있다.
장치의 구성을 도 2에 도시한다. 원료 용기 내에는, 유기 루테늄 화합물을 산소 흡착 저해 용매로 희석한 액체 원료가 충전되어 있다. 액체 매스 플로우 콘트롤러 (MFC)에 의해 유량을 조정한 희석 원료는, 기화기에 의해 가열, 기화하여, 아르곤 (Ar) 가스를 캐리어 가스로 이용하여 반송하고, 성막실의 앞에서 반응 가스인 산소 (O2) 가스와 별개의 계통으로부터 공급된 산소 흡착 저해 기체와 혼합한다. 또한, 원료와 산소와 산소 흡착 저해 기체와 캐리어 가스는, 디스트리뷰터를 통하여, 히터에서 가열된 웨이퍼 상에 공급된다. 희석 원료와는 별개의 계통에서 산소 흡착 저해 기체를 도입하는 것에 의해, 애스팩트 비가 다른 깊은 구멍 내에서도, 원료의 소비 효율을 최적으로 한 조건에서 Ru 막의 형성이 가능하다. 성막실 내의 각 가스의 분압은, 별개의 계통에서 공급되는 불활성 가스의 유량과 성막실 내의 전 압력을 일정하게 하는 것에 의해 조정한다.
고 유전체 캐패시터의 Ru 전극을 화학적 기상 성장법에 의해 형성하는 방법을 이하에 도시한다. 실시예 1에서 설명한 산소 흡착 저해 기체에 대하여, 상온에서 액체이고, 게다가 유기 루테늄 화합물의 용해도가 큰 용매를 선택한다. 이와 같은 용매로서, 실시예 1에 도시한 THF, 톨루엔, 알콜류, 에테르류, 케톤류 등을 들 수 있다. 유기 루테늄 화합물을 상기 용매에서 희석하여 1개의 용액으로 하고, 이를 가열 기화하여 공급한다. 이 방법은, 유기 루테늄 화합물의 공급 제어성을 향상시키는 것이 가능하다. 또한, 그 공급량과 별개의 계통에서 공급되는 산소 흡착 저해 기체의 공급량을 제어하는 것에 의해, 성막 반응 조건을 실시예 1에서 도시한 조건으로 조정 가능하다. 예를 들어, 미리 유기 루테늄 화합물의 Ru(EtCp)2를 0.1 mol/l의 농도에서 THF 용매로 희석한 액체 원료를 준비하여, 150℃의 기화기로 기화하고, 반응실로 도입한다. 액체 원료의 공급량은 2 sccm으로 한다. 이 때, Ru(EtCp)2는, 2×10-4mol/min 공급된다. 또, 기화 원료의 캐리어 가스로서 150 sccm의 Ar 가스를 공급하고, 50 sccm의 산소 가스를 공급하였다. 또, 각 가스 분압을 조정하기 위하여 불활성 가스로서 750 sccm의 아르곤 가스와, 3 sccm의 THF 액체를 가열, 기화하여 성막실 내에 공급한다. 반응실의 전압을 5 Torr로 유지하면, 반응실 내의 산소 분압은 0.11 Torr, THF 가스 분압은 2.95 Torr가 된다.
이상의 조건 하에서 실시예 1에 도시한 시드 층을 피착한 기판 상에 화학적 기상 성장법에 의해 Ru 막을 형성한다. 본 발명의 형성 방법에 의해, 깊은 구멍의 구멍 바닥까지 피복성이 좋은 막을, 10nm/min 이상의 성막 속도로, 인큐베이션 시간 없이 형성할 수 있다. 또, 기판 온도가 200℃에서 450℃의 넓은 온도 범위에서 소망의 막을 형성할 수 있다. 이는, 매엽식의 장치에서 기판 온도의 조정에 걸리는 시간을 저감할 수 있기 때문에, 막 형성 시간을 대폭으로 단축할 수 있는 이점이 있다. 또, 깊은 구멍의 애스팩트 비가 15 이하인 경우는, 희석 원료 용액의 공급량을 감소시켜서 THF 가스 분압을 낮추는 것에 의해 또는 산소 분압을 증가시키는 것에 의해, 보다 큰 반응 확률 (성막 속도)을 갖는 반응 조건에서 피복성이 좋은 막을 형성하는 것이 가능하다. 또한, 상부 전극의 형성 시와 같이 깊은 구멍의 애스팩트 비가 15 이상인 경우는, THF 가스 분압을 증가시키는 것에 의해 또는 산소 가스를 감소시키는 것에 의해, 성막 속도는 감소하지만 피복성을 거의 100%로 유지하는 것이 가능하다.
소망의 막을 얻기 위한 조건은, 실시예 1의 경우와 마찬가지로 산소 분압 0.01 Torr 이상, 1.0 Torr 이하의 범위, THF 가스 분압이 0.1 Torr 이상, 5.0 Torr 이내의 범위이다. 또, 루테늄 막은 산소 흡착량에 의해 율속되는 산소 분해 반응으로 성장하므로, 유기 루테늄 화합물은 산소 흡착량과 기판 표면에 대응한 공급량이면 충분하다. 8 인치 기판 상의 경우, 1×10-4mol/min 이상의 레이트에서 공급하면 된다. 그러기 위해서 희석 원료를 1×10-4mol/min의 레이트로 공급하고, 별개의 계통에서 THF 기체를 공급하고, 최적 조건으로 조정이 가능하다. 또는, 유기 루테늄 화합물의 THF 용매에의 희석 농도를, THF 가스 분압과 원료 공급량을 최적으로 하도록 조정하여도 된다. 어느 방법도, 원료 소비 효율을 높이는 것이 가능하므로, 저 비용을 실현할 수 있다.
상기 시드 층으로서는, Ru의 외에, 실시예 1에 도시한 금속이 유효하다. 유기 루테늄 화합물은 Ru(EtCp)2뿐만이 아니라, 실시예 1에 도시한 시클로펜타제닐계의 재료나, β-지케톤계의 재료를 이용하는 것이 가능하다. 화학적 기상 성장의 메커니즘은 Ru(EtCp)2와 마찬가지이다. 각각의 유기 루테늄 화합물에 대하여, 최적으로 되는 기판 온도와 산소 분압, 산소 흡착 저해 기체의 분압은 실시예 1에 도시한 표 1과 동일하다.
(실시예 3)
실시예 1, 실시예 2에 도시한 Ru 전극의 형성 방법을 이용한 고 유전체 캐패시터의 형성 방법을 이하에 도시한다. 미세 가공이 용이한 실리콘 산화막 중에 그 표면으로부터 깊은 구멍을 가공하고, 그 후, 화학적 기상 성장법에 의해 Ru 전극을 피착하여 입체 구조를 형성하는 방법에 대하여, 도 3을 이용하여 설명한다. 이 도면은 모두 단면 모식도이다. 우선, 질화 티탄으로 이루어지는 플러그(1) 및 SiO2로 이루어지는 플러그부 층간 절연막(2) 상에, 막 두께 1500nm의 SiO2로 이루어지는 캐패시터부 층간 절연막(3)을 모노실란 가스를 원료로 하는 플라즈마 CVD 기법에 의해 피착한다. 그 후, 주지의 포토 리소그래피 기법과 드라이 에칭 기법을 이용하여, 캐패시터부 층간 절연막(3)을 개구부가 원통형으로 되도록 플러그부 층간 절연막(2)의 표면까지 가공한다. 개구부의 형상은 타원통형 또는 구형 등이어도 된다. 기가비트 스케일의 메모리에서는, 개구부의 직경 또는 짧은 변은 130nm 이하로 가공하는 것이 좋다. 레지스트를 제거한 후, 깊은 구멍 내에 원격 스퍼터링 기법에 의해 Ru의 하부 시드 층(4)을 피착하고, 또한 막 두께가 20nm인 하부 루테늄 전극(10)을 더 피착한다. 시드 층과 하부 루테늄 전극의 형성 방법은 실시예 1 또는 실시예 2에 도시한 방법과 마찬가지이다 [도 3(a)].
이 방법에 의해, 하부 루테늄 전극을 단 시간에 피복성 좋게 피착하는 것이 가능하다. 이어서, 인접하는 캐패시터 사이를 전기적으로 분리하기 위하여, 화학적 기계적 연마법 또는 스퍼터링 에칭 기법에 의해, 층간 절연막의 상면에 피착한 루테늄 막을 제거하였다 [도 3(b)]. 또, 개구부를 형성하기 전에, 미리 캐패시터부 층간 절연막(3)의 표면부에 Si3N4등을 형성하여 두는 것이 바람직하다. 이것은 화학적 기계적 연마 시의 스토퍼로 된다. 이 스토퍼는 화학적 기계적 연마 후에 제거하여도 되고, 그대로 남겨 두어도 된다. 또, 화학적 기계적 연마 시에 캐패시터부 층간 절연막의 오목부에 파티클이 떨어지는 것을 방지하기 위하여 실리콘 산화막을 매립하여 두는 것이 바람직하다. 이 실리콘 산화막은 화학적 기계적 연마 후에 제거할 필요가 있다. 여기서, 후 열처리에 의해 하부 루테늄 전극이 변형하는 것을 방지할 목적으로 Ru 막 중에 포함되는 산소를 제거하기 위하여, 하부 루테늄 전극을 열처리하는 것이 바람직하다. 구체적으로는, 불활성 분위기 중, 아르곤 중에서, 700℃, 1분 간의 열처리를 행하면 된다. 열처리 온도는, 450∼700℃의 범위가 바람직하고, 500∼700℃의 범위가 보다 바람직하다. 열처리 시간은 일반적으로는 1∼5분, 바람직하게는 1∼2분이다.
그 후, 10nm의 두께의 Ta2O5로 이루어지는 산화물 유전체(6)를 화학적 기상 성장법에 의해 피착한다. 이 두께는 SiO2환산 막 두께로서 0.8nm로 된다. 또는, 20nm의 막 두께의 BST로 이루어지는 산화물 유전체(6)를 화학적 기상 성장법에 의해 피착한다. 이 막 두께는 SiO2환산 막 두께로서 0.4nm로 된다. BST의 경우, 캐패시터부 층간 절연막(3)의 막 두께는 700nm 이상이면 된다. BST 막의 피착 조건은, Ba 원료로서 Ba(DPM)2(바륨지피바로일메탄: Ba((CH3)3CCOCH2COC(CH3)3)2), Sr 원료로서 Sr(DPM)2(스트론튬지피바로일메탄: Sr((CH3)3CCOCH2COC(CH3)3)2), Ti 원료로서 Ti(OC3H7)4(트리이소프로폭시드티타늄)을, 캐리어 가스로서 Ar을 이용하는 액체 버블링 기법에 의해 공급하고, 피착 온도는 400℃, 압력은 0.5 Torr이다. 또한, 산화물 유전체의 결정화를 위해, 550℃에서 700℃의 온도에서 열 처리를 행한다.
그 후, 실시예 1 또는 실시예 2에 도시한 방법에 의해, 직경이 70nm이고, 깊이가 1500nm인 깊은 구멍 (애스팩트 비 22) 내에 원격 스퍼터링 기법에 의해 Ru의 상부 시드 층(8)을 형성한다. 산화물 유전체로서 BST를 피착한 경우, 실시예 1에 도시한 방법에 의해, 직경이 50nm이고, 깊이가 700nm인 깊은 구멍 (애스팩트 비 14) 내에 원격 스퍼터링 기법에 의해 Ru의 상부 시드 층(8)을 형성한다. 더욱이, 상부 루테늄 전극(9)을 실시예 1, 실시예 2에 나타낸 어느 하나의 화학적 기상 성장법에 의해 깊은 구멍 내에 피착한다. 애스팩트 비가 15를 넘는 경우에는 실시예 1, 실시예 2에 나타낸 바와 같이, 산소 흡착 저해 기체의 분압을 증가시키는 것에의해, 피복성을 확보하는 것이 가능하다. 이상의 방법에 의해, 루테늄 상부 전극을 단시간에 깊은 구멍 내에 피착하는 것이 가능하다.
더욱이, 산화성 분위기에서 300℃에서 500℃의 열처리를 행하는 것에 의해 누설 전류가 낮은 캐패시터를 형성할 수 있다. 도 9에, 상부 전극 형성 후의 산화성 분위기의 열처리 온도와 캐패시터의 내전압 (10-7A/cm2)의 전류를 부여하는 인가 전압 (하부 전극 측에 정의 전압을 인가함)의 관계를 도시하였다. 도면에는, 종래의 기술에 의해 만들어지는 캐패시터의 내전압과 비교한 결과도 도시하였다. 종래의 고 유전체 막 상에 화학적 기상 성장법에 의해 Ru 상부 전극을 형성하는 방법의 경우, 원료의 산화 분해 반응 시에 산화물 절연체로부터 산소를 빼앗기 때문에, 막 형성 시에 이미 내전압이 매우 작고, 그 후의 산화성 분위기의 열처리에 의해서도 변화되지 않는다. 그러나, 본 발명의 방법에 의해 제조된 캐패시터는, 시드 층이 산화물 유전체 막을 보호하기 때문에, 종래의 기술에 비하여 막 형성 시의 내 전압이 높다. 더욱이, 도면에 도시한 바와 같이, 막 형성 후에 산소 분위기에서 400℃ 이상의 열처리를 행하는 것에 의해 1V의 인가 전압에서 누설 전류를 1×10-7A/cm2이하로 억제할 수 있다.
상기 시드 층에 관해서는 Ru 뿐만 아니라, 실시예 1에 도시한 금속이 마찬가지로 시드 층으로 될 수 있다. 시드 층의 두께는 연속 막이 아닌 극박막이어도 된다. 산화물 유전체 막의 재료는 상기의 BST와 Ta2O5에 한하지 않고, 티탄산 스트론튬, 티탄산 지르콘 아연, 비스마스계 층상 강유전체를 이용하는 것이 가능하다.유기 루테늄 화합물은 Ru(EtCp)2뿐만 아니라, 실시예 1에 도시한 시클로펜타제닐계의 재료나, β-지케톤계의 재료를 이용하는 것이 가능하다. 화학적 기상 성장법의 메커니즘은 Ru(EtCp)2와 마찬가지이다. 각각의 유기 루테늄 화합물에 대하여, 최적으로 되는 기판 온도와 산소 분압, 산소 흡착 저해 기체의 분압은 실시예 1에 나타낸 표 1과 동일하다.
(실시예 4)
실시예 1, 실시예 2에 도시한 Ru 전극의 형성 방법을 이용한 고 유전체 캐패시터의 형성 방법을 도 4에 설명한다. 이는, 화학적 기상 성장법에서 볼록부의 하부 루테늄 전극과 상부 루테늄 전극을 형성하는 예이다. 도면은 모두 단면 모식도이다. 우선, 질화 티탄으로 이루어지는 플러그(1) 및 SiO2로 이루어지는 플러그부 층간 절연막(2) 상에, 막 두께 1500nm의 SiO2로 이루어지는 캐패시터부 층간 절연막(3)을 피착한다. 그 후, 주지의 포토 리소그래피 기법과 드라이 에칭 기법을 이용하여, 캐패시터부 층간 절연막(3)을 개구부가 원통형으로 되도록 플러그부 층간 절연막(2)의 표면까지 가공한다. 개구부의 형상은 타원통형이나 구형이어도 된다. 기가비트 스케일의 메모리에서는, 개구부의 직경 또는 짧은 변은 130nm 이하로 가공하는 것이 바람직하다. 레지스트를 제거 후에, 오목부 내에 원격 스퍼터링 기법에 의해 Ru의 하부 시드 층(4)을 피착하고 [도 4(a)], 더욱이 막 두께가 80nm인 하부 루테늄 전극(5)을 화학적 기상 성장법에 의해 전면에 피착하였다 [도 4(b)]. 시드 층과 하부 루테늄 전극의 형성 방법은 실시예 1 또는 2에 도시한 방법과 마찬가지이다. 이 방법에 의해, 층간 절연막의 개구부를 매립하는 것이 가능하다.
이어서, 인접하는 캐패시터 사이를 전기적으로 분리하기 위하여, 화학적 기계적 연마법 또는 스퍼터 에칭법에 의해 층간 절연막의 상면에 피착한 루테늄 막을 제거하였다 [도 4(c)]. 또한, 개구부를 형성하기 전에, 미리 캐패시터부 층간 절연막(3)의 표면부에 Si3N4등을 형성하여 두는 것이 바람직하다. 이것은 화학적 기계적 연마법에 의해 Ru 막을 제거하는 때의 스토퍼로 된다. 이 스토퍼는 화학적 기계적 연마 후에 제거하여도 되고, 그대로 남겨 두어도 상관 없다. 여기서, 후 열처리에 의해 하부 루테늄 전극이 변형하는 것을 방지할 목적으로 Ru 막 중에 포함되는 산소를 제거하기 위하여, 하부 루테늄 전극을 열처리하는 것이 바람직하다. 구체적으로는, 불활성 분위기에서, 예를 들어 아르곤 중에서, 450∼700℃, 1 분간의 열처리를 행하면 된다. 루테늄 막을 매립한 후, 캐패시터부 층간 절연막(3)을 제거하면, 볼록형의 하부 루테늄 전극을 형성할 수 있다.
그 후, 10nm의 두께의 Ta2O5로 이루어지는 산화물 유전체(6)를 화학적 기상 성장법에 의해 피착한다. 이 두께는 SiO2환산 막 두께로서 0.8nm로 된다. 또는 20nm의 두께의 BST로 이루어지는 산화물 유전체(6)를 화학적 기상 성장법에 의해 피착한다. 이 막 두께는 SiO2환산 막 두께로서 0.4nm로 된다. BST의 경우, 캐패시터부 층간 절연막(3)의 두께는 700nm 이상이면 된다. BST 막의 피착 조건은 실시예 3과 동일하다. 더욱이, 산화물 유전체의 결정화를 위해, 550℃에서 700℃의온도에서 열처리를 행한다.
그 후, 실시예 1 또는 실시예 2에서 도시한 방법에 의해, 볼록부 간의 가장 좁은 부분의 거리가 110nm이고, 깊이가 1500nm인 오목부 (애스팩트 비 13) 내에 원격 스퍼터링 기법에 의해 Ru의 상부 시드 층(8)을 형성한다. 산화물 유전체로서 BST를 피착한 경우, 실시예 1 또는 실시예 2에 도시한 방법에 의해, 볼록부 간의 가장 좁은 부분의 거리가 90nm이고, 깊이가 700nm인 오목부 (애스팩트 비 8) 내에 원격 스퍼터링 기법에 의해 Ru의 시드 층을 형성한다. 더욱이, 상부 루테늄 전극(9)을 실시예 1, 2에 도시한 어느 하나의 화학적 기상 성장법에 의해 오목부 내에 피착한다. 실시예에 도시한 방법에 의해, 상부 루테늄 전극을 단 시간에 오목부 내에 피착할 수 있다.
더욱이, 산화성 분위기에서 300℃에서 500℃의 열처리를 행하는 것에 의해 누설 전류가 낮은 캐패시터를 형성할 수 있다. 본 실시예에서 형성한 캐패시터에 대하여, 상부 전극 형성 후의 산화성 분위기의 열처리 온도와 캐패시터의 내전압 의 전류(10-7A/cm2)를 부여하는 인가 전압 (하부 전극 측에 정의 전압을 인가함)의 관계는 도 9와 마찬가지이다. 본 발명의 방법에 의해 제조된 캐패시터는, 시드 층이 산화물 유전체 막을 보호하기 때문에, 종래의 기술에 비하여 막 형성 시의 내전압이 높다. 더욱이, 막 형성 후에 산소 분위기에서 400℃ 이상의 열처리를 행하는 것에 의해 1V의 인가 전압에서 누설 전류를 1×10-7A/cm2이하로 억제할 수 있다.
상기 시드 층에 대해서는, Ru 뿐만 아니라, 실시예 1에 나타낸 금속이 마찬가지로 시드 층으로 될 수 있다. 시드 층의 두께는 연속 막이 아닌 극박막이어도 된다. 산화물 유전체 막의 재료는 상기의 BST와 Ta2O5에 한하지 않고, 티탄산 스트론튬, 티탄산 지르콘 아연, 비스마스계 층상 강유전체를 이용하는 것이 가능하다. 유기 루테늄 화합물은 Ru(EtCp)2뿐만 아니라, 실시예 1에 나타낸 시클로펜타제닐계 재료나 β-지케톤계의 재료를 이용하는 것이 가능하다. 화학적 기상 성장법의 메커니즘은 Ru(EtCp)2와 마찬가지이다. 각각의 유기 루테늄 화합물에 대하여, 최적으로 되는 기판 온도와 산소 분압, 산소 흡착 저해 기체의 분압은 실시예 1에 나타낸 표 1과 마찬가지이다.
(실시예 5)
스퍼터링 기법에 의해 볼록부의 하부 전극을 형성한 후에, 실시예 1, 실시예 2에 나타낸 Ru 전극의 형성 방법을 이용하여 상부 루테늄 전극을 형성하는 예를 도 5를 이용하여 설명한다. 도면은 모두 단면 모식도이다. 우선, 질화 티탄으로 이루어지는 플러그(1) 및 SiO2로 이루어지는 플러그부 층간 절연막(2) 상에, 막 두께 1500nm의 하부 루테늄 전극을 피착한다. 그 후, 포토 리소그래피 기법과 드라이 에칭 기법을 이용하여, 하부 루테늄 전극(10)을 원통형으로 되도록 플러그부 층간 절연막(2)의 표면까지 가공하여 스토리지 노드를 형성한다. 하부 루테늄 전극(10)의 형상은 타원통형 또는 구형이어도 된다. 기가비트 스케일의 메모리에서는, 스토리지 노드의 직경 또는 짧은 변은 130nm 이하로 가공하는 것이 바람직하다. 여기서, 후 열처리에 의해 하부 루테늄 전극이 변형하는 것을 방지하기 위하여, 하부루테늄 전극을 열처리하는 것이 바람직하다. 구체적으로는, 불활성 분위기 중, 예를 들어 아르곤 중에서, 700℃, 1분간의 열처리를 행하면 된다.
그 후, 10nm의 두께의 Ta2O5로 이루어지는 산화물 유전체(6)를 화학적 기상 성장법에 의해 피착한다. 이 두께는 SiO2환산 막 두께로서 0.8nm로 된다. 또는, 20nm의 두께의 BST로 이루어지는 산화물 유전체(6)를 화학적 기상 성장법에 의해 피착한다. 이 두께는 SiO2환산 막 두께로서 0.4nm로 된다. BST의 경우, 하부 전극(10)의 두께는 700nm 이상이면 된다. BST 막의 피착 조건은 실시예 3과 동일하다. 더욱이, 산화물 유전체의 결정화를 위해, 550℃에서 700℃의 온도에서 열처리를 행한다.
그 후, 실시예 1 또는 실시예 2에서 나타낸 방법에 의해, 산화물 유전체(6)의 표면에 원격 스퍼터링 기법에 의해 Ru의 상부 시드 층(8)을 형성한다. 더욱이, 상부 루테늄 전극(9)을 실시예 1, 2에 나타낸 어느 하나의 화학적 기상 성장법에 의해 오목부 내에 피착한다. 실시예에 나타낸 방법에 의해, 루테늄 상부 전극을 단 시간 내에 오목부 내에 피착하는 것이 가능하다.
더욱이, 산화성 분위기에서 300℃에서 500℃의 열처리를 행하는 것에 의해 누설 전류가 낮은 캐패시터를 형성할 수 있다. 본 실시예에서 형성한 캐패시터에 대하여, 상부 전극 형성 후의 산화성 분위기의 열처리 온도와 캐패시터의 내전압 의 전류(10-7A/cm2)를 부여하는 인가 전압 (하부 전극 측에 정의 전압을 인가함) 의 관계는 도 9와 마찬가지이다. 본 발명의 방법에 의해 제조된 캐패시터는, 시드 층이 산화물 유전체 막을 보호하기 때문에, 종래의 기술에 비하여 막 형성 시의 내 전압이 높다. 더욱이, 막 형성 후에 산소 분위기에서 400℃ 이상의 열처리를 행하는 것에 의해 1V의 인가 전압에서 누설 전류를 1×10-7A/cm2이하로 억제할 수 있다.
상기 시드 층에 대하여는, Ru 뿐만 아니라, 실시예 1에 도시한 금속이 마찬가지로 시드 층으로 될 수 있다. 시드 층의 두께는 연속 막이 아닌 극박막이어도 된다. 산화물 유전체 막의 재료는 상기의 BST와 Ta2O5에 한하지 않고, 티탄산 스트론튬, 티탄산 지르콘 아연, 비스마스계 층상 강유전체를 이용하는 것이 가능하다. 유기 루테늄 화합물은 Ru(EtCp)2뿐만 아니라, 실시예 1에 나타낸 시클로펜타제닐계의 재료나 β-지케톤계의 재료를 이용하는 것이 가능하다. 화학적 기상 성장의 메커니즘은 Ru(EtCp)2와 마찬가지이다. 각각의 유기 루테늄 화합물에 대하여, 최적으로 되는 기판 온도와 산소 분압, 산소 흡착 저해 기체의 분압은 실시예 1에 나타낸 표 1과 마찬가지이다.
(실시예 6)
본 발명의 제6 실시예를 도 10을 이용하여 설명한다. 이는, 실시예 3에서 설명한 화학적 기상 성장법에서 오목부의 하부 루테늄 전극과 상부 루테늄 전극을 형성하는 공정을 이용하여 용량 기억 소자를 제조한 것이다.
Si 기판(11)에, 열 산화에 의해 소자 분리(12)와 이온 주입에 의한확산층(13)을 형성하고, 그 위에 poly-Si과 WSi2의 적층으로 이루어지는 워드 선(14 및 15)을 형성하였다. 그 후, Si3N4로 이루어지는 배리어 층(17) 상에 poly-Si과 WSi2의 적층으로 이루어지는 비트 선(18 및 19)을 형성하였다. 또, SiO2로 이루어지는 플러그부 층간 절연막(22)과 Si3N4로 이루어지는 층간 절연막(23)에, poly-Si으로 이루어지는 제1 플러그(16)와, 제2 플러그(20)와, TiN으로 이루어지는 배리어(21)를 형성하였다. 이 적층 플러그에 의해, 트랜지스터의 확산층(13)과 캐패시터의 하부 전극(26)을 전기적으로 접속한다. 즉, 실시예 3에서 설명한 공정을 이용하여, SiO2로 이루어지는 캐패시터부 층간 절연막(24), 스퍼터링 기법에 의해 형성한 하부 Ru 시드 층(25), 화학적 기상 성장법에 의해 형성한 하부 Ru 전극(26), Ta2O5로 이루어지는 용량 절연막(27)을 형성하였다. 그 후, 마찬가지로 실시예 3에서 설명한 공정을 이용하여, 상부 Ru 시드 층(28)과, 화학적 기상 성장법에 의해 형성한 상부 Ru 전극(29)을 형성하였다. 캐패시터의 상부에 SiO2로 이루어지는 배선부 층간 절연막(30)과, W로 이루어지는 제2 배선층(31)을 형성하였다. 이 용량 기억 소자의 메모리 동작을 확인한 바, 소망의 특성을 얻을 수 있는 것이 확인되었다.
이에 한하지 않고, 실시예 4에서 설명한 화학적 기상 성장법에 의해 볼록부의 하부 루테늄 전극을 형성하는 공정과 상부 루테늄 전극을 형성하는 공정을 이용하여 용량 기억 소자를 제조하여도, 또한, 실시예 5에서 설명한 스퍼터링 기법에의해 볼록형의 하부 루테늄 전극을 형성하는 공정과 화학적 기상 성장법에 의해 상부 루테늄 전극을 형성하는 공정을 이용하여 용량 기억 소자를 제조하여도, 소망의 메모리 동작의 특성을 얻을 수 있었다.
(실시예 7)
본 실시예에서는, 기판 상의 오목부를 갖는 표면 상에 루테늄 막을 화학적 기상 성장법에 의해 형성하는 방법에 있어서, 유기 루테늄 화합물 원료 및 그 산화성 기체 및 Ru 표면 상에 흡착하기 힘든 불활성 기체를 존재시켜, 성막실 내의 산소 분압을 감소시키는 것으로, 표면의 산소 흡착량을 저감하여, 피복성이 좋은 루테늄 막을 형성하는 방법을 개시한다.
원료로서 유기 루테늄 화합물의 Ru(C5H4C2H5)2[Ru(EtCp)2], 산화성 기체로 O2를 이용하는 경우를 예로 들어 본 실시예를 설명한다. 성막은 도 12에 도시된 장치에 의해 행하였다. CVD 장치는, 준비실과 성막실과 가스 공급계로 구성된다. 또, 가스 공급계는, CVD 원료의 공급계와 산화성 기체 등 그 밖의 기체의 공급계로 이루어진다. 원료의 공급은 액체 버블링 기법에 의해 행하였다. 60℃의 항온실에서 유지된 Ru(EtCp)2액체로 Ar 캐리어 가스를 흘리는 것에 의해, 기화 원료를 혼합기에 반송한다. 그리고, 별개의 계통으로부터 O2및 Ar을 공급한다. 이들의 Ru(EtCp)2기체, Ar 캐리어 가스, 별개의 계통으로부터 공급된 O2, Ar을 혼합기에서 혼합하고, 디스트리뷰터를 통하여 기판 상에 공급하였다. 기화기로부터 성막실까지의 가스 공급계와 성막실의 외벽은, 원료의 액화, 분해를 방지하기 위하여, 150℃에서 180℃의 온도로 유지하였다. 또한, 히터부로의 Ru 막의 피착을 방지하기 위하여, Ar은 챔버 측면이나 웨이퍼 하부로부터도 도입하였다. 또한, 실시예 1에서 도시한 방법에 의해 미리 Ru 시드 층을 스퍼터링 기법에 의해 20nm 형성한 후에 성막을 행하였다. 시드 층의 형성에 의해 성장핵의 생성에 필요한 인큐베이션 시간을 단축할 수 있다. 여기서, 캐리어 가스의 Ar의 공급량은 150 sccm의 레이트로 고정하였다. 또, O2의 공급량과 캐리어 가스 이외에 공급하는 Ar의 공급량 및 성막실 내의 압력은, 소망의 O2분압과 Ar 분압을 얻을 수 있도록 조정하였다.
도 13은, Ru(EtCp)2의 분해 반응의 활성화 에너지를, O2분압과 Ar 분압의 맵 상에서 도시한 결과이다. 피복율이 높은 영역 (애스팩트 비 15)는, 도 13의 사선으로 나타낸 영역이다. 예를 들어, 애스팩트 비가 15인 깊은 구멍 내에 Ru 막을 피복성 좋게 형성하기 위해서는, Ar 분압에 관계 없이, O2분압은 0.007 Torr 이하였다. 이상의 특징은, Ar 대신에 Ne, He, Xe로 대표되는 비활성 기체에서도 마찬가지이다. 또한, 질소 N2나 이산화 탄소 CO2의 경우, 도 13에 도시된 바와 같이, 그 분압이 크게 되면, 활성화 에너지가 변화하는 O2분압이 고산소 분압 측으로 이동하였다. 이 경우, 피복율이 높은 영역은 약간 고산소 분압으로 이동하고, 도 13의 횡선의 영역을 포함하여 0.01 Torr 이하였다.
이상에서는, CVD 원료로서 Ru(C5H4C2H5)2를 대표로 하여 설명하였지만, Ru(C5H4C2H5)2이외에도 Ru(OD)3나 실온에서 고체인 Ru(CH3C5H4)2, Ru(C5H5)2,Ru(C11H19O2)3에 대하여 마찬가지의 효과를 확인하고 있다. 또한, 산소 분압을 감소시키기 위하여 도입하는 기체는, Ar, Ne, He, Xe, N2, CO2등, Ru 상에 흡착하기 힘든 기체가 유효하다. 다중 결합이 없고, 무극성 분자의 탄화 수소 화합물은, 마찬가지의 효과를 나타냈다. 피복성이 높은 조건은, Ru 상에 흡착하기 힘든 기체에 의존하지 않고, 도 13의 사선과 횡선으로 나타낸 영역이다. 또, 이상에서는 CVD 원료의 분해를 위하여 O2를 이용하였지만, N2O, H2O, NO2, O3등의 산화성 기체에서도 마찬가지의 효과를 확인하였다. 최적으로 되는 기판 온도는, 사용한 유기 루테늄 화합물이나 산화성 기체나 그 밖의 기체에 의존하지 않고, 200℃에서 400℃의 범위였다. 또, 상기 시드 층으로서는, Ru, Rh, Pd, Os, Ir, Pt 등의 백금족의 금속이나 Co, Fe나 이들의 합금이 유효하였다.
또, 본 실시예에서 설명한 루테늄 전극의 제조 방법을 이용하여, 실시예 3, 4, 5에서 설명한 고 유전체 캐패시터를 형성한 결과, 소망의 동작을 얻을 수 있는 것을 확인하였다.
(실시예 8)
본 실시예에서는, 기판 상의 오목부를 갖는 표면 상에 루테늄 막을 화학적 기상 성장법에 의해 형성하는 방법에 있어서, 유기 루테늄 화합물 원료 및 그 산화성 기체 및 Ru 표면에 흡착하기 쉬운 기체를 존재시켜, 표면의 산소 흡착량을 저감하여, 피복성이 좋은 루테늄 막을 형성하는 방법을 개시한다.
원료로서 유기 루테늄 화합물의 Ru(EtCp)2를, 산화성 기체로 O2를, Ru 표면에흡착하기 쉬운 기체로 THF를 사용하는 경우를 예로 들어 본 실시예를 설명한다. 성막은 도 12에 도시된 장치에 의해 행하였다. 원료의 공급 방법은 실시예 7에서 설명한 바와 같이, Ar을 캐리어 가스로 한 액체 버블링 기법을 이용하였다. 본 실시예에서는, Ru 표면에 흡착하기 쉬운 기체를 별개의 계통으로부터 공급하였다. THF 기체의 경우, 도 12에 나타낸 바와 같이, 액체 매스 플로우미터에서 공급량을 제어한 THF 액체를 150℃로 유지된 기화기 내에서 기화한 후에, 150 sccm의 Ar 기체를 캐리어 가스로 하여 혼합기에 공급하였다. Ru 표면에 흡착하기 쉬운 기체가 상온에서 기체의 경우, 기화기는 불필요하다. Ru(EtCp)2기체, Ar 캐리어 가스, 별개의 계통으로부터 공급한 O2, Ar, THF 기체를, 혼합기에서 혼합하고, 디스트리뷰터를 통하여 기판 상에 공급하였다. 기화기로부터 성막실까지의 가스 공급계와 성막실의 외벽은, 원료의 액화, 분해를 방지하기 위하여, 150℃에서 180℃의 온도로 유지하였다. 또, 히터부로의 Ru 막의 피착을 방지하기 위하여, Ar은 챔버 측면이나 웨이퍼 하부로부터도 도입하였다. 또, 실시예 1에서 나타낸 방법에 의해 미리 Ru 시드 층을 스퍼터링 기법에 의해 형성한 후에 성막을 행하였다. 시드 층의 형성에 의해 성막핵의 생성에 요구되는 인큐베이션 시간을 단축할 수 있다. 여기서, 캐리어 가스인 Ar의 공급량은 150 sccm의 레이트로 고정하였다. 또, O2의 공급량과 THF 기체의 공급량과 캐리어 가스 이외에 공급하는 Ar의 공급량은, 소망의 O2분압과 THF 분압이 얻어질 수 있도록 조정하였다. 또, 성막실 내의 압력은 5 Torr가 되도록 배기량을 조정하고 있다.
도 14는, Ru(EtCp)2의 분해 반응의 활성화 에너지를, O2분압과 THF 분압의 맵 상에 나타낸 것이다. 피복율이 높은 영역 (애스팩트 비 15)은, 도 14의 사선으로 나타낸 영역이다. 예를 들어, THF 액체의 공급량이 5 sccm, O2기체의 공급량이 50 sccm, 캐리어 가스 이외의 Ar의 공급량을 600 sccm으로 제어하는 것에 의해, 애스팩트 비가 15인 깊은 구멍 내에 Ru 막을 피복성 좋게 형성하는 것이 가능하였다. 이 때, 성막실 내의 산소 분압은 0.11 Torr, THF 가스의 분압은 2.95 Torr였다. THF 기체의 공급 방법으로서, 상기 방법 대신에, 미리 Ru(EtCp)2를 THF 용매에 용해한 희석 원료를 이용하는 것에 의해, THF 기체와 원료를 동시에 공급하는 것도 가능하였다. 이 경우, 액체 매스 플로우미터로 5 sccm의 공급량으로 제어한 Ru(EtCp)2/THF 액체 (농도 0.1 mol/l)를 150℃로 유지된 기화기 내에서 기화한 후에, 150 sccm의 Ar 기체를 캐리어 가스로 하여 혼합기에 공급하는 것에 의해 높은 피복성을 실현할 수 있었다. 또, 상기에서 공급한 Ar 대신에, Ne, He, Xe 등의 비활성 기체나, N2, CO2를 이용하는 것도 가능하다. 이상의 특징은, THF 대신에 일산화 탄소 CO, 에틸렌 C2H4, 아세틸렌 C2H2를 공급한 경우에도 마찬가지이다. 도 14에 도시한 바와 같이, 그 분압을 증가시키는 것으로 Ru 표면의 산소 흡착 밀도를 감소시키는 것이 가능했다.
이상에서는, CVD 원료로서 Ru(C5H4C2H5)2를 대표로 하여 설명하였지만, Ru(C5H4C2H5)2이외에도 Ru(OD)3나 실온에서 고체인 Ru(CH3C5H4)2, Ru(C5H5)2,Ru(C11H19O2)3에 대하여 마찬가지의 효과를 확인하고 있다. 또한, 산소 분압을 감소시키기 위하여 도입하는 기체는, THF, CO, C2H4, C2H2등, Ru 상에 흡착하기 쉬운 극성 분자나 다중 결합 구조를 갖는 기체가 마찬가지의 효과를 나타냈다. 이들은, 상온에서 액체이어도 끓는 점이 150℃ 이하의 것이면, 기화하여 공급하는 것이 가능하다. 피복성이 높은 조건 (애스팩트 비 15)은, 도 14의 사선으로 나타낸 영역이고, 산소 분압은 0.5 Torr 이하였다. 또한, Ru(C5H4C2H5)2분자 등 상기 유기 루테늄 화합물 자신도, Ru 표면 상에 흡착하기 쉬운 성질을 가지기 때문에, 그 공급량을 크게 하는 것에 의해, 흡착 산소량을 감소시켜, 피복율을 증가시키는 것이 가능했다. 단, 피복성을 증가시키기 위해서는, 유기 루테늄 화합물의 공급량은 기체 환산으로 O2공급량의 1/5 이상 필요하다. 따라서, 소비되는 Ru 원료가 크게 되고, 비용이 높게 되는 결점이 있다. 또한, 이상에서는, CVD 원료의 분해를 위하여 O2를 사용하였지만, N2O, H2O, NO, O3등의 산화성 기체라도 마찬가지의 효과를 확인하였다. 최적으로 되는 기판 온도는, 사용한 유기 루테늄 화합물이나 산화성 기체나 그 밖의 기체에 의존하지 않고, 200℃에서 400℃의 범위였다. 또한 상기 시드 층으로서는, Ru, Rh, Pd, Os, Ir, Pt 등의 백금족의 금속이나 Co, Fe나 이들의 합금이 유효하였다.
또, 본 실시예에서 설명한 루테늄 전극의 제조 방법을 이용하여, 실시예 3, 4, 5에서 설명한 고 유전체 캐패시터를 형성한 결과, 소망의 동작을 얻을 수 있는것을 확인하였다.
본 발명에 의하면, 양산성과 피복성을 함께 갖는, 화학적 기상 성장법에 의한 루테늄 막의 형성이 가능하게 된다. 그에 의해, 예를 들어, 반도체 용량 소자의 미세화에 의한 고집적화, 공정 간략화에 의한 수율의 향상, 공정 수 삭감에 의한 저 비용화 등이 실현된다.

Claims (11)

  1. 기판 상의 오목부를 갖는 표면에 루테늄 막을 형성하는 반도체 장치의 제조 방법에 있어서, 상기 루테늄 막은, 화학적 기상 성장법에 의해, 유기 루테늄 화합물을 원료로 하고, 산화성 기체 및 루테늄 표면 상에 흡착하기 힘든 불활성 기체를 존재시켜, 루테늄 표면에 있어서의 산화성 기체의 흡착 밀도를 저감시켜 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 기판 상의 오목부를 갖는 표면에 루테늄 막을 형성하는 반도체 장치의 제조 방법에 있어서, 상기 루테늄 막은, 화학적 기상 성장법에 의해, 유기 루테늄 화학물을 원료로 하고, 산화성 기체 및 루테늄 표면 상에 흡착하기 쉬운 기체를 존재시켜서, 루테늄 표면에 있어서의 산화성 기체의 흡착 밀도를 제어하여 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 산화성 기체는, O2, N2O, NO, O3및 H2O로 이루어지는 군으로부터 선택된 적어도 한 종류의 기체인 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 산화성 기체의 성막실 내에 있어서의 분압은 0.01Torr 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 루테늄 표면 상에 흡착하기 힘든 불활성 기체는, Ar, Ne, He, Xe, N2및 CO2로 이루어지는 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제2항에 있어서, 상기 루테늄 표면 상에 흡착하기 쉬운 기체는, 일정량의 산화성 기체를 공급하는 조건 하에서, 그 공급량을 증가시키는 것에 의해 루테늄 표면에 있어서의 산화성 기체의 흡착 밀도를 저감하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제2항에 있어서, 상기 루테늄 표면 상에 흡착하기 쉬운 기체는, 테트라히드로프란, CO, C2H4및 C2H2로 이루어지는 군으로부터 선택된 적어도 하나인 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제2항에 있어서, 상기 루테늄 표면 상에 흡착하기 쉬운 기체는, 원료인 유기 루테늄 화합물인 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제2항에 있어서, 성막실에 있어서의 상기 산화성 기체의 분압은 0.5 Torr 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제1항 또는 제2항에 있어서, 상기 화학적 기상 성장법은, 사전에, 루테늄, 백금, 이리듐, 로듐, 오스뮴, 팔라듐, 코발트, 철 및 이들의 합금으로 이루어지는 군으로부터 선택된 적어도 한 종류의 금속으로 이루어는 시드 층을 형성한 후에 행하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 유기 루테늄 화합물은, 비스 (시클로펜타제닐) 루테늄, 비스 (메틸시클로펜타제닐) 루테늄, 비스 (에틸시클로펜타제닐) 루테늄 및 트리 (지피바로일메타나트) 루테늄으로 이루어지는 군으로부터 선택된 적어도 한 종류인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020020016057A 2001-03-26 2002-03-25 반도체 장치의 제조 방법 KR20020076147A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00086930 2001-03-26
JP2001086930A JP2002285333A (ja) 2001-03-26 2001-03-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20020076147A true KR20020076147A (ko) 2002-10-09

Family

ID=18942238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020016057A KR20020076147A (ko) 2001-03-26 2002-03-25 반도체 장치의 제조 방법

Country Status (4)

Country Link
US (2) US6743739B2 (ko)
JP (1) JP2002285333A (ko)
KR (1) KR20020076147A (ko)
TW (1) TW557501B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7014709B1 (en) * 2001-01-19 2006-03-21 Novellus Systems, Inc. Thin layer metal chemical vapor deposition
JP2002231656A (ja) * 2001-01-31 2002-08-16 Hitachi Ltd 半導体集積回路装置の製造方法
JP4218350B2 (ja) * 2002-02-01 2009-02-04 パナソニック株式会社 強誘電体薄膜素子およびその製造方法、これを用いた薄膜コンデンサ並びに圧電アクチュエータ
KR100476556B1 (ko) * 2002-04-11 2005-03-18 삼성전기주식회사 압전트랜스 장치, 압전트랜스 하우징 및 그 제조방법
US7404985B2 (en) 2002-06-04 2008-07-29 Applied Materials, Inc. Noble metal layer formation for copper film deposition
US7264846B2 (en) * 2002-06-04 2007-09-04 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
US7910165B2 (en) * 2002-06-04 2011-03-22 Applied Materials, Inc. Ruthenium layer formation for copper film deposition
JP2004091850A (ja) * 2002-08-30 2004-03-25 Tokyo Electron Ltd 処理装置及び処理方法
JP2004146559A (ja) * 2002-10-24 2004-05-20 Elpida Memory Inc 容量素子の製造方法
JP4586956B2 (ja) * 2002-12-24 2010-11-24 セイコーエプソン株式会社 電極膜の製造方法
US20040146643A1 (en) * 2003-01-24 2004-07-29 Shih-Liang Chou Method of determining deposition temperature
KR100505674B1 (ko) * 2003-02-26 2005-08-03 삼성전자주식회사 루테늄 박막을 제조하는 방법 및 이를 이용한 ｍｉｍ캐패시터의 제조방법
US20050181226A1 (en) * 2004-01-26 2005-08-18 Applied Materials, Inc. Method and apparatus for selectively changing thin film composition during electroless deposition in a single chamber
US7285308B2 (en) * 2004-02-23 2007-10-23 Advanced Technology Materials, Inc. Chemical vapor deposition of high conductivity, adherent thin films of ruthenium
US20050253268A1 (en) * 2004-04-22 2005-11-17 Shao-Ta Hsu Method and structure for improving adhesion between intermetal dielectric layer and cap layer
JP4571836B2 (ja) * 2004-07-23 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7429402B2 (en) * 2004-12-10 2008-09-30 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
DE102004061094A1 (de) * 2004-12-18 2006-06-22 Aixtron Ag Verfahren zum selbstlimitierenden Abscheiden ein oder mehrerer Monolagen sowie dazu geeignete Ausgangsstoffe
US7265048B2 (en) * 2005-03-01 2007-09-04 Applied Materials, Inc. Reduction of copper dewetting by transition metal deposition
US7396766B2 (en) * 2005-03-31 2008-07-08 Tokyo Electron Limited Low-temperature chemical vapor deposition of low-resistivity ruthenium layers
KR100672731B1 (ko) * 2005-10-04 2007-01-24 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
WO2007142690A2 (en) 2005-11-04 2007-12-13 Applied Materials, Inc. Apparatus and process for plasma-enhanced atomic layer deposition
JP4975414B2 (ja) * 2005-11-16 2012-07-11 エーエスエム インターナショナル エヌ．ヴェー． Ｃｖｄ又はａｌｄによる膜の堆積のための方法
JP5049491B2 (ja) * 2005-12-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
KR20080101893A (ko) * 2006-02-08 2008-11-21 제이에스알 가부시끼가이샤 금속막의 형성 방법
KR101203254B1 (ko) * 2006-02-28 2012-11-21 도쿄엘렉트론가부시키가이샤 루테늄막의 성막 방법 및 컴퓨터 판독 가능한 기억 매체
KR101488855B1 (ko) 2006-03-10 2015-02-04 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 티타네이트, 란타네이트 및 탄탈레이트 유전막의 원자층 증착 및 화학 증기 증착용 전구체 조성물
JP2007266464A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体集積回路装置の製造方法
US7833358B2 (en) * 2006-04-07 2010-11-16 Applied Materials, Inc. Method of recovering valuable material from exhaust gas stream of a reaction chamber
DE102006027932A1 (de) * 2006-06-14 2007-12-20 Aixtron Ag Verfahren zum selbstlimitierenden Abscheiden ein oder mehrerer Monolagen
TW200831694A (en) * 2007-01-17 2008-08-01 Advanced Tech Materials Precursor compositions for ALD/CVD of group II ruthenate thin films
US7737028B2 (en) * 2007-09-28 2010-06-15 Applied Materials, Inc. Selective ruthenium deposition on copper materials
US20090236908A1 (en) * 2008-03-21 2009-09-24 Kun-Woo Park Reservoir capacitor and semiconductor memory device including the same
US8274777B2 (en) * 2008-04-08 2012-09-25 Micron Technology, Inc. High aspect ratio openings
JP4764461B2 (ja) * 2008-09-17 2011-09-07 株式会社東芝 半導体装置
US8663735B2 (en) * 2009-02-13 2014-03-04 Advanced Technology Materials, Inc. In situ generation of RuO4 for ALD of Ru and Ru related materials
KR101676060B1 (ko) 2009-03-17 2016-11-14 엔테그리스, 아이엔씨. 보조 금속 종과 함께 루테늄을 침착시키기 위한 방법 및 조성물
KR101096840B1 (ko) * 2010-01-04 2011-12-22 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US9443736B2 (en) 2012-05-25 2016-09-13 Entegris, Inc. Silylene compositions and methods of use thereof
WO2014124056A1 (en) 2013-02-08 2014-08-14 Advanced Technology Materials, Inc. Ald processes for low leakage current and low equivalent oxide thickness bitao films
KR20180058757A (ko) * 2015-09-23 2018-06-01 난양 테크놀러지컬 유니버시티 반도체 장치 및 반도체 장치 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317377A (ja) * 1998-05-07 1999-11-16 Mitsubishi Electric Corp 電極形成用ｃｖｄ原料、およびそれを用いて形成されたキャパシタ用電極、配線膜
JPH11340435A (ja) * 1998-05-22 1999-12-10 Toshiba Corp 半導体装置の製造方法
WO2000022658A1 (fr) * 1998-10-14 2000-04-20 Hitachi, Ltd. Dispositif semi-conducteur et son procede de fabrication
KR20010010998A (ko) * 1999-07-24 2001-02-15 김영환 반도체 메모리 소자의 캐패시터 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5314727A (en) * 1992-07-28 1994-05-24 Minnesota Mining & Mfg. Co./Regents Of The University Of Minnesota Chemical vapor deposition of iron, ruthenium, and osmium
US6284655B1 (en) * 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
JP4152028B2 (ja) * 1999-01-25 2008-09-17 株式会社Ａｄｅｋａ ルテニウム系薄膜の製造方法
US6440495B1 (en) * 2000-08-03 2002-08-27 Applied Materials, Inc. Chemical vapor deposition of ruthenium films for metal electrode applications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11317377A (ja) * 1998-05-07 1999-11-16 Mitsubishi Electric Corp 電極形成用ｃｖｄ原料、およびそれを用いて形成されたキャパシタ用電極、配線膜
JPH11340435A (ja) * 1998-05-22 1999-12-10 Toshiba Corp 半導体装置の製造方法
WO2000022658A1 (fr) * 1998-10-14 2000-04-20 Hitachi, Ltd. Dispositif semi-conducteur et son procede de fabrication
KR20010010998A (ko) * 1999-07-24 2001-02-15 김영환 반도체 메모리 소자의 캐패시터 형성 방법

Also Published As

Publication number Publication date
JP2002285333A (ja) 2002-10-03
US20040171210A1 (en) 2004-09-02
US20020192899A1 (en) 2002-12-19
US6992022B2 (en) 2006-01-31
TW557501B (en) 2003-10-11
US6743739B2 (en) 2004-06-01

Similar Documents

Publication Publication Date Title
KR20020076147A (ko) 반도체 장치의 제조 방법
US7259058B2 (en) Fabricating method of semiconductor integrated circuits
KR100737192B1 (ko) 반도체 장치 및 그 제조 방법
KR100307463B1 (ko) 박막형성방법 및 반도체장치의 제조방법
US6881260B2 (en) Process for direct deposition of ALD RhO2
US7291530B2 (en) Semiconductor storage device and method of manufacturing the same
US7071053B2 (en) Method of forming capacitor with ruthenium top and bottom electrodes by MOCVD
US6512297B2 (en) CVD source material for forming an electrode, and electrode and wiring film for capacitor formed therefrom
US6770525B2 (en) Method of fabricating capacitors for semiconductor devices
US7271053B2 (en) Methods of forming capacitors and electronic devices
US6376299B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US20010006833A1 (en) Method for fabricating a capacitor for a semiconductor device
US6297122B1 (en) Method of forming conductive film and capacitor
US6541330B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6235649B1 (en) Method of forming high dielectric constant thin film and method of manufacturing semiconductor device
JP4041396B2 (ja) 半導体装置の製造方法
US6734100B2 (en) Method of forming ruthenium thin film using plasma enhanced process
KR100507246B1 (ko) 반도체 장치의 제조 방법
JP2002033462A (ja) 半導体装置の製造方法
KR100474592B1 (ko) 캐패시터 형성 방법
JP2001244434A (ja) 半導体記憶装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application