KR20020057057A - 고전압 레귤레이션 회로 - Google Patents

고전압 레귤레이션 회로 Download PDF

Info

Publication number
KR20020057057A
KR20020057057A KR1020000087296A KR20000087296A KR20020057057A KR 20020057057 A KR20020057057 A KR 20020057057A KR 1020000087296 A KR1020000087296 A KR 1020000087296A KR 20000087296 A KR20000087296 A KR 20000087296A KR 20020057057 A KR20020057057 A KR 20020057057A
Authority
KR
South Korea
Prior art keywords
high voltage
regulation circuit
voltage regulation
level
mos transistor
Prior art date
Application number
KR1020000087296A
Other languages
English (en)
Other versions
KR100364428B1 (ko
Inventor
김용환
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000087296A priority Critical patent/KR100364428B1/ko
Priority to US10/028,671 priority patent/US6559628B2/en
Publication of KR20020057057A publication Critical patent/KR20020057057A/ko
Application granted granted Critical
Publication of KR100364428B1 publication Critical patent/KR100364428B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/462—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/467—Sources with noise compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

본 발명에 따른 고전압 레귤레이션 회로는 정상시에는 고전압 레귤레이터내의 차동 증폭기를 이용하여 저항분배방식으로 출력전압을 레귤레이션하고, 노이즈가 입력되면 고전압 레귤레이터의 저항 양단에 일정한 전류가 흐르도록 하여 고전압을 레귤레이션한다.

Description

고전압 레귤레이션 회로{HIGH VOLTAGE REGULATION CIRCUIT}
본 발명은 반도체 메모리장치에 관한 것으로서, 특히 고전압을 사용하는 디바이스에서 노이즈의 영향을 줄일 수 있는 고전압 레귤레이션 회로에 관한 것이다.
도 1은 종래의 고전압 레귤레이션 회로로서, 미합중국 특허(USp No. 5,497,119)에 기재된 테드로우(Tedrow)의 레귤레이션회로이다.
도 1에 도시된 바와같이, 종래의 고전압 레귤레이션 회로는 샘플/홀드회로(501)와 레귤레이터회로(503)를 포함한다. 이때, 입력전압(VIN)은 프로그램전압(Vpp)이며, 출력전압(VOUT)은 프로그래밍을 위하여 메모리셀들의 게이트로 인가되는 게이트 전압이다.
샘플/홀드회로(501)는 입력전압(VIN)을 샘플링하여 기준전압(Vref)을 발생하는 입력회로(505)와, 발생된 기준전압(Vref)을 샘플 인에이블신호(SMPLEN)에 따라 스위칭하는 스위치(510)와, 스위치(510)를 통해 입력된 기준전압(Vref)을 일정 시간동안 홀드하는 전압기준회로(515)로 구성된다. 이때, 입력회로(505)는 전압 분배기의 역할을 수행하는 동일한 2개의 저항(R1,R2)으로 구성되고 스위치(510)는 NMO트랜지스터(N1)로 구성된다. 또한, 전압기준회로(515)는 캐폐시터(C1)로 구성된다.
레귤레이터회로(503)는 비반전단자는 전압 기준회로(515)의 출력단자와 접속되고, 반전단자는 출력단자에 접속된 오피앰프(operational amplifier)(520)와,오피앰프(520)의 출력전압을 분배하여 출력전압((VOUT)의 범위를 조절하는 프로그래머블 디바이더회로(525)로 구성된다.
또한, 프로그래머블 디바이더회로(525)는 오피앰프(520)의 출력단자와 접지(Vss)사이에서 직렬 연결된 동일한 복수의 저항(R3-Rk)들과, 복수의 저항(R3-Rk)의 일측노드와 출력단자사이에 병렬 접속되어 출력전압(VOUT)을 스위칭하는 복수의 NMOS트랜지스터(N2-Nk)들로 구성된다. 이때, 복수의 NMOS트랜지스터(N2-Nk)들의 동작은 알고리즘에 따라 제어엔진(미도시)에서 제공된 제어전압에 의해 조절된다.
이와같이 구성된 종래의 고전압 레귤레이션 회로의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다.
입력회로(505)는 저항(R1,R2)을 이용하여 Vpp레벨의 입력전압(VIN)을 샘플링하여, Vpp/2레벨을 갖는 기준전압(Vref)을 발생한다.
이 상태에서 샘플 인에이블신호(SMPLEN)가 하이레벨이 되면 스위치(510)의 NMOS트랜지스터(N1)가 턴온되고, 그 턴온된 NMOS트랜지스터(N1)을 통하여 입력회로(505)에서 출력된 기준전압(Vref)이 전압기준회로(515)의 캐폐시터(C1)에 충전된다.
이후, 샘플 인에이블신호(SMPLEN)가 로우레벨이 되면 입력회로(505)와 전압기준회로(515)의 접속이 끊기기 때문에 전압기준회로(515)의 캐폐시터(C1)는 충전된 기준전압(Vref)을 소정시간동안(약 1 msec) 홀드한다.
따라서, 레귤레이터회로(503)에서는 출력전압(VOUT)의 레벨을 결정하기 위하여 프로그래머블 디바이더회로(525)내의 저항비를 결정하고, 그 결정된 저항비에 따라 오피앰프(520)의 비반전입력인 기준전압(Vref)을 기준으로 출력전압(VOUT)을 레큘레이션한다. 이때, 출력전압(VOUT)은 다음 식에 의해 결정된다.
출력전압(VOUT) = Vref * (1+R3/Rt)
여기서, Rt는 프로그래머블 디바이더회로(525)에 의해 결정된 저항의 합이다.
즉, 저항(R3-Rk)들은 일정하게 증가되는 출력전압(VOUT)을 제공하기 위해 동일한 저항값을 갖는다. 따라서, 구현된 특정 프로그래밍 알고리즘에 의해 요구된 출력전압을 제공하기 위하여 제어엔진은 최대전압, 최소전압 및 단계크기를 유효하게 정의한다. 예를들어 출력전압(VOUT)의 범위는 최소 2.7V로부터 최대 10.8V까지로 설정되고 20mV씩 증가되도록 할 수 있으며, 이 경우 오피앰프(520)의 출력단자에서의 전압은 10.8V이고, 저항(Rk)에서의 전압은 2.7V가 된다.
이후 출력전압(VOUT)의 레큘레이션이 완료되면 제어엔진은 복수의 NMOS트랜지스터(N2-Nk)들중의 하나를 턴온시킴으로써 턴온된 NMOS트랜지스터를 통하여 출력전압(VOUT)이 플레쉬메모리로 출력된다.
그런데, 종래의 고전압 레귤레이션 회로는 기준전압이 노이즈에 의해 변화되면 출력전압은 기준전압 노이즈의 1+R3/Rt배만큼 변하게 된다. 즉, 종래의 고전압 레귤레이션 회로에서는 정수배로 증폭된 기준전압 노이즈가 출력전압에 나타나기 때문에 안정적인 출력전압을 제공할 수 없는 문제점이 있었다.
따라서, 본 발명의 목적은 고전압을 사용하는 디바이스에서 노이즈의 영향을 최소화할 수 있는 고전압 레귤레이터션 회로를 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 고전압 레귤레이션 회로는 정상시에는 고전압 레귤레이터내의 차동 증폭기를 이용하여 저항분배방식으로 출력전압을 레귤레이션하고, 노이즈가 입력되면 일정한 전류를 고전압 레귤레이터의 저항 양단에 흐르도록 하여 고전압을 레귤레이션하는 고전압 레귤레이션회로와; 출력전압이 노이즈에 의해 소정 레벨이하로 떨어지는 것을 감지하여 고전압 레귤레이션 동작을 제어하는 고전압 레벨감지부와; 전류소스를 구비하여 일정한 전류를 고전압 레귤레이션회로에 제공하는 전류미러부로 구성된 것을 특징으로 한다.
그리고, 상기 고전압 레귤레이션회로는 고전압과 접지사이에 직렬 접속된 제1MOS트랜지스터, 제1,제2저항 및 제2NMOS트랜지스터와, 제1NMOS트랜지스터에 접속된 차동 증폭기를 갖는 고전압 레귤레이터와; 제1NMOS트랜지스터와 병렬 접속되고 게이트로 반전된 레벨 감지신호가 입력되는 제1패스 트랜지스터와; 제2NMOS트랜지스터와 병렬 접속되고 게이트는 전류미러부에 접속된 제2패스 트랜지스터와; 차동증폭기의 출력단자와 접지사이에 접속되고 게이트로 반전된 레벨감지신호가 입력되는 제3NMOS트랜지스터와; 반전된 레벨 감지신호에 따라 제2MOS트랜지스터의 동작을 제어하기 위한 제4NMOS트랜지스터와; 반전된 레벨 감지신호에 따라 제2패스 트랜지스터의 동작을 제어하기 위한 제5NMOS트랜지스터로 구성된다.
도 1은 종래의 고전압 레귤레이션 회로
도 2는 본 발명에 따른 고전압 레귤레이션 회로
도 3은 도 2에서 각 부의 동작 타이밍도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
10 : 고전압 레귤레이터11 : 차동 증폭기
12,13,15,16,18 : NMOS트랜지스터
14,17 : 패스 트랜지스터 100 : 고전압 레귤레이터부
200 : 레벨감지부 300 : 전류미러부
이하, 본 발명의 바람직한 실시예를 도면을 참조하여 설명하면 다음과 같다.
일반적인 고전압 레귤레이터는 차동 증폭기를 이용한 저항분배방식으로 출력전압을 레귤레이션한다. 따라서, 본 발명은 기본적으로 차동 증폭기를 이용한 저항분배방식을 이용하며, 노이즈가 발생되면 차동증폭기를 이용하지 않고 전류미러를 이용하여 일정 전류를 저항의 양단에 재공함으로써 차동증폭기에 의한 노이즈의 증폭을 방지한다.
도 2는 본 발명에 따른 고전압 레귤레이션 회로의 구성도이다.
도 2에 도시된 바와같이, 본 발명에 따른 고전압 레귤레이션 회로는 기준전압(VREF)에 따라 출력전압(VOUT)을 레귤레이션하는 고전압 레귤레이터부(100)와, 노이즈에 의한 출력전압(VOUT)의 레벨변화를 감지하는 레벨감지부(200)와, 노이즈에 의해 출력전압(VOUT)의 레벨이 변화하면 고전압 레귤레이터부(100)의 동작전류를 일정하게 유지하기 위한 전류미러부(300)로 구성된다.
고전압 레귤레이터부(100)는 고전압 레귤레이터(10)와, 그 고전압 레귤레이터(10)의 동작을 제어하기 위한 각종 NMOS트랜지스터(14-18)들로 구성된다. 즉, NMOS트랜지스터(15),(16)들은 레벨 감지신호(DET)에 따라 각각 차동증폭기(11)와 NMOS트랜지스터(13)의 동작을 제어하고, 패스(Pass) 트랜지스터(14),(17)들은 노이즈발생시 전류미러방식으로 출력전압(VOUT)을 레귤레이션하기 위해 고전압 레귤레이터(10)에 일정 전류를 제공하며, NMOS트랜지스터(18)는 레벨 감지신호(DET)에 따라 패스 트랜지스터(17)의 동작을 제어한다.
이와같이 구성된 본 발명에 따른 고전압 레귤레이션 회로의 동작을 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 3의 (A)에 도시된 바와같이, 인에이블신호(EN)가 하이레벨이 되면 NMOS트랜지스터(13)가 턴온되어 고전압 레귤레이터(10)가 동작을 개시한다. 이때, 도 (3)의 (B)에 도시된 같이 고전압(VHI)은 출력전압(VOUT)보다 높은 전압으로서 차동 증폭기(11)의 동작전압인 동시에 출력전압(VOUT)의 소스전압이다.
이때, 레벨 감지부(200)는 감지동작을 수행하지 않기 때문에 레벨 감지부(200)에서 출력되는 레벨 감지신호(DET)는 도 3의 (C)와 같이 하이레벨이 되며, 감지신호(DET)가 하이레벨이 되면 NMOS트랜지스터(18)가 턴온되어 패스 트랜지스터(17)는 턴오프되고, 인버터(IN1)에서 반전된 로우레벨의 감지신호(DET)에 의해 패스 트랜지스터(14)와 NMOS트랜지스터(15,16)들이 턴오프된다.
제3도의 (C)에 도시된 바와같이, 출력전압(VOUT)의 레벨이 저항(R1,R2)과 기준전압(VREF)에 의해 정해진 레벨(L1)보다 낮으면 레귤레이션 전압(VREG)은 기준전압(VREF)보다 낮게 된다. 따라서, 차동 증폭기(11)의 출력신호에 의해 NMOS트랜지스터(12)가 턴온되어 출력전압(VOUT)의 레벨이 정해진 레벨(V1)로 상승하기 시작한다. 이때, 출력전압(VOUT)이 정해진 레벨(V1)로 셋업(Setup)되는데 걸리는 시간은 내부 스펙(Spec)에 정해져 있으며, 셋업시간이 경과되면 출력전압(VOUT)은 일정하게 유지된다.
이 상태에서 칩은 출력전압(VOUT)을 이용하여 메인동작(리드,프로그램 및 소거)을 시작하게 되는데, 칩이 메인동작을 시작하면 이 시점에서 레벨 감지부(200)가 동작되어 출력전압(VOUT)의 레벨변화를 감지하게 된다.
만약, 노이즈가 입력되어 기준전압(VREF)이 노이즈에 의해 변화되면 도 3의 (C)에도시된 바와같이 출력전압(VUT)은 정해진 레벨(V1)보다 낮아지게 된다. 이후, 출력전압(VOUT)레벨이 낮아져 정해진 레벨(V1)과 Vn이상 차이가 나면 레벨감지부(200)는 도 3의 (C)와 같이 감지신호(DET)를 하이레벨에서 로우레벨로 천이시킨다.
따라서, 로우레벨의 감지신호(DET)에 의해 NMOS트랜지시터(13,18)는 턴오프되고, 패스 트랜지스터(14)와 NMOS트랜지스터(15,16)들은 턴온되기 때문에, 고전압 레귤레이터(10)는 차동증폭기(11)의 동작에 영향을 받지 않게 된다. 이때, 패스 트랜지스터(17)는 전류미러부(300)의 NMOS트랜지스터(32)와 전류미러를 형성하기 때문에, 패스 트랜지스터(17)에도 전류원(31)에 흐르는 전류(I1)과 동일한 전류가 흐르게 된다.
따라서, 패스 트랜지스터(17)와 저항(R1,R2)를 통하여 일정한 전류(I1)가 흐르기 때문에 출력전압(VOUT)은 종래와 같이 증폭된 노이즈의 영향을 받는 것이 아니라 단순히 입력된 노이즈의 영향밖에 받지 않는다.
이후, 출력전압(Vout)의 레벨이 다시 증가하면 도 3의 (D)와 같이 레벨감지부(200)에서 출력되는 레벨감지신호(DET)가 다시 로우레벨에서 하이레벨로 천이하기 때문에 정상적으로 차동 증폭기를 이용한 저항분배방식을 이용하여 출력전압을 레귤레이션한다.
그리고, 본 발명에서 선행된 실시예들은 단지 한 예로서 청구범위를 한정하지 않으며, 여러가지의 대안, 수정 및 변경들이 통상의 지식을 갖춘자에게 자명한 것이 될 것이다.
상술한 바와같이, 본 발명에 따른 고전압 레귤레이션 회로는 노이즈가 발생되면 차동증폭기를 이용하지 않고 전류미러를 이용하여 출력전압을 레귤레이션한다. 즉, 번 발명은 노이즈 입력시 고전압 레귤레이터의 저항의 양단에 전류미러에 흐르는 전류와 동일한 전류가 흐르도록 함으로써, 종래 차동증폭기에 의한 노이즈 증폭을 방지하여 노이즈 영항을 최소화할 수 있는 효과가 있다.

Claims (10)

  1. 노이즈가 입력되면 일정한 전류를 고전압 레귤레이터의 저항 양단에 흐르도록 하여 고전압을 레귤레이션하는 고전압 레귤레이션회로와;
    출력전압이 노이즈에 의해 소정 레벨이하로 떨어지는 것을 감지하여 고전압 레귤레이션 동작을 제어하는 고전압 레벨감지부와;
    전류소스를 구비하여 일정한 전류를 고전압 레귤레이션회로에 제공하는 전류미러부로 구성된 것을 특징으로 하는 고전압 레귤레이션 회로.
  2. 제1항에 있어서, 상기 고전압 레귤레이션회로는
    정상시에는 고전압 레귤레이터내의 차동 증폭기를 이용하여 저항분배방식으로 출력전압을 레귤레이션하는 것을 특징으로 하는 고전압 레귤레이션 회로.
  3. 제1항에 있어서, 상기 고전압 레벨감지부는
    출력전압이 정해진 레벨로 셋업될 때 감지동작을 개시하는 것을 특징으로 하는 고전압 레귤레이션 회로.
  4. 제1항에 있어서, 상기 고전압 레귤레이션회로는
    고전압과 접지사이에 직렬 접속된 제1MOS트랜지스터, 제1,제2저항 및 제2MOS트랜지스터와, 제1MOS트랜지스터에 접속된 차동 증폭기를 갖는 고전압 레귤레이터와;
    제1MOS트랜지스터와 병렬 접속된 제1패스 트랜지스터와;
    제2MOS트랜지스터와 병렬 접속된 제2패스 트랜지스터와;
    차동증폭기의 출력단자와 접지사이에 접속된 제3MOS트랜지스터로 구성된 것을 특징으로 하는 고전압 레귤레이션 회로.
  5. 제4항에 있어서, 반전된 레벨 감지신호에 따라 제2MOS트랜지스터의 동작을 제어하기 위한 제4MOS트랜지스터를 추가로 포함하는 것을 특징으로 하는 고전압 레귤레이션 회로.
  6. 제4항에 있어서, 레벨 감지신호에 따라 제2패스 트랜지스터의 동작을 제어하기 위한 제5MOS트랜지스터를 추가로 포함하는 것을 특징으로 하는 고전압 레귤레이션 회로.
  7. 제4항에 있어서, 상기 고전압은
    전원전압보다 높은 전압인 것을 특징으로 하는 고전압 레귤레이션 회로.
  8. 제4항에 있어서, 상기 제1-제3MOS트렌지스터와 제1,제2패스 트랜지스터는
    NMOS트랜지스터인 것을 특징으로 하는 고전압 레귤레이션 회로.
  9. 제4항에 있어서, 상기 제1,제2MOS트랜지스터는 레벨감지신호가 액티브될 때 턴오프되고, 제1,제2패스 트랜지스터는 레벨감지신호가 액티브될 때 턴온되는 것을 특징으로 하는 고전압 레귤레이션 회로.
  10. 제4항에 있어서, 상기 제2패스 트랜지스터에는
    레벨감지신호가 액티브될 때 전류미러부의 전류소스와 동일한 전류가 흐르는 것을 특징으로 하는 고전압 레귤레이션 회로.
KR1020000087296A 2000-12-30 2000-12-30 고전압 레귤레이션 회로 KR100364428B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000087296A KR100364428B1 (ko) 2000-12-30 2000-12-30 고전압 레귤레이션 회로
US10/028,671 US6559628B2 (en) 2000-12-30 2001-12-28 High voltage regulation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000087296A KR100364428B1 (ko) 2000-12-30 2000-12-30 고전압 레귤레이션 회로

Publications (2)

Publication Number Publication Date
KR20020057057A true KR20020057057A (ko) 2002-07-11
KR100364428B1 KR100364428B1 (ko) 2002-12-11

Family

ID=19704127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000087296A KR100364428B1 (ko) 2000-12-30 2000-12-30 고전압 레귤레이션 회로

Country Status (2)

Country Link
US (1) US6559628B2 (ko)
KR (1) KR100364428B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101508391B1 (ko) * 2008-02-25 2015-04-06 세이코 인스트루 가부시키가이샤 전압 레귤레이터

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI265672B (en) * 2004-12-29 2006-11-01 Inventec Corp Testing device for output power source of memory
JP5085233B2 (ja) * 2007-08-28 2012-11-28 ルネサスエレクトロニクス株式会社 基準電圧発生回路及びタイマ回路
JP5674594B2 (ja) * 2010-08-27 2015-02-25 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の駆動方法
US9374048B2 (en) 2013-08-20 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Signal processing device, and driving method and program thereof
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
TWI652885B (zh) * 2014-08-20 2019-03-01 力智電子股份有限公司 電源管理裝置、直流對直流控制電路及其晶片致能方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3840797A (en) * 1970-12-28 1974-10-08 Us Navy Related power supply
JPH0744648B2 (ja) * 1982-12-08 1995-05-15 池上通信機株式会社 高圧安定回路
US4912393A (en) * 1986-03-12 1990-03-27 Beltone Electronics Corporation Voltage regulator with variable reference outputs for a hearing aid
KR910001293B1 (ko) * 1986-03-31 1991-02-28 가부시키가이샤 도시바 전원전압검출회로
US5120993A (en) * 1990-02-05 1992-06-09 Texas Instruments Incorporated Substrate bias voltage detection circuit
US5189599A (en) * 1991-08-14 1993-02-23 Zenith Electronics Corporation High voltage regulator for an integrated horizontal sweep system
US5497119A (en) 1994-06-01 1996-03-05 Intel Corporation High precision voltage regulation circuit for programming multilevel flash memory
US6037762A (en) * 1997-12-19 2000-03-14 Texas Instruments Incorporated Voltage detector having improved characteristics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101508391B1 (ko) * 2008-02-25 2015-04-06 세이코 인스트루 가부시키가이샤 전압 레귤레이터

Also Published As

Publication number Publication date
US6559628B2 (en) 2003-05-06
US20020084775A1 (en) 2002-07-04
KR100364428B1 (ko) 2002-12-11

Similar Documents

Publication Publication Date Title
TWI489239B (zh) 電壓調節器
KR100362700B1 (ko) 반도체 메모리 장치의 전압 레귤레이터 회로
US7626792B2 (en) Power supply control apparatus including highly-reliable overcurrent detecting circuit
US7272059B2 (en) Sensing circuit for a semiconductor memory
EP0157905A2 (en) Semiconductor device
US8390265B2 (en) Circuit for generating reference voltage of semiconductor memory apparatus
US7859322B2 (en) Internal power-supply circuit
KR950025774A (ko) 더 안정된 기준 전위를 발생하는 기준 전위 발생회로, 검출된 전위가 소정의 레벨에 도달해 있는지의 여부를 판정하는 전위 검출회로 및 이것을 구비한 반도체 집적회로 장치
KR100818105B1 (ko) 내부 전압 발생 회로
US5940322A (en) Constant voltage generating circuit with improved line voltage control
US5592121A (en) Internal power-supply voltage supplier of semiconductor integrated circuit
KR100295055B1 (ko) 전압조정이가능한내부전원회로를갖는반도체메모리장치
KR100364428B1 (ko) 고전압 레귤레이션 회로
US20030085754A1 (en) Internal power voltage generating circuit
JP2002260393A (ja) 昇圧電圧発生回路
KR100336840B1 (ko) 반도체 메모리 장치의 감지 증폭기
KR100259349B1 (ko) 백바이어스 전압레벨 검출기
US7283413B2 (en) Sense amplifier and method for generating variable reference level
KR100455442B1 (ko) 저전압 검출기
JP2006507621A (ja) 高速で、安定した、高精度なビット線電圧を生成するためのカスコード増幅回路
JP2003150255A (ja) 電源回路
US6667908B2 (en) Reading circuit for a non-volatile memory
CN112119592B (zh) 蓄电池充电及测量电路
KR100761358B1 (ko) 반도체 기억 소자 및 그의 내부 전압 조절 방법
KR20090091061A (ko) 비휘발성 반도체 기억 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20001230

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20021029

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20021128

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20021129

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20051019

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20061026

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20071025

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20081027

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20091028

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20101025

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20111024

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20121022

Start annual number: 11

End annual number: 11

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee