JPH0744648B2 - 高圧安定回路 - Google Patents
高圧安定回路Info
- Publication number
- JPH0744648B2 JPH0744648B2 JP57213937A JP21393782A JPH0744648B2 JP H0744648 B2 JPH0744648 B2 JP H0744648B2 JP 57213937 A JP57213937 A JP 57213937A JP 21393782 A JP21393782 A JP 21393782A JP H0744648 B2 JPH0744648 B2 JP H0744648B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- high voltage
- collector
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/18—Generation of supply voltages, in combination with electron beam deflecting
- H04N3/185—Maintaining dc voltage constant
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 本発明は、ブラウン管を使用した監視装置、テレビジヨ
ン受像機または表示装置等に好適な高圧安定回路に関す
るものである。
ン受像機または表示装置等に好適な高圧安定回路に関す
るものである。
従来、高圧変動の除去を重要視する監視装置等では、一
般にその回路構成が複雑化するにもかかわらず高圧発生
回路と水平偏向回路とを分離させ、高圧発生回路内に安
定化回路を設けていた。しかしながら、低廉化および省
電力化の面では、高圧発生回路と水平偏向回路とを共用
してフライバツクトランスで高圧を発生させるいわゆる
フライバツクトランス方式の高圧回路の方が優れてい
る。
般にその回路構成が複雑化するにもかかわらず高圧発生
回路と水平偏向回路とを分離させ、高圧発生回路内に安
定化回路を設けていた。しかしながら、低廉化および省
電力化の面では、高圧発生回路と水平偏向回路とを共用
してフライバツクトランスで高圧を発生させるいわゆる
フライバツクトランス方式の高圧回路の方が優れてい
る。
第１図は、安定化が図られていない上述の様な従来のフ
ライバツクトランス方式の高圧回路の構成例を示し、こ
こで、水平出力トランジスタQ1のベースに駆動パルスを
供給すると、水平偏向パルスが生じ、その水平偏向パル
スの帰線期間においてコレクタパルス電圧VCPが発生
し、この電圧VCPをフライバツクトランスFBTで昇圧して
高圧にした後、さらに高圧整流用ダイオードD1で整流を
行つて直流電圧HVの出力を得ている。D2はダンパダイオ
ード、Ctは共振用コンデンサ、Lyは偏向コイル、Csは直
流阻止用コンデンサであり、フライバツクトランスFBT
の１次側の端子には直流電圧VCCが供給されている。
ライバツクトランス方式の高圧回路の構成例を示し、こ
こで、水平出力トランジスタQ1のベースに駆動パルスを
供給すると、水平偏向パルスが生じ、その水平偏向パル
スの帰線期間においてコレクタパルス電圧VCPが発生
し、この電圧VCPをフライバツクトランスFBTで昇圧して
高圧にした後、さらに高圧整流用ダイオードD1で整流を
行つて直流電圧HVの出力を得ている。D2はダンパダイオ
ード、Ctは共振用コンデンサ、Lyは偏向コイル、Csは直
流阻止用コンデンサであり、フライバツクトランスFBT
の１次側の端子には直流電圧VCCが供給されている。
上述のコレクタパルス電圧VCPは、一般に次式で示され
る。
る。
THは水平偏向周波数の１周期の期間、TRは帰線期間であ
る。
る。
また、高圧回路の負荷が一定の場合には、直流高圧VHは
コレクタパルス電圧VCPに比例する。従つて、高圧負荷
が変動して直流電圧VHが低下したときには、それに比例
して（１）式の帰線期間TRを短縮していけば、コレクタ
パルス電圧VCPが増加し、直流高圧HVの低下を防ぐ方向
に動作することとなる。
コレクタパルス電圧VCPに比例する。従つて、高圧負荷
が変動して直流電圧VHが低下したときには、それに比例
して（１）式の帰線期間TRを短縮していけば、コレクタ
パルス電圧VCPが増加し、直流高圧HVの低下を防ぐ方向
に動作することとなる。
さらに、帰線期間TRは一般に次式で示される。
Lyiは偏向コイルLyのインダクタンス、Ctcは共振用コン
デンサCtの静電容量である。
デンサCtの静電容量である。
よつて、上述の（１）式および（２）式から偏向コイル
LyのインダクタンスLyiあるいは共振用コンデンサCtの
静電容量Ctcのいずれか一方、またはこれらの両方を高
圧負荷変動に応じて変化させれば、直流電圧HVの安定化
が得られることがわかる。
LyのインダクタンスLyiあるいは共振用コンデンサCtの
静電容量Ctcのいずれか一方、またはこれらの両方を高
圧負荷変動に応じて変化させれば、直流電圧HVの安定化
が得られることがわかる。
しかし、上述のインダクタンスLyiを変化させる従来の
リアクトル方式のものは、過渡応答性の悪さ、重量が重
い、大型、製造費用が高い等の欠点があつた。そこで、
上述の共振用コンデンサCtの静電容量Ctcを変化させて
コレクタパルス電圧Vcpを制御するようにした高圧安定
回路が、特開昭56−134879号公報に開示されている。し
かしながら、そのような従来回路では、上述の帰線期間
TR以外にも連続的に制御動作するため、回路損失が大き
くなり、その結果、省電力化が得られないと共に発熱に
基づく回路の不安定化が生ずるという問題点があつた。
リアクトル方式のものは、過渡応答性の悪さ、重量が重
い、大型、製造費用が高い等の欠点があつた。そこで、
上述の共振用コンデンサCtの静電容量Ctcを変化させて
コレクタパルス電圧Vcpを制御するようにした高圧安定
回路が、特開昭56−134879号公報に開示されている。し
かしながら、そのような従来回路では、上述の帰線期間
TR以外にも連続的に制御動作するため、回路損失が大き
くなり、その結果、省電力化が得られないと共に発熱に
基づく回路の不安定化が生ずるという問題点があつた。
本発明の目的は、上述した欠点を除去し、帰線期間制御
回路を水平偏向パルスの帰線期間でのみ動作させて、直
流電圧の負荷変動等による電圧変動を検出して帰線期間
を制御することにより、直流高圧の安定化と省電力化が
得られ、かつ、発熱に基づく回路の不安定化を解消でき
るようにした高圧安定回路を提供することにある。
回路を水平偏向パルスの帰線期間でのみ動作させて、直
流電圧の負荷変動等による電圧変動を検出して帰線期間
を制御することにより、直流高圧の安定化と省電力化が
得られ、かつ、発熱に基づく回路の不安定化を解消でき
るようにした高圧安定回路を提供することにある。
かかる目的を達成するために本発明は水平偏向回路（Q
1,D2,Ct″,Ly,Cs）からの水平偏向パルスの帰線期間に
生じるパルス電圧（Vcp）を昇圧して高圧（HV）を得る
高圧発生手段（FBT,D1）と、制御トランジスタ（Q2）
と、該トランジスタのベース電極とコレクター電極の間
に接続されたコンデンサー（CB）と、前記制御トランジ
スタ（Q2）のベース電極とエミッタ電極間に接続された
抵抗（Rv）と、前記パルス電圧を前記制御トランジスタ
（Q2）のコレクタに供給し得るコンデンサー（Ct′）と
からなり、前記帰線期間の前半部および後半部において
のみスイッチング動作をする帰線期間制御手段と、前記
スイッチング動作の期間を制御するスイッチング制御手
段（Rv）とを具備したことを特徴とするものである。
1,D2,Ct″,Ly,Cs）からの水平偏向パルスの帰線期間に
生じるパルス電圧（Vcp）を昇圧して高圧（HV）を得る
高圧発生手段（FBT,D1）と、制御トランジスタ（Q2）
と、該トランジスタのベース電極とコレクター電極の間
に接続されたコンデンサー（CB）と、前記制御トランジ
スタ（Q2）のベース電極とエミッタ電極間に接続された
抵抗（Rv）と、前記パルス電圧を前記制御トランジスタ
（Q2）のコレクタに供給し得るコンデンサー（Ct′）と
からなり、前記帰線期間の前半部および後半部において
のみスイッチング動作をする帰線期間制御手段と、前記
スイッチング動作の期間を制御するスイッチング制御手
段（Rv）とを具備したことを特徴とするものである。
以下、図面を参照して本発明を詳細に説明する。
第２図は本発明高圧安定回路の構成の一例を示し、第１
図と同様の部分には同一符号を付して、その詳細な説明
を省略する。ここで、１はフライバツクトランスFBTの
１次コイルと水平出力トランジスタQ1のコレクタとの間
に接続した帰線期間制御回路であり、後述のように水平
偏向コイルLyに流れる偏向電流の帰線期間TRでのみスイ
ツチング動作して帰線期間TRを制御する。また、この帰
線期間制御回路１は、ベースに供給される制御信号によ
り上述の帰線期間TR内でのみスイツチング動作する制御
トランジスタQ2、そのトランジスタQ2のコレクタとベー
スとの間に接続した微分用コンデンサCB、トランジスタ
Q2のベースとアームとの間に接続してそのベースに印加
する電圧を設定する可変抵抗RV、トランジスタQ2のベー
スとアースと間にの可変抵抗RVと並列接続した保護用ダ
イオードD3、およびトランジスタQ1のコレクタとトラン
ジスタQ2のコレクタとの間に接続した共振用コンデンサ
Ct′とを有する。図示の様に、第１図示の共振用コンデ
ンサCtを、本例ではCt′とCt″とにそれぞれ分割して形
成する。
図と同様の部分には同一符号を付して、その詳細な説明
を省略する。ここで、１はフライバツクトランスFBTの
１次コイルと水平出力トランジスタQ1のコレクタとの間
に接続した帰線期間制御回路であり、後述のように水平
偏向コイルLyに流れる偏向電流の帰線期間TRでのみスイ
ツチング動作して帰線期間TRを制御する。また、この帰
線期間制御回路１は、ベースに供給される制御信号によ
り上述の帰線期間TR内でのみスイツチング動作する制御
トランジスタQ2、そのトランジスタQ2のコレクタとベー
スとの間に接続した微分用コンデンサCB、トランジスタ
Q2のベースとアームとの間に接続してそのベースに印加
する電圧を設定する可変抵抗RV、トランジスタQ2のベー
スとアースと間にの可変抵抗RVと並列接続した保護用ダ
イオードD3、およびトランジスタQ1のコレクタとトラン
ジスタQ2のコレクタとの間に接続した共振用コンデンサ
Ct′とを有する。図示の様に、第１図示の共振用コンデ
ンサCtを、本例ではCt′とCt″とにそれぞれ分割して形
成する。
第３図は、第２図に示したトランジスタQ2がOFFしてい
るとき、すなわち帰線期間前における等価回路を示す。
本図において、CobはトランジスタQ2のコレクタ・ベー
ス間容量を示す。本図に示す通り、トランジスタQ2がOF
Fしているときには、コンデンサCt′に流れる共振電流i
rは全て可変抵抗RVに流れ込んでいる。
るとき、すなわち帰線期間前における等価回路を示す。
本図において、CobはトランジスタQ2のコレクタ・ベー
ス間容量を示す。本図に示す通り、トランジスタQ2がOF
Fしているときには、コンデンサCt′に流れる共振電流i
rは全て可変抵抗RVに流れ込んでいる。
次に、第２図に示した回路の帰線期間中における動作
を、第４図（Ａ）〜（Ｈ）を参照して説明する。ここ
で、第４図（Ａ）は、第２図の帰線期間制御回路１を示
し、第４図（Ｂ）〜（Ｈ）はそれぞれその回路１の各部
の電流または電圧の波形を示す。
を、第４図（Ａ）〜（Ｈ）を参照して説明する。ここ
で、第４図（Ａ）は、第２図の帰線期間制御回路１を示
し、第４図（Ｂ）〜（Ｈ）はそれぞれその回路１の各部
の電流または電圧の波形を示す。
まず、コレクタパルス電圧VCPの立ち上り付近ではトラ
ンジスタQ2はOFFのままであるが、トランジスタQ2のベ
ース電位BEが、図の斜線で示す部分で、かつ、順バイア
ス電位VBESより大になったとき、コレクタ−エミッタ間
はOFF状態から導通状態となる（第４図（Ｈ）参照）。
この導通期間では、トランジスタQ2のベース電位はエミ
ッタに対し正電位となり、コレクタ・エミッタ間が導通
状態となるが、このとき第４図（Ｇ）に示すiB（トラン
ジスタQ2のベースに対して、該トランジスタの外部から
流入する測定可能な電流）は、コレクタ・ベース間容量
を介してベースから抵抗RV側へ流出する方向に流れる。
ンジスタQ2はOFFのままであるが、トランジスタQ2のベ
ース電位BEが、図の斜線で示す部分で、かつ、順バイア
ス電位VBESより大になったとき、コレクタ−エミッタ間
はOFF状態から導通状態となる（第４図（Ｈ）参照）。
この導通期間では、トランジスタQ2のベース電位はエミ
ッタに対し正電位となり、コレクタ・エミッタ間が導通
状態となるが、このとき第４図（Ｇ）に示すiB（トラン
ジスタQ2のベースに対して、該トランジスタの外部から
流入する測定可能な電流）は、コレクタ・ベース間容量
を介してベースから抵抗RV側へ流出する方向に流れる。
また、第４図（Ｃ）に示す共振電流irの波形の負の部分
（後半部）では、帰線期間の前半部でトランジスタQ2が
ONしたことによりCt′の端子間電圧が変化しているの
で、トランジスタQ2のコレクタ電位は負となる。この状
態では、ベース・コレクタ接合で形成されるダイオード
に順方向の電流が流れるようになる。従って、トランジ
スタQ2のコレクタ・エミッタ間は非導通となっている。
このベースからコレクタへ向けて流れる際の条件を、ト
ランジスタQ2のコレクタ・エミッタ間がONしたときの条
件と近づけるために、接地側からダイオードD3を介して
トランジスタQ2のベースへ流れる通路を設けてある。
（後半部）では、帰線期間の前半部でトランジスタQ2が
ONしたことによりCt′の端子間電圧が変化しているの
で、トランジスタQ2のコレクタ電位は負となる。この状
態では、ベース・コレクタ接合で形成されるダイオード
に順方向の電流が流れるようになる。従って、トランジ
スタQ2のコレクタ・エミッタ間は非導通となっている。
このベースからコレクタへ向けて流れる際の条件を、ト
ランジスタQ2のコレクタ・エミッタ間がONしたときの条
件と近づけるために、接地側からダイオードD3を介して
トランジスタQ2のベースへ流れる通路を設けてある。
上記の電流iBは、帰線帰間前半における電流icの総量で
決定される。
決定される。
なお、第４図（Ａ）中のダイオードD3はQ2ベース電位が
過大に負方向となることを防止し、トランジスタQ2の劣
化を防止する役目もある。すなわち、このダイオードD3
は、次に示すおよびの機能を果たす。
過大に負方向となることを防止し、トランジスタQ2の劣
化を防止する役目もある。すなわち、このダイオードD3
は、次に示すおよびの機能を果たす。
抵抗RVの端子間電圧降下値がベース・エミッタ間の逆
耐電圧値以上にならないようにベース電位をクランプす
る。すなわち、ベース・エミッタ間の破壊防止をする。
耐電圧値以上にならないようにベース電位をクランプす
る。すなわち、ベース・エミッタ間の破壊防止をする。
ダイオードD3を挿入することにより、抵抗RVをバイパ
スして電流が流れるようにする。
スして電流が流れるようにする。
以上述べたように、帰線パルスの立ち上り時には、C
t′,CBおよびトランジスタQ2のコレクタ−ベース間容量
によってトランジスタQ2のベースが電圧駆動されるが、
ベース・エミッタ間の電圧VBEは、抵抗RVがあるために
影響を受ける。しかし、その電圧がベース・エミッタ間
の順方向電圧より大きい場合、トランジスタQ2のベース
−エミッタ間は順バイアスされる。そして、順バイアス
される期間T1にはエミッタ・コレクタ間が導通し、他
方、逆バイアスされる期間T2にはベース・コレクタ間が
導通する。また、これらの期間T1とT2との間の期間T3に
はトランジスタT2がOFFとなる。
t′,CBおよびトランジスタQ2のコレクタ−ベース間容量
によってトランジスタQ2のベースが電圧駆動されるが、
ベース・エミッタ間の電圧VBEは、抵抗RVがあるために
影響を受ける。しかし、その電圧がベース・エミッタ間
の順方向電圧より大きい場合、トランジスタQ2のベース
−エミッタ間は順バイアスされる。そして、順バイアス
される期間T1にはエミッタ・コレクタ間が導通し、他
方、逆バイアスされる期間T2にはベース・コレクタ間が
導通する。また、これらの期間T1とT2との間の期間T3に
はトランジスタT2がOFFとなる。
また、上述の可変抵抗RVの抵抗値を変化させれば、この
抵抗RVの両端に発生する電圧VBEが変化し、上述の導通
期間T1およびT2が変化するから、トランジスタQ2のスイ
ツチング時間を変えることができる。さらに、可変抵抗
RVの抵抗値を零にすれば、トランジスタQ2のベースの電
位はエミッタと同電位になるのでトランジスタQ2は常時
OFFとなり、T1の期間は存在しなくなる。また、T1の期
間の存在により存在していたT2の期間も存在しなくなる
結果として、共振容量がコンデンサCt′とCBとの直列の
値となつて、帰線期間TRが短縮され直流高圧HVが上昇す
る。他方、可変抵抗値を増加して、トランジスタQ2に順
方向バイアス電圧を供給すると、トランジスタQ2を帰線
期間TRのほぼ全期間にわたつて導通させることができ、
上述の共振容量は、コンデンサCt′がコンデンサCt″に
並列に挿入された状態となつて増加するので、帰線期間
TRが長くなつて直流電圧HVが低下する（上述の（１）式
および（２）式参照）。よつて、可変抵抗RVの抵抗値を
直流高圧HVの変動に応じて可変にすれば、直流高圧HVの
安定化を得ることができる。
抵抗RVの両端に発生する電圧VBEが変化し、上述の導通
期間T1およびT2が変化するから、トランジスタQ2のスイ
ツチング時間を変えることができる。さらに、可変抵抗
RVの抵抗値を零にすれば、トランジスタQ2のベースの電
位はエミッタと同電位になるのでトランジスタQ2は常時
OFFとなり、T1の期間は存在しなくなる。また、T1の期
間の存在により存在していたT2の期間も存在しなくなる
結果として、共振容量がコンデンサCt′とCBとの直列の
値となつて、帰線期間TRが短縮され直流高圧HVが上昇す
る。他方、可変抵抗値を増加して、トランジスタQ2に順
方向バイアス電圧を供給すると、トランジスタQ2を帰線
期間TRのほぼ全期間にわたつて導通させることができ、
上述の共振容量は、コンデンサCt′がコンデンサCt″に
並列に挿入された状態となつて増加するので、帰線期間
TRが長くなつて直流電圧HVが低下する（上述の（１）式
および（２）式参照）。よつて、可変抵抗RVの抵抗値を
直流高圧HVの変動に応じて可変にすれば、直流高圧HVの
安定化を得ることができる。
ところで、上述の帰線期間制御回路１は、閉ループで使
用するのが高圧安定度の上から望ましい。そこで、この
点を考慮した本発明高圧安定回路の他の実施例を第５図
に示し、第２図と同様の部分には同一符号を付してその
詳細な説明を省略する。ここで、R1およびR2はそれぞれ
フライバツクトランスFBTの高圧側（２次側）で得られ
る直流高圧HVを分圧する分圧用抵抗、VR1は同じく直流
電圧HVの分圧用可変抵抗であり、これらの抵抗R1、R2お
よびVR1を互いに直列接続し、抵抗R1の一端を接地する
とともに、抵抗R2の一端を高圧整流用ダイオードD1を介
してフライバツクトランスFBTの２次側端子に接続す
る。
用するのが高圧安定度の上から望ましい。そこで、この
点を考慮した本発明高圧安定回路の他の実施例を第５図
に示し、第２図と同様の部分には同一符号を付してその
詳細な説明を省略する。ここで、R1およびR2はそれぞれ
フライバツクトランスFBTの高圧側（２次側）で得られ
る直流高圧HVを分圧する分圧用抵抗、VR1は同じく直流
電圧HVの分圧用可変抵抗であり、これらの抵抗R1、R2お
よびVR1を互いに直列接続し、抵抗R1の一端を接地する
とともに、抵抗R2の一端を高圧整流用ダイオードD1を介
してフライバツクトランスFBTの２次側端子に接続す
る。
電界効果トランジスタQ3のゲートとドレインとの間にコ
ンデンC1と抵抗R3とを直列接続し、さらにそのドレイン
とアースとの間に抵抗R4を接続する。トランジスタQ4の
コレクタとトランジスタQ2のドレインとを接続し、トラ
ンジスタQ4のエミツタとトランジスタQ2のベースとを接
続し、さらにトランジスタQ4のコレクタには基準電圧V
REFとして監視装置等の主電源、例えば110Vを供給す
る。また、トランジスタQ4のコレクタと電界効果トラン
ジスタQ3のゲートとの間に、過電圧印加防止用の保護ダ
イオードD4を接続する。
ンデンC1と抵抗R3とを直列接続し、さらにそのドレイン
とアースとの間に抵抗R4を接続する。トランジスタQ4の
コレクタとトランジスタQ2のドレインとを接続し、トラ
ンジスタQ4のエミツタとトランジスタQ2のベースとを接
続し、さらにトランジスタQ4のコレクタには基準電圧V
REFとして監視装置等の主電源、例えば110Vを供給す
る。また、トランジスタQ4のコレクタと電界効果トラン
ジスタQ3のゲートとの間に、過電圧印加防止用の保護ダ
イオードD4を接続する。
直流高圧HVを抵抗R1および可変抵抗VR1で分圧して得ら
れる検出電圧を、例えば直流高圧を27.5kVとすればその
約1/250とし、その検出電圧を可変抵抗VR1の摺動端子を
介して電界効果トランジスタQ3のゲートに供給する。そ
の際、可変抵抗VR1を変化させることにより、上述の検
出電圧を所望の値に調整できる。電界効果トランジスタ
Q3により、上述の検出電圧を所定の電流レベルにまで増
幅し、その増幅出力電流をそのソースから取り出して、
ソースと接続する次段の誤差増幅用トランジスタQ4のベ
ースに供給する。
れる検出電圧を、例えば直流高圧を27.5kVとすればその
約1/250とし、その検出電圧を可変抵抗VR1の摺動端子を
介して電界効果トランジスタQ3のゲートに供給する。そ
の際、可変抵抗VR1を変化させることにより、上述の検
出電圧を所望の値に調整できる。電界効果トランジスタ
Q3により、上述の検出電圧を所定の電流レベルにまで増
幅し、その増幅出力電流をそのソースから取り出して、
ソースと接続する次段の誤差増幅用トランジスタQ4のベ
ースに供給する。
トランジスタQ4は、そのベースに供給される上述の検出
電圧の変化に応じて、そのコレクタとエミツタとの間の
インピーダンスが変化するため、第２図に示す可変抵抗
RVに相当する可変抵抗素子としての動作を行う。
電圧の変化に応じて、そのコレクタとエミツタとの間の
インピーダンスが変化するため、第２図に示す可変抵抗
RVに相当する可変抵抗素子としての動作を行う。
トランジスタQ2のエミツタには、トランジスタQ4のコレ
クタと同様に基準電圧VREFを供給する。トランジスタQ2
のベースとエミツタとの間には微分用抵抗R5を接続し、
さらにそのエミツタとアースとの間には電解コンデンサ
C2を接続する。また、水平出力トランジスタQ1のコレク
タには、フライバツクトランスの一次巻線を経由して上
述の基準電圧VREFと同電位の直流電圧VCCを供給する。
なお、LINは偏向直線性補正用のコイル、D5はダイオー
ド、C3はコンデンサである。
クタと同様に基準電圧VREFを供給する。トランジスタQ2
のベースとエミツタとの間には微分用抵抗R5を接続し、
さらにそのエミツタとアースとの間には電解コンデンサ
C2を接続する。また、水平出力トランジスタQ1のコレク
タには、フライバツクトランスの一次巻線を経由して上
述の基準電圧VREFと同電位の直流電圧VCCを供給する。
なお、LINは偏向直線性補正用のコイル、D5はダイオー
ド、C3はコンデンサである。
次に、第５図の回路の動作を説明する。
水平出力トランジスタQ1に水平偏向駆動パルスを供給し
て水平出力回路として動作させると、その帰線期間TRに
おいて大きなコレクタパルス電圧VCPが発生する。その
電圧CPをフライバツクトランスFBTによつて昇圧し、直
流高圧HVを発生させ、その際、共振電流irがコンデンサ
Ct′およびCBに流れ、さらに抵抗R5にも流れて、トラン
ジスタQ2のベースとエミツタ間に電圧VBEを生じさせ
る。この電圧VBEの波形は前述のように共振電流irとほ
ぼ同様となる（第４図（Ｃ）および（Ｆ）参照）。
て水平出力回路として動作させると、その帰線期間TRに
おいて大きなコレクタパルス電圧VCPが発生する。その
電圧CPをフライバツクトランスFBTによつて昇圧し、直
流高圧HVを発生させ、その際、共振電流irがコンデンサ
Ct′およびCBに流れ、さらに抵抗R5にも流れて、トラン
ジスタQ2のベースとエミツタ間に電圧VBEを生じさせ
る。この電圧VBEの波形は前述のように共振電流irとほ
ぼ同様となる（第４図（Ｃ）および（Ｆ）参照）。
このとき、負荷の変動により直流高圧HVが低下したとす
れば、分圧抵抗R1および可変抵抗VR1の分圧により得ら
れる検出電圧が低下し、この結果トランジスタQ3のドレ
イン電流が増大する。この電流はトランジスタQ4のベー
スに供給され、トランジスタQ4のコレクタとエミツタ間
のインピーダンスが低下する。このトランジスタQ4のイ
ンピーダンスの低下により、トランジスタQ2のコレクタ
電流の導通期間が短くなり、この結果コンデンサCt′の
見掛け上の容量が減少し、共振容量の低下となり、コレ
クタパルス電圧VCPが増加するから直流高圧HVの平均値
が上昇することとなり、直流高圧HVの安定化が図られ
る。
れば、分圧抵抗R1および可変抵抗VR1の分圧により得ら
れる検出電圧が低下し、この結果トランジスタQ3のドレ
イン電流が増大する。この電流はトランジスタQ4のベー
スに供給され、トランジスタQ4のコレクタとエミツタ間
のインピーダンスが低下する。このトランジスタQ4のイ
ンピーダンスの低下により、トランジスタQ2のコレクタ
電流の導通期間が短くなり、この結果コンデンサCt′の
見掛け上の容量が減少し、共振容量の低下となり、コレ
クタパルス電圧VCPが増加するから直流高圧HVの平均値
が上昇することとなり、直流高圧HVの安定化が図られ
る。
これに対して、直流高圧HVが上昇した場合には、上述と
は逆にトランジスタQ2の導通期間T1およびT2が長くなつ
て第４図（Ｆ）に示す非導通期間T3が相対的に短くな
る。このため、共振容量が増大するので、帰線期間TRが
長くなり、その結果、コレクタパルス電圧VCPが低下す
るから、直流高圧HVの安定化が図られることとなる。
は逆にトランジスタQ2の導通期間T1およびT2が長くなつ
て第４図（Ｆ）に示す非導通期間T3が相対的に短くな
る。このため、共振容量が増大するので、帰線期間TRが
長くなり、その結果、コレクタパルス電圧VCPが低下す
るから、直流高圧HVの安定化が図られることとなる。
このように本例では、直流高圧HVの変動値を制御回路に
帰還してその変動を打ち消すようなフイードバツク制御
をするように構成したので、その動作安定度が高い。ま
た、高圧帰還の際の基準電圧VREFとして監視装置等の主
電源をそのまま使用しているので、新たな基準電圧源が
不必要である。
帰還してその変動を打ち消すようなフイードバツク制御
をするように構成したので、その動作安定度が高い。ま
た、高圧帰還の際の基準電圧VREFとして監視装置等の主
電源をそのまま使用しているので、新たな基準電圧源が
不必要である。
以上説明したように、本発明によれば、水平偏向パルス
の帰線期間でのみスイツチング制御して直流電圧の安定
化を図るようにしたので、省電力化に適合でき、かつ、
発熱に基づく回路の不安定化を解決できる高圧安定回路
を提供することができる。
の帰線期間でのみスイツチング制御して直流電圧の安定
化を図るようにしたので、省電力化に適合でき、かつ、
発熱に基づく回路の不安定化を解決できる高圧安定回路
を提供することができる。
第１図は従来のフライバツクトランス方式の高圧回路の
構成例を示す回路図、第２図は本発明高圧安定回路の構
成を一例を示す回路図、第３図は第２図の等価回路図、
第４図（Ａ）は第２図の帰線期間制御回路のみを取り出
して示した回路図、第４図（Ｂ）〜（Ｈ）は第４図
（Ａ）の回路図の各部の電流または電圧の波形の一例を
示す波形図、第５図は本発明高圧安定回路の他の構成例
を示す回路図である。 １……帰線期間制御回路、 Q1,Q2,Q4……トランジスタ、 Q3……電界効果トランジスタ、 D1〜D5……ダイオード、 Ly……偏向コイル、 LIN……偏向直線性補正用コイル、 Ct,Ct′,Ct″……共振用コンデンサ、 CB,CS,C1,C3……コンデンサ、 C2……電解コンデンサ、 RV,VR1……可変抵抗、 R1〜R5……抵抗、 FBT……フライバツクトランス、 VREF……基準電圧、 VCC……直流電圧、 HV……直流高圧、 VCP……コレクタパルス電圧、 TR……帰線期間。
構成例を示す回路図、第２図は本発明高圧安定回路の構
成を一例を示す回路図、第３図は第２図の等価回路図、
第４図（Ａ）は第２図の帰線期間制御回路のみを取り出
して示した回路図、第４図（Ｂ）〜（Ｈ）は第４図
（Ａ）の回路図の各部の電流または電圧の波形の一例を
示す波形図、第５図は本発明高圧安定回路の他の構成例
を示す回路図である。 １……帰線期間制御回路、 Q1,Q2,Q4……トランジスタ、 Q3……電界効果トランジスタ、 D1〜D5……ダイオード、 Ly……偏向コイル、 LIN……偏向直線性補正用コイル、 Ct,Ct′,Ct″……共振用コンデンサ、 CB,CS,C1,C3……コンデンサ、 C2……電解コンデンサ、 RV,VR1……可変抵抗、 R1〜R5……抵抗、 FBT……フライバツクトランス、 VREF……基準電圧、 VCC……直流電圧、 HV……直流高圧、 VCP……コレクタパルス電圧、 TR……帰線期間。
Claims (5)
- 【請求項１】水平偏向回路（Q1,D2,Ct″,Ly,Cs）からの
水平偏向パルスの帰線期間に生じるパルス電圧（Vcp）
を昇圧して高圧（HV）を得る高圧発生手段（FBT,D1）
と、 制御トランジスタ（Q2）と、該トランジスタのベース電
極とコレクター電極の間に接続されたコンデンサー（C
B）と、前記制御トランジスタ（Q2）のベース電極とエ
ミッタ電極間に接続された抵抗（Rv）と、前記パルス電
圧を前記制御トランジスタ（Q2）のコレクタに供給し得
るコンデンサー（Ct′）とを備え、前記帰線期間の前半
部および後半部においてスイッチング動作をする帰線期
間制御手段（１）と、 前記高圧（HV）の変動に応じて、前記スイッチング動作
の期間を制御するスイッチング制御手段（Rv）と を具備したことを特徴とする高圧安定回路。 - 【請求項２】前記帰線期間制御手段において、前記制御
トランジスタ（Q2）のベース電極とエミッタ電極の間に
ダイオード（D3）が接続されていることを特徴とする特
許請求の範囲第１項に記載の高圧安定回路。 - 【請求項３】前記スイッチング制御手段（Rv）は可変抵
抗で構成されることを特徴とする特許請求の範囲第１項
または第２項に記載の高圧安定回路。 - 【請求項４】前記スイッチング制御手段（Rv）は、前記
高圧（HV）を分圧して分圧電圧を得る分圧手段（R1,R2,
VR1）と、前記分圧電圧と所定の基準電位（VREF）とを
比較して誤差電圧を得る誤差検出手段（Q4）とを具備し
たことを特徴とする特許請求の範囲第１項ないし第３項
のいずれかの項に記載の高圧安定回路。 - 【請求項５】前記分圧手段（R1,R2,VR1）は、前記高圧
（HV）を分圧する抵抗（R1,R2,VR1）およびその分圧電
圧を増幅する増幅回路（Q3）を有することを特徴とする
特許請求の範囲第４項に記載の高圧安定回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57213937A JPH0744648B2 (ja) | 1982-12-08 | 1982-12-08 | 高圧安定回路 |
| DE8383903583T DE3380437D1 (en) | 1982-12-08 | 1983-11-24 | High-voltage stabilizing circuit |
| EP83903583A EP0128223B1 (en) | 1982-12-08 | 1983-11-24 | High-voltage stabilizing circuit |
| US06/654,019 US5016156A (en) | 1982-12-08 | 1983-11-24 | High voltage stabilizing circuit |
| PCT/JP1983/000419 WO1984002441A1 (en) | 1982-12-08 | 1983-11-24 | High-voltage stabilizing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57213937A JPH0744648B2 (ja) | 1982-12-08 | 1982-12-08 | 高圧安定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59104864A JPS59104864A (ja) | 1984-06-16 |
| JPH0744648B2 true JPH0744648B2 (ja) | 1995-05-15 |
Family
ID=16647510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57213937A Expired - Lifetime JPH0744648B2 (ja) | 1982-12-08 | 1982-12-08 | 高圧安定回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5016156A (ja) |
| EP (1) | EP0128223B1 (ja) |
| JP (1) | JPH0744648B2 (ja) |
| DE (1) | DE3380437D1 (ja) |
| WO (1) | WO1984002441A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0218146B1 (de) * | 1985-09-27 | 1990-06-13 | Siemens Aktiengesellschaft | Sekundär-Schaltregler für Monitorstromversorgung |
| JPH05292336A (ja) * | 1992-04-10 | 1993-11-05 | Pioneer Electron Corp | 偏向・高電圧回路 |
| KR0136037B1 (ko) * | 1994-08-30 | 1998-04-27 | 김광호 | 모니터의 수평사이즈 조절장치 |
| GB9623611D0 (en) | 1996-11-13 | 1997-01-08 | Rca Thomson Licensing Corp | High voltage regulation by switching retrace capacitors |
| KR100190538B1 (ko) * | 1996-11-15 | 1999-06-01 | 윤종용 | Crt편향신호제어장치 |
| EP0989742A4 (en) * | 1998-04-21 | 2007-05-02 | Sony Corp | HORIZONTAL DEFLECTION SWITCHING |
| KR100364428B1 (ko) * | 2000-12-30 | 2002-12-11 | 주식회사 하이닉스반도체 | 고전압 레귤레이션 회로 |
| US8955656B1 (en) * | 2010-10-29 | 2015-02-17 | Angela Foster | Luggage table |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3519741A (en) * | 1967-06-12 | 1970-07-07 | Rca Corp | Regulated high voltage power supply |
| US3706023A (en) * | 1969-10-03 | 1972-12-12 | Tokyo Shibaura Electric Co | High voltage regulation circuit for television receiver |
| JPS4917150Y1 (ja) * | 1970-01-22 | 1974-05-02 | ||
| FR2119902B1 (ja) * | 1970-12-22 | 1974-10-11 | Ates Componenti Elettron | |
| JPS5145232Y2 (ja) * | 1972-05-17 | 1976-11-02 | ||
| JPS5414904B2 (ja) * | 1972-05-22 | 1979-06-11 | ||
| JPS51135421A (en) * | 1975-05-20 | 1976-11-24 | Matsushita Electric Ind Co Ltd | High-voltage protection circuit for television receiver |
| JPS5213371A (en) * | 1975-07-23 | 1977-02-01 | Hitachi Ltd | A device for measuring the speed of a turning gear |
| JPS56134879A (en) * | 1980-03-25 | 1981-10-21 | Hitachi Ltd | High voltage stabilizing circuit |
| US4484113A (en) * | 1981-02-16 | 1984-11-20 | Rca Corporation | Regulated deflection circuit |
-
1982
- 1982-12-08 JP JP57213937A patent/JPH0744648B2/ja not_active Expired - Lifetime
-
1983
- 1983-11-24 EP EP83903583A patent/EP0128223B1/en not_active Expired
- 1983-11-24 US US06/654,019 patent/US5016156A/en not_active Expired - Lifetime
- 1983-11-24 DE DE8383903583T patent/DE3380437D1/de not_active Expired
- 1983-11-24 WO PCT/JP1983/000419 patent/WO1984002441A1/ja active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US5016156A (en) | 1991-05-14 |
| EP0128223A1 (en) | 1984-12-19 |
| DE3380437D1 (en) | 1989-09-21 |
| JPS59104864A (ja) | 1984-06-16 |
| EP0128223A4 (en) | 1986-02-20 |
| WO1984002441A1 (en) | 1984-06-21 |
| EP0128223B1 (en) | 1989-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0744648B2 (ja) | 高圧安定回路 | |
| US3626238A (en) | Thyristor controlled power supply circuits and deflection circuitry associated with a kinescope | |
| JP2721925B2 (ja) | スイッチモード電源 | |
| JPS62204666A (ja) | 偏向装置 | |
| US5614794A (en) | Horizontal deflection circuit for a multisync monitor | |
| US4651063A (en) | Horizontal deflection circuit | |
| JP3150144B2 (ja) | 高圧安定化電源回路 | |
| JPS6134714B2 (ja) | ||
| US3949270A (en) | High voltage regulating circuit | |
| JPS6350909B2 (ja) | ||
| JP2554013Y2 (ja) | 高圧安定回路 | |
| JPS6141336Y2 (ja) | ||
| JPH0373191B2 (ja) | ||
| JPH087538B2 (ja) | 水平偏向回路 | |
| JP2696842B2 (ja) | 高圧安定化装置 | |
| JP2881786B2 (ja) | 画像歪補正回路 | |
| KR900004806Y1 (ko) | 과열방지 고압 안정화 회로 | |
| JPH0346616Y2 (ja) | ||
| JPH084778Y2 (ja) | 映像出力回路 | |
| JPS6320220Y2 (ja) | ||
| JP3216632B2 (ja) | ディスプレイ装置 | |
| JPS6119152B2 (ja) | ||
| JPS6031325Y2 (ja) | 水平出力装置 | |
| KR820002238B1 (ko) | 직류-직류 변환기 | |
| JPH0523017Y2 (ja) |