JPH087538B2 - 水平偏向回路 - Google Patents
水平偏向回路Info
- Publication number
- JPH087538B2 JPH087538B2 JP63192614A JP19261488A JPH087538B2 JP H087538 B2 JPH087538 B2 JP H087538B2 JP 63192614 A JP63192614 A JP 63192614A JP 19261488 A JP19261488 A JP 19261488A JP H087538 B2 JPH087538 B2 JP H087538B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal deflection
- horizontal
- voltage
- output
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/27—Circuits special to multi-standard receivers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マルチスキヤンデイスプレイ装置に係り、
特に、連続追随式マルチスキヤンデイスプレイ装置に適
した水平偏向回路に関する。
特に、連続追随式マルチスキヤンデイスプレイ装置に適
した水平偏向回路に関する。
従来のトランジスタ式水平偏向回路は、各種の文献に
記載されている通り、いわゆる水平出力トランジスタと
ダイパダイオードとを、スイツチング動作させる形式を
用いていた。
記載されている通り、いわゆる水平出力トランジスタと
ダイパダイオードとを、スイツチング動作させる形式を
用いていた。
近年、多彩な映像信号源及びグラフイツクスコンピユ
ータ信号源に対応するために、複数の水平走査周波数fH
に連続的に適応できるいわゆるマルチスキヤンデイスプ
レイ装置のニーズが発生しつつある。このマルチスキヤ
ンデイスプレイ装置の水平偏向回路には、やはり、上記
水平出力トランジスタとダイパダイオードとをスイツチ
ング動作させる形式のものが採用されている。また、水
平走査周波の高低に応じて、その電源電圧をほぼ比例制
御する形式のものが採用されている。
ータ信号源に対応するために、複数の水平走査周波数fH
に連続的に適応できるいわゆるマルチスキヤンデイスプ
レイ装置のニーズが発生しつつある。このマルチスキヤ
ンデイスプレイ装置の水平偏向回路には、やはり、上記
水平出力トランジスタとダイパダイオードとをスイツチ
ング動作させる形式のものが採用されている。また、水
平走査周波の高低に応じて、その電源電圧をほぼ比例制
御する形式のものが採用されている。
上記従来技術において、電源電圧を比例制御するに
は、大出力可変電圧源を必要としていた。しかも、その
可変範囲は水平走査周波数fHが16kHzから64kHzの広範囲
に及ぶために、これに応じて電源電圧を約100Vから25V
までの広範囲に制御する必要があるため、回路構成が複
雑でかつ高価であるという問題点があつた。
は、大出力可変電圧源を必要としていた。しかも、その
可変範囲は水平走査周波数fHが16kHzから64kHzの広範囲
に及ぶために、これに応じて電源電圧を約100Vから25V
までの広範囲に制御する必要があるため、回路構成が複
雑でかつ高価であるという問題点があつた。
本発明の目的は、上記した広範囲の高電圧大出力可変
電源を使用せずに、単に、約5Vの低電圧電源でしかもそ
の可変範囲は数十％以内で済ませ得るようなマルチスキ
ヤンデイスプレイ装置用の水平偏向回路を提供するにあ
る。
電源を使用せずに、単に、約5Vの低電圧電源でしかもそ
の可変範囲は数十％以内で済ませ得るようなマルチスキ
ヤンデイスプレイ装置用の水平偏向回路を提供するにあ
る。
上記目的は、従来のスイツチング動作の水平出力回路
に替わるＢ級プツシユプル増幅手段と、このＢ級プツシ
ユプル増幅手段を駆動する新規な負帰還回路手段を備え
ることによつて達成される。
に替わるＢ級プツシユプル増幅手段と、このＢ級プツシ
ユプル増幅手段を駆動する新規な負帰還回路手段を備え
ることによつて達成される。
Ｂ級プツシユプル増幅器は、本発明の基本構成におい
ては約5Vの低電圧源で水平偏向コイルとキヤパシタとの
直列回路を駆動し、走査期間内に、偏向系の損失に打ち
勝つパワーを供給する。帰線期間には、前記直列回路は
並列共振キヤパシタと共振してフライバツクパルスを発
生する。そして、前記負帰還回路は、フライバツクパル
ス振幅が所期の画面サイズに応じた振幅となるように、
上記Ｂ級プツシユプル回路からのパワーの供給を制御す
る。
ては約5Vの低電圧源で水平偏向コイルとキヤパシタとの
直列回路を駆動し、走査期間内に、偏向系の損失に打ち
勝つパワーを供給する。帰線期間には、前記直列回路は
並列共振キヤパシタと共振してフライバツクパルスを発
生する。そして、前記負帰還回路は、フライバツクパル
ス振幅が所期の画面サイズに応じた振幅となるように、
上記Ｂ級プツシユプル回路からのパワーの供給を制御す
る。
以下、本発明の実施例を図面を参照して説明する。
第１図は本発明の第一実施例を示す構成図、第２図は
第１図の動作波形図である。
第１図の動作波形図である。
第１図において、１は入力水平同期信号、２は位相検
波器、３は電圧制御発振器、４は積分回路で、その入力
には、後述するフライバツクパルスが印加され、その積
分出力として水平走査周期ののこぎり波を得る。そし
て、位相検波器2,電圧制御発振器3,積分回路４は周知の
PLL回路を構成する。10はモノマルチバイブレータ、11
は低域検波器で、両者は、周知のカウンタ検波式周波数
弁別器として働き、その出力に、入力水平同期信号１の
くり返し周波数fHに比例した電圧を得る。この電圧は、
上記の位相検波器２の出力と加算されて、電圧制御発振
器３の発振周波数を制御する。モノマルチバイブレータ
10の出力パルス幅は、適応すべき水平走査周期THの最小
値より小さ目に固定される。本発明は、約16kHzから、6
4kHzまでの水平走査周波数に適応させる場合について提
示され、従つてモノマルチバイブレータ10のパルス幅
は、約12μsecに固定される。
波器、３は電圧制御発振器、４は積分回路で、その入力
には、後述するフライバツクパルスが印加され、その積
分出力として水平走査周期ののこぎり波を得る。そし
て、位相検波器2,電圧制御発振器3,積分回路４は周知の
PLL回路を構成する。10はモノマルチバイブレータ、11
は低域検波器で、両者は、周知のカウンタ検波式周波数
弁別器として働き、その出力に、入力水平同期信号１の
くり返し周波数fHに比例した電圧を得る。この電圧は、
上記の位相検波器２の出力と加算されて、電圧制御発振
器３の発振周波数を制御する。モノマルチバイブレータ
10の出力パルス幅は、適応すべき水平走査周期THの最小
値より小さ目に固定される。本発明は、約16kHzから、6
4kHzまでの水平走査周波数に適応させる場合について提
示され、従つてモノマルチバイブレータ10のパルス幅
は、約12μsecに固定される。
以上に記した部分は、例えば、特公昭61−8628号公報
に記されている周知の構成である。
に記されている周知の構成である。
本発明の要部は、符号12,17で示す部分であり、以下
に順次説明する。12は利得制御増幅器であり、前記の水
平走査周期ののこぎり波信号を増幅して出力し、その増
幅率は、後述する引算器24の出力の大小に応じて大小に
制御される。その出力波形は、横軸を時間として第２図
の波形13に示される。同図で、点線27は増幅率大の場合
であり、点線29は増幅率小の場合を示す。また、14,21
は抵抗器であり、抵抗器14は後続の増幅器への入力抵抗
として働き、抵抗器21はフイードバツク抵抗として働
く。後続の増幅器全体は後述のように、水平走査周期の
中央付近でアクチブな状態で動作し、そのアクチブ期間
においての抵抗器14,21は、いわゆるオペレーシヨナル
アンプの入力抵抗と負帰還抵抗の役目を果たす。そし
て、15はエミツタフオロア、16は後続のプツシユプル増
幅器を駆動するための増幅器、17はプツシユプル増幅
器、７は水平偏向コイル、８はバイパス用キヤパシタ、
９は共振キヤパシタである。プツシユプル増幅器17の形
式は、いわゆるシヤントレギユレーテツドプツシユプル
増幅器と呼ばれているものに似ているが、ダイオード６
が挿入されている所に重要な相違点が存在する。このダ
イオード６は、従来技術におけるダンパダイオードに対
応し、トランジスタ５は従来技術における水平出力トラ
ンジスタに対応する。従来技術においては、ダンパダイ
オードのアノード側は単に接地されていて、パツシブな
動作をしていたが、本実施例においては、同図に示され
るように、プツシユプル増幅器の一部としてアクチブに
働く。18は水平出力トランジスタ５の過度の飽和を防止
して“ON"状態から“OFF"状態に切り替える際の遅延時
間（いわゆる蓄積時間）を低減するためのものである。
第２図の波形13に示される通り、水平走査期間後半にお
いて、入力波形13は正電位となり、水平走査期間の終点
付近では、水平出力トランジスタ５は“ON"状態とな
る。この時、ダイオード18の飽和防止作用によつてトラ
ンジスタ５のコレクタ・エミツタ間電位差VCEは約0.6V
以下の過飽和状態となることが回避され、約0.6Vに保持
される。節点19の電圧波形を第２図の19に示す。この電
圧の最低値は、上記0.6Vに、更に第１図の３個の直列接
続ダイオードの電位差約1.8Vを加えて、約2.4Vとなる。
また最高値は、プツシユプル増幅器17の電源電圧ECC（5
V）で決まり約5Vとなる。何故ならこの電位が5V以上に
なろうとすると、プツシユプル増幅器17の“プツシユ”
側のダーリントントランジスタのベース・コレクタジヤ
ンクシヨンが飽和し、それに逆らうからである。ブロツ
ク20は、ツエナーダイオードと電流源からなるレベルシ
フタで、波形19の平均電位3.7Vを13の波形の平均電位0V
へとシフトするためのものである。この0Vの電位は、ト
ランジスタ５の導通スレシホルドのベース電圧約0.6Vに
対応し、16の増幅器の入力側換算1.2V,エミツタフオロ
ア15の入力換算0Vとして選定される電圧である。
に順次説明する。12は利得制御増幅器であり、前記の水
平走査周期ののこぎり波信号を増幅して出力し、その増
幅率は、後述する引算器24の出力の大小に応じて大小に
制御される。その出力波形は、横軸を時間として第２図
の波形13に示される。同図で、点線27は増幅率大の場合
であり、点線29は増幅率小の場合を示す。また、14,21
は抵抗器であり、抵抗器14は後続の増幅器への入力抵抗
として働き、抵抗器21はフイードバツク抵抗として働
く。後続の増幅器全体は後述のように、水平走査周期の
中央付近でアクチブな状態で動作し、そのアクチブ期間
においての抵抗器14,21は、いわゆるオペレーシヨナル
アンプの入力抵抗と負帰還抵抗の役目を果たす。そし
て、15はエミツタフオロア、16は後続のプツシユプル増
幅器を駆動するための増幅器、17はプツシユプル増幅
器、７は水平偏向コイル、８はバイパス用キヤパシタ、
９は共振キヤパシタである。プツシユプル増幅器17の形
式は、いわゆるシヤントレギユレーテツドプツシユプル
増幅器と呼ばれているものに似ているが、ダイオード６
が挿入されている所に重要な相違点が存在する。このダ
イオード６は、従来技術におけるダンパダイオードに対
応し、トランジスタ５は従来技術における水平出力トラ
ンジスタに対応する。従来技術においては、ダンパダイ
オードのアノード側は単に接地されていて、パツシブな
動作をしていたが、本実施例においては、同図に示され
るように、プツシユプル増幅器の一部としてアクチブに
働く。18は水平出力トランジスタ５の過度の飽和を防止
して“ON"状態から“OFF"状態に切り替える際の遅延時
間（いわゆる蓄積時間）を低減するためのものである。
第２図の波形13に示される通り、水平走査期間後半にお
いて、入力波形13は正電位となり、水平走査期間の終点
付近では、水平出力トランジスタ５は“ON"状態とな
る。この時、ダイオード18の飽和防止作用によつてトラ
ンジスタ５のコレクタ・エミツタ間電位差VCEは約0.6V
以下の過飽和状態となることが回避され、約0.6Vに保持
される。節点19の電圧波形を第２図の19に示す。この電
圧の最低値は、上記0.6Vに、更に第１図の３個の直列接
続ダイオードの電位差約1.8Vを加えて、約2.4Vとなる。
また最高値は、プツシユプル増幅器17の電源電圧ECC（5
V）で決まり約5Vとなる。何故ならこの電位が5V以上に
なろうとすると、プツシユプル増幅器17の“プツシユ”
側のダーリントントランジスタのベース・コレクタジヤ
ンクシヨンが飽和し、それに逆らうからである。ブロツ
ク20は、ツエナーダイオードと電流源からなるレベルシ
フタで、波形19の平均電位3.7Vを13の波形の平均電位0V
へとシフトするためのものである。この0Vの電位は、ト
ランジスタ５の導通スレシホルドのベース電圧約0.6Vに
対応し、16の増幅器の入力側換算1.2V,エミツタフオロ
ア15の入力換算0Vとして選定される電圧である。
第２図の波形19に付随して示されるTaの区間は、系は
アクチブな負帰還動作状態にあり、入力波形13は反転さ
れて節点19に発生する。その負帰還極性は次の通りであ
る。節点13の電位が上がつたと仮定するとエミツタフオ
ロア15の入出力及び増幅器16の出力、即ちトランジスタ
５のベース電位が上がり、トランジスタ５のコレクタ電
流が増加し、その電位が下がる。従つて、３個の直列ダ
イオードを経た節点19の電位も下がる。これに伴つて、
レベルシフタ20を経由して、抵抗21経由エミツタフオロ
ア15の入力電圧を下げるように働く。即ち、仮定した入
力電圧の上昇を抑制するように負帰還動作する。
アクチブな負帰還動作状態にあり、入力波形13は反転さ
れて節点19に発生する。その負帰還極性は次の通りであ
る。節点13の電位が上がつたと仮定するとエミツタフオ
ロア15の入出力及び増幅器16の出力、即ちトランジスタ
５のベース電位が上がり、トランジスタ５のコレクタ電
流が増加し、その電位が下がる。従つて、３個の直列ダ
イオードを経た節点19の電位も下がる。これに伴つて、
レベルシフタ20を経由して、抵抗21経由エミツタフオロ
ア15の入力電圧を下げるように働く。即ち、仮定した入
力電圧の上昇を抑制するように負帰還動作する。
第２図の波形25はトランジスタ25のベース電圧波形で
ある。前記のように、波形19に示すアクチブ区間Taにお
いては、負帰還作用によつてベース電圧の変化は極小と
なる。即ち、わずかの電圧変化で出力側節点19に大振幅
が発生する。またTa区間に続く区間はダイオード18の前
記制限効果によつて平坦電位となる。次に、入力波形13
のステツプ変化状の電位降下に基き、トランジスタ５は
カツトオフする。その瞬間において、偏向コイル７に流
れている電流Ｉは、第２図の波形27に示される通り、負
のピーク値−IOPとなる。この初期電流は偏向コイル７
のインダクタンスをＬとして次式（１）のEgに示される
電磁蓄積エネルギに対応する。
ある。前記のように、波形19に示すアクチブ区間Taにお
いては、負帰還作用によつてベース電圧の変化は極小と
なる。即ち、わずかの電圧変化で出力側節点19に大振幅
が発生する。またTa区間に続く区間はダイオード18の前
記制限効果によつて平坦電位となる。次に、入力波形13
のステツプ変化状の電位降下に基き、トランジスタ５は
カツトオフする。その瞬間において、偏向コイル７に流
れている電流Ｉは、第２図の波形27に示される通り、負
のピーク値−IOPとなる。この初期電流は偏向コイル７
のインダクタンスをＬとして次式（１）のEgに示される
電磁蓄積エネルギに対応する。
この初期電流は共振キヤパシタ９のキヤパシタンスＣ
と共振し、第２図26の波形のフライバツクパルス電圧を
発生する。その際の共振電流波形Ｉは、同図の波形27に
示されている。バイパスキヤパシタ８のキヤパシタンス
CBは共振キヤパシタのそれに比べて通常約100倍以上に
選定されているので、そのインピーダンスを帰線過程に
おいて無視でき、一定電圧E8と見なして良い。フライバ
ツクパルスの振幅をE8を基準として、第２図の波形26に
示した通りEOPとすると、系の損失を無視した場合、次
のエネルギ保存関係が成立する。
と共振し、第２図26の波形のフライバツクパルス電圧を
発生する。その際の共振電流波形Ｉは、同図の波形27に
示されている。バイパスキヤパシタ８のキヤパシタンス
CBは共振キヤパシタのそれに比べて通常約100倍以上に
選定されているので、そのインピーダンスを帰線過程に
おいて無視でき、一定電圧E8と見なして良い。フライバ
ツクパルスの振幅をE8を基準として、第２図の波形26に
示した通りEOPとすると、系の損失を無視した場合、次
のエネルギ保存関係が成立する。
また、帰線期間Trは次式で与えられる。
数値例は次の通りである。
IOP＝10A Ｌ＝65μＨ Ｃ＝6.5mμＦ EOP＝1kV Tr＝２μsec 尚、バイアスキヤパシタ８のバイアス電圧E8は偏向コ
イル７の両端の電圧積分のバランスから次式の値とな
る。
イル７の両端の電圧積分のバランスから次式の値とな
る。
fH＝64kHzに対応して、TH＝15.6μsecの場合、上記数
値を代入して E8≒93V となる。
値を代入して E8≒93V となる。
入力信号の水平走査周波数fHが変わつても、EOPが一
定となるように制御できれば、式（３）に基き、偏向電
流振幅±IOPは一定となり、従つて水平画面サイズを一
定化できる。その時、E8のバイアス電圧は第３図の特性
図に示される通り、fHに比例して上下する。EOPを一定
に保つ代わりに、波形26のEPPを一定に保つてもほぼ目
的を達し得る。
定となるように制御できれば、式（３）に基き、偏向電
流振幅±IOPは一定となり、従つて水平画面サイズを一
定化できる。その時、E8のバイアス電圧は第３図の特性
図に示される通り、fHに比例して上下する。EOPを一定
に保つ代わりに、波形26のEPPを一定に保つてもほぼ目
的を達し得る。
第１図において、符号22,23,24で示される部分がEPP
を所期の大きさに制御するための部分である。22はフラ
イバツクパルス振幅検出回路で、第４図に示したような
形式の通常の振幅検波回路を使用できる。
を所期の大きさに制御するための部分である。22はフラ
イバツクパルス振幅検出回路で、第４図に示したような
形式の通常の振幅検波回路を使用できる。
第４図において、31は検波用ダイオード、32は平滑キ
ヤパシタ、33,34は分割抵抗である。その出力に約10VDC
の電圧を得る。
ヤパシタ、33,34は分割抵抗である。その出力に約10VDC
の電圧を得る。
第１図の端子23は水平サイズ制御用端子であり、約10
Vの電圧が印加される。24は引算器、12は既述利得制御
増幅で、例えば米ロモトローラ社のアナログ乗算器（型
名:MC1495L）を使用できる。
Vの電圧が印加される。24は引算器、12は既述利得制御
増幅で、例えば米ロモトローラ社のアナログ乗算器（型
名:MC1495L）を使用できる。
次に、水平サイズ一定化のための負帰還動作について
説明する。
説明する。
今仮に、水平サイズが所期の値より不足し、そのた
め、振幅検出器22の出力が過小であつたとする。する
と、引算器24の出力13は増大し、利得制御増幅器12の出
力ののこぎり波振幅は大振幅化される。これを第２図の
波形13における点線27に示す。これに対応して、節点19
の波形は同図波形19における点線28に示される通り増大
する。この波形は、水平走査期間において偏向コイル７
の上側に、相似的に印加される。点線波形28の実線波形
19に対する電圧増分は、偏向コイル７とバイパスキヤパ
シタ８からなる系にエネルギーを供給する極性である。
何故なら、第２図に同一時間軸を共有して併記されてい
る電流波形27（Ｉ）は上記電圧増分によつて、同図点線
35に示すように変化し、この電圧増分と、点線35の電流
波形との積の積分であるエネルギーは正極性となるから
である。
め、振幅検出器22の出力が過小であつたとする。する
と、引算器24の出力13は増大し、利得制御増幅器12の出
力ののこぎり波振幅は大振幅化される。これを第２図の
波形13における点線27に示す。これに対応して、節点19
の波形は同図波形19における点線28に示される通り増大
する。この波形は、水平走査期間において偏向コイル７
の上側に、相似的に印加される。点線波形28の実線波形
19に対する電圧増分は、偏向コイル７とバイパスキヤパ
シタ８からなる系にエネルギーを供給する極性である。
何故なら、第２図に同一時間軸を共有して併記されてい
る電流波形27（Ｉ）は上記電圧増分によつて、同図点線
35に示すように変化し、この電圧増分と、点線35の電流
波形との積の積分であるエネルギーは正極性となるから
である。
別の観点から言えば、点線波形35の電流増分の時間積
分である電荷が正極性であることに着目しても良い。こ
の電荷及びエネルギーは、第１図のバイパスキヤパシタ
８の電位E8の増加をもたらす。電位E8の増加は式（５）
に従つて、フライバツクパルス振幅EOPを増加するよう
に働く。従つて、仮定したフライバツクパルス振幅過小
を打ち消すように負帰還動作する。
分である電荷が正極性であることに着目しても良い。こ
の電荷及びエネルギーは、第１図のバイパスキヤパシタ
８の電位E8の増加をもたらす。電位E8の増加は式（５）
に従つて、フライバツクパルス振幅EOPを増加するよう
に働く。従つて、仮定したフライバツクパルス振幅過小
を打ち消すように負帰還動作する。
逆に、フライバツクパルス振幅過大の場合には第２図
の点線29,30,36のように働き、やはり、フライバツクパ
ルス振幅の変化を打ち消すように負帰還動作する。
の点線29,30,36のように働き、やはり、フライバツクパ
ルス振幅の変化を打ち消すように負帰還動作する。
系の平衡状態においては、第１図のプツシユプル回路
17から偏向コイル７側へ供給される電力は、偏向コイル
で発生するジユール損失と等しくなる。該ジユール損失
は、第１図において偏向コイル７に直列に寄生する抵抗
分Ｒによつて代表され、このＲの大きさは、約0.1Ωな
いし約0.14Ωの大きさである。この抵抗の両端には±10
Aの偏向電流に対応して約±1.2V即ち2.4VPPののこぎり
波状の電位降下を生じる。この電位降下成分に対抗して
第１図のプツシユプル増幅器17は電力を供給する訳であ
る。
17から偏向コイル７側へ供給される電力は、偏向コイル
で発生するジユール損失と等しくなる。該ジユール損失
は、第１図において偏向コイル７に直列に寄生する抵抗
分Ｒによつて代表され、このＲの大きさは、約0.1Ωな
いし約0.14Ωの大きさである。この抵抗の両端には±10
Aの偏向電流に対応して約±1.2V即ち2.4VPPののこぎり
波状の電位降下を生じる。この電位降下成分に対抗して
第１図のプツシユプル増幅器17は電力を供給する訳であ
る。
参考のため、従来技術の構成の水平出力回路部を第５
図に示す。同図において、5,6,7,8,9は、第１図の同一
符号で示すものと同じであり、説明を省略する。37は上
述の損失抵抗、38は電源供給用チヨークコイルである。
電源電圧ECCはfH＝64kHz〜16kHzに応じて、約100Vから2
5Vまで変化させる必要があつた。また、次述のようにリ
アリテイ劣化の問題があつた。
図に示す。同図において、5,6,7,8,9は、第１図の同一
符号で示すものと同じであり、説明を省略する。37は上
述の損失抵抗、38は電源供給用チヨークコイルである。
電源電圧ECCはfH＝64kHz〜16kHzに応じて、約100Vから2
5Vまで変化させる必要があつた。また、次述のようにリ
アリテイ劣化の問題があつた。
水平走査開始時点を時間ｔの原点として、初期電流を
IOPとして水平走査期間内の電流Ｉ（ｔ）の変化勾配
Ｉ′（ｔ）を求めると次式（６）を得る。
IOPとして水平走査期間内の電流Ｉ（ｔ）の変化勾配
Ｉ′（ｔ）を求めると次式（６）を得る。
リニアリテイ偏差εは上式の相対偏差で定義されるの
で次式（７）となる。
で次式（７）となる。
上式中E0は、走査の前半で約−0.6V（ダイパダイオー
ド６）、後半で約＋0.4V（水平出力トランジスタ５）で
ある。
ド６）、後半で約＋0.4V（水平出力トランジスタ５）で
ある。
式（７）にE8＝25V,t＝0,TSを代入して次式（８）を
得る。
得る。
即ち、従来技術においては約13％のリニアリテイ偏差
をfH≒16kHzにおいて発生し、画像の一様性が劣化する
という問題があつた。上記偏差は、本実施例によつて、
ほぼ1/3程度に抜本的に低減される。その理由は、既述
の通り、プツシユプル増幅器の出力電圧が、式（６）の
第２項ののこぎり波成分を打ち消すからである。以上、
本発明の第一実施例を説明した。
をfH≒16kHzにおいて発生し、画像の一様性が劣化する
という問題があつた。上記偏差は、本実施例によつて、
ほぼ1/3程度に抜本的に低減される。その理由は、既述
の通り、プツシユプル増幅器の出力電圧が、式（６）の
第２項ののこぎり波成分を打ち消すからである。以上、
本発明の第一実施例を説明した。
第６図は本発明の第二実施例を示す構成図、第７図は
その動作波形図である。第１図の実施例と相違する主要
点は、第１図の利得制御増幅器12が削除化されているこ
とと、新規に可制御電源39が追加されている点である。
従つて、その他の部分の説明は省略する。
その動作波形図である。第１図の実施例と相違する主要
点は、第１図の利得制御増幅器12が削除化されているこ
とと、新規に可制御電源39が追加されている点である。
従つて、その他の部分の説明は省略する。
同図において、可制御電源39はその出力電圧を前記の
引算器24の出力の高低に応じて約5Vを中心に約±20％高
低制御可能のものである。
引算器24の出力の高低に応じて約5Vを中心に約±20％高
低制御可能のものである。
フライバツクパルス電圧が不足すると、検出器22の出
力が低下し、引算器24の出力が上昇し、可制御電源39の
出力電圧が上昇する。すると、節点19にはより大振幅の
のこぎり波が得られる。従つて、より大きな電力が偏向
コイル７とバイパスキヤパシタ８の系へ注入され、その
結果、フライバツクパルス振幅が回復される。
力が低下し、引算器24の出力が上昇し、可制御電源39の
出力電圧が上昇する。すると、節点19にはより大振幅の
のこぎり波が得られる。従つて、より大きな電力が偏向
コイル７とバイパスキヤパシタ８の系へ注入され、その
結果、フライバツクパルス振幅が回復される。
尚、第６図には、更に、加算器41と、減衰器兼インバ
ータ40が追加されている。減衰器40,加算器41の作用は
その出力13′を第７図の波形13′に示される通り、点線
で囲まれた負極性パルス成分を追加することにある。こ
れによつて、過度的異常状態においてもフライバツクパ
ルス期間内に、トランジスタ５が必ずカツトオフしてい
ることが保証され、故障の危険が低減される。
ータ40が追加されている。減衰器40,加算器41の作用は
その出力13′を第７図の波形13′に示される通り、点線
で囲まれた負極性パルス成分を追加することにある。こ
れによつて、過度的異常状態においてもフライバツクパ
ルス期間内に、トランジスタ５が必ずカツトオフしてい
ることが保証され、故障の危険が低減される。
尚、第二の実施例において、可制御電圧源39には周知
のいわゆるスイツチングレギユレータ技術が適してい
る。該スイツチングレギユレータのスイツチング周波数
を水平走査数と同期して動作させることによつて、電源
系と水平偏向系との干渉を最小限に抑えることができ
る。
のいわゆるスイツチングレギユレータ技術が適してい
る。該スイツチングレギユレータのスイツチング周波数
を水平走査数と同期して動作させることによつて、電源
系と水平偏向系との干渉を最小限に抑えることができ
る。
以上、第二実施例の動作を説明した。本発明は、第
一，第二実施例を組合わせて使用することが可能であ
る。
一，第二実施例を組合わせて使用することが可能であ
る。
第８図は本発明の第三実施例の要部構成図であつて、
これはピンクツシヨン形の歪みを消去補正するためのも
のである。
これはピンクツシヨン形の歪みを消去補正するためのも
のである。
同図において、42は垂直走査周期ののこぎり波電圧
で、通常のデイスプレイ装置における垂直偏向回路の垂
直偏向電流に応じた信号である。43は乗算器で、その出
力に垂直周期のパラボラ波形を得る。この出力は、第１
図または第６図の端子23に印加される。その結果、画面
のピンクシヨン歪みが、第９図の44の形状から45の無歪
み形状に改善される。何故なら、前述の通り、端子23の
電圧にほぼ比例して水平画面幅が制御されるように、第
１図，第６図の回路は作用するからである。
で、通常のデイスプレイ装置における垂直偏向回路の垂
直偏向電流に応じた信号である。43は乗算器で、その出
力に垂直周期のパラボラ波形を得る。この出力は、第１
図または第６図の端子23に印加される。その結果、画面
のピンクシヨン歪みが、第９図の44の形状から45の無歪
み形状に改善される。何故なら、前述の通り、端子23の
電圧にほぼ比例して水平画面幅が制御されるように、第
１図，第６図の回路は作用するからである。
更に図示することは、控えるが、下記のような変形が
可能で、本発明はそれらを包含するものである。
可能で、本発明はそれらを包含するものである。
すなわち、第１図，第６図において、水平出力トラン
ジスタ５は、バイポーラ形として記したが、これをFET
で代用することができる。その場合、FETとバイポーラ
トランジスタの入出力インピーダンスの違いに応じて、
各部の電圧，電流レベルは若干相違するものとなるが、
本質的な動作に変わりはない。また、水平出力トランジ
スタ５の“ON"から“OFF"への遅延時間が短いものにあ
つては、ダイオード18を削除できる。また、該遅延時間
が短い場合、位相検波器２への帰還のこぎり波電圧は、
フライバツクパルスから積分器４を経て得る必要は必ず
しもなく、代わりに、電圧制御発振器３の出力のこぎり
波を用いても良い。
ジスタ５は、バイポーラ形として記したが、これをFET
で代用することができる。その場合、FETとバイポーラ
トランジスタの入出力インピーダンスの違いに応じて、
各部の電圧，電流レベルは若干相違するものとなるが、
本質的な動作に変わりはない。また、水平出力トランジ
スタ５の“ON"から“OFF"への遅延時間が短いものにあ
つては、ダイオード18を削除できる。また、該遅延時間
が短い場合、位相検波器２への帰還のこぎり波電圧は、
フライバツクパルスから積分器４を経て得る必要は必ず
しもなく、代わりに、電圧制御発振器３の出力のこぎり
波を用いても良い。
第２図において、波形13をのこぎり波とすることは、
上述の説明から判るようにリニアリテイ改善作用上有意
義である。しかし、代わりに、これを短形波状とする
と、若干画面中央部付近でのリニアリテイが劣化する
が、実用できる応用分野も存在する。その場合、第１
図，第６図の負帰還抵抗21と並列にキヤパシタを並列接
続すると、画面中央部付近でのリニアリテイの急変（左
側が縮み、右側が伸びる）をキヤパシタの積分作用によ
り平滑化，低域化できる。
上述の説明から判るようにリニアリテイ改善作用上有意
義である。しかし、代わりに、これを短形波状とする
と、若干画面中央部付近でのリニアリテイが劣化する
が、実用できる応用分野も存在する。その場合、第１
図，第６図の負帰還抵抗21と並列にキヤパシタを並列接
続すると、画面中央部付近でのリニアリテイの急変（左
側が縮み、右側が伸びる）をキヤパシタの積分作用によ
り平滑化，低域化できる。
第１図，第６図のプツシユプル増幅器において、本質
的に重要なのは、逆流防止兼用ダイパーダイオード６の
存在である。このダイオード６を備えていれば、他の任
意の形式のプツシユプル増幅器、例えばいわゆるSEPP方
式のプツシユプル増幅器を使用することができる。
的に重要なのは、逆流防止兼用ダイパーダイオード６の
存在である。このダイオード６を備えていれば、他の任
意の形式のプツシユプル増幅器、例えばいわゆるSEPP方
式のプツシユプル増幅器を使用することができる。
また、本発明は、従来技術である第５図のチヨークト
ランス38を不要化できることから、マルチスキヤンデイ
スプレイ装置だけでなく、シングルスキヤンデイスプレ
イ装置に適用することが可能である。技術の進歩はチヨ
ークコイルに比べての半導体素子の相対価格を下げる傾
向にあるからである。
ランス38を不要化できることから、マルチスキヤンデイ
スプレイ装置だけでなく、シングルスキヤンデイスプレ
イ装置に適用することが可能である。技術の進歩はチヨ
ークコイルに比べての半導体素子の相対価格を下げる傾
向にあるからである。
最後に、本発明の水平画面サイズ情報検出手段の変形
について説明する。
について説明する。
第１図，第６図において、これは、フライバツクパル
ス電圧を検出器22で検出する構成とした。これに替え
て、偏向コイル７の電流振幅を検出しても良い。このた
めには、例えばバイパスキヤパシタ８と接地との間に約
0.1Ω以下の微小抵抗を挿入し、その両端ののこぎり波
電圧の振幅を振幅検出器で検出すれば良い。
ス電圧を検出器22で検出する構成とした。これに替え
て、偏向コイル７の電流振幅を検出しても良い。このた
めには、例えばバイパスキヤパシタ８と接地との間に約
0.1Ω以下の微小抵抗を挿入し、その両端ののこぎり波
電圧の振幅を振幅検出器で検出すれば良い。
但し、こののこぎり波電圧は、これを局所負帰還用の
前記抵抗21への帰還信号源として用いることは通常の応
用には適当でない。何故なら、第１図，第６図において
バイパスキヤパシタ８のキヤパシタンスは無限大ではな
いため、このキヤパシタの両端には、水平周期のパラボ
ラ状の電圧が発生する。このパラボラ状電圧は、偏向コ
イル７に流れる電流を、のこぎり波状の波形から若干Ｓ
字状の波形に変形する作用があるためである。このた
め、このＳ字成分が仮に抵抗21を経由して帰還される
と、第２図の節点19の波形が大幅に歪んだ形となるから
である。
前記抵抗21への帰還信号源として用いることは通常の応
用には適当でない。何故なら、第１図，第６図において
バイパスキヤパシタ８のキヤパシタンスは無限大ではな
いため、このキヤパシタの両端には、水平周期のパラボ
ラ状の電圧が発生する。このパラボラ状電圧は、偏向コ
イル７に流れる電流を、のこぎり波状の波形から若干Ｓ
字状の波形に変形する作用があるためである。このた
め、このＳ字成分が仮に抵抗21を経由して帰還される
と、第２図の節点19の波形が大幅に歪んだ形となるから
である。
以上説明したように、本発明によれば、広範囲の入力
信号の水平走査周波数の変化に連続的に追随できるマル
チスキヤンデイスプレイ装置を具現化することができ、
しかもその際、従来常識の高電圧大出力の可変電源を必
要とせず、工業的かつ経済的効果の大きい優れた水平偏
向回路を提供することができる。
信号の水平走査周波数の変化に連続的に追随できるマル
チスキヤンデイスプレイ装置を具現化することができ、
しかもその際、従来常識の高電圧大出力の可変電源を必
要とせず、工業的かつ経済的効果の大きい優れた水平偏
向回路を提供することができる。
第１図は本発明の第一実施例の構成図、第２図は第１図
の動作を説明する波形図、第３図は第１図の動作特性
図、第４図は第１図の要部構成図、第５図は従来技術の
水平出力回路の構成図、第６図は本発明の第二実施例の
構成図、第７図は第６図の動作を説明する波形図、第８
図は本発明の第三実施例の構成図、第９図は第８図の構
成による効果の説明図である。 １……入力水平同期信号、２……位相検波器、３……電
圧制御発振器、７……水平偏向コイル、８……バイパス
キヤパシタ、９……共振キヤパシタ、12……利得制御増
幅器、17……Ｂ級プツシユプル回路、６……逆流防止兼
用ダイパダイオード。
の動作を説明する波形図、第３図は第１図の動作特性
図、第４図は第１図の要部構成図、第５図は従来技術の
水平出力回路の構成図、第６図は本発明の第二実施例の
構成図、第７図は第６図の動作を説明する波形図、第８
図は本発明の第三実施例の構成図、第９図は第８図の構
成による効果の説明図である。 １……入力水平同期信号、２……位相検波器、３……電
圧制御発振器、７……水平偏向コイル、８……バイパス
キヤパシタ、９……共振キヤパシタ、12……利得制御増
幅器、17……Ｂ級プツシユプル回路、６……逆流防止兼
用ダイパダイオード。
Claims (1)
- 【請求項１】CRTを用いたデイスプレイ装置の水平偏向
回路において、水平偏向コイル手段と、この水平偏向コ
イルに直列接続されるバイパスキヤパシタ手段と、この
水平偏向コイルと実質的に並列接続される共振キヤパシ
タ手段と、上記水平偏向コイル手段を駆動するプツシユ
プル増幅器手段と、逆流防止兼用のダンパダイオード手
段とを設け、上記ダンパダイオード手段は、上記プツシ
ユプル増幅器手段の水平偏向走査前半側を分担する増幅
部の駆動電流の流れる方向に沿つて順方向にこのプツシ
ユプル増幅器に直列に挿入接続され、上記水平偏向コイ
ル手段にはフライバツクパルスが発生せられ、このフラ
イバツクパルス振幅及び偏向電流振幅の少なくとも一方
を検出する検出手段と、この検出手段の出力に基いて、
上記プツシユプル出力増幅器の出力電力を制御する制御
手段とを備え、この制御手段によつて水平画面サイズを
制御する構成としたことを特徴とする水平偏向回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63192614A JPH087538B2 (ja) | 1988-08-03 | 1988-08-03 | 水平偏向回路 |
| US07/378,905 US4952850A (en) | 1988-08-03 | 1989-07-12 | Horizontal deflection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63192614A JPH087538B2 (ja) | 1988-08-03 | 1988-08-03 | 水平偏向回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0242479A JPH0242479A (ja) | 1990-02-13 |
| JPH087538B2 true JPH087538B2 (ja) | 1996-01-29 |
Family
ID=16294189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63192614A Expired - Lifetime JPH087538B2 (ja) | 1988-08-03 | 1988-08-03 | 水平偏向回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4952850A (ja) |
| JP (1) | JPH087538B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05207327A (ja) * | 1992-01-27 | 1993-08-13 | Mitsubishi Electric Corp | 水平同期回路 |
| FR2761551B1 (fr) * | 1997-03-25 | 2000-01-14 | Sgs Thomson Microelectronics | Boucle a verrouillage de phase avec circuit d'assistance au verrouillage |
| JP4374676B2 (ja) * | 1999-10-15 | 2009-12-02 | パナソニック株式会社 | 水平ドライブパルスの切替装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4361785A (en) * | 1979-10-01 | 1982-11-30 | K&R Engineering Sales Corporation | Versatile video CRT display |
-
1988
- 1988-08-03 JP JP63192614A patent/JPH087538B2/ja not_active Expired - Lifetime
-
1989
- 1989-07-12 US US07/378,905 patent/US4952850A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0242479A (ja) | 1990-02-13 |
| US4952850A (en) | 1990-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5357175A (en) | Deflection and high voltage circuit | |
| JP2583219B2 (ja) | 表示偏向装置 | |
| JPS6248944B2 (ja) | ||
| US4318036A (en) | Pulse width modulator for a television receiver | |
| JPS6370172A (ja) | 掃引回路 | |
| US6300731B1 (en) | Dynamic focus voltage amplitude controller | |
| JPH087538B2 (ja) | 水平偏向回路 | |
| KR100273486B1 (ko) | 톱니파발생회로를 갖는 간단한 자동집속조정회로 | |
| US4331978A (en) | Voltage regulator/active filter for television receiver | |
| US4885510A (en) | Beam current compensated vertical size control | |
| KR100588319B1 (ko) | 스위칭 리트레이스 커패시터에 의한 고전압 조절 회로 | |
| US6278246B1 (en) | Dynamic focus voltage amplitude controller and high frequency compensation | |
| US6580232B2 (en) | Dynamic focus voltage amplitude controller | |
| US6025680A (en) | Horizontal deflection circuit and cathode ray tube display apparatus using the same | |
| JP2606295Y2 (ja) | 水平偏向回路 | |
| KR0137275B1 (ko) | 텔레비젼 편향 장치 | |
| JPS59228475A (ja) | 映像出力増幅器 | |
| KR100476360B1 (ko) | 댐핑임피던스가보상된편향회로,화상표시장치,집적회로 | |
| JPH11341298A (ja) | 水平偏向回路 | |
| JPH084778Y2 (ja) | 映像出力回路 | |
| JPH09238267A (ja) | 偏向回路用の増幅回路 | |
| JPH0274987A (ja) | 水平偏向回路及び水平偏向・高圧回路 | |
| JPH07264505A (ja) | ディスプレイ装置 | |
| JPH06121252A (ja) | 陰極線管のバックラスタ制御回路 | |
| JPH0212057B2 (ja) |