JPH07264505A - ディスプレイ装置 - Google Patents

ディスプレイ装置

Info

Publication number
JPH07264505A
JPH07264505A JP5428094A JP5428094A JPH07264505A JP H07264505 A JPH07264505 A JP H07264505A JP 5428094 A JP5428094 A JP 5428094A JP 5428094 A JP5428094 A JP 5428094A JP H07264505 A JPH07264505 A JP H07264505A
Authority
JP
Japan
Prior art keywords
voltage
horizontal
circuit
pulse width
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5428094A
Other languages
English (en)
Inventor
Makoto Onozawa
誠 小野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5428094A priority Critical patent/JPH07264505A/ja
Publication of JPH07264505A publication Critical patent/JPH07264505A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 チョークコイル13のインダクタンスを大き
くすることなく、アスペクト比16:9の映像を表示す
るモードと、アスペクト比4:3の映像を表示するモー
ドとの切り換えを可能にするディスプレイ装置を提供す
る。 【構成】 チョークコイル13のインダクタンスを
O、パルス幅制御回路21の出力電圧VOの振幅を
A、その出力電圧VOが低電圧側である期間をTO、チ
ョークコイル13に流れる水平サイズ制御電流IOの平
均値をIAとしたときに、 【数1】LO≦VA・TO/2IA なる関係が成り立つ。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、陰極線管を用いた、テ
レビジョン受像機やコンピュータ端末用ディスプレイ装
置などのディスプレイ装置に関するものである。
【0002】
【従来の技術】従来のテレビジョン受像機における画面
のアスペクト比(横対縦の比)は、通常、4:3に設定
されていた。これに対して、近年、より臨場感のある映
像を提供する目的から、画面のアスペクト比を16:9
として画面を横長にしたハイビジョンテレビやワイドテ
レビが登場してきた。また、コンピュータ端末用ディス
プレイ装置としても、複数の映像を同時に表示する、い
わゆるウィンドゥ表示に対応するために、ハイビジョン
テレビやワイドテレビのように、画面を横長にすること
が、有効になると考えられる。
【0003】さて、このような画面のアスペクト比を1
6:9として画面を横長にしたディスプレイ装置におい
ては、従来との互換性を持たせるために、アスペクト比
16:9の映像を表示するモードと、従来のアスペクト
比4:3の映像を表示するモードの、2つのモードを有
しており、このような2つのモードの切り換えを行う方
法としては、水平偏向コイルに流れる水平偏向電流の振
幅をモードに応じて切り換える方法がある。なお、この
種のディスプレイ装置としては、例えば、特開昭49−
111542号公報に示された回路を利用したものがあ
る。以下、そのディスプレイ装置について、図12を用
いて説明する。
【0004】図12は従来のディスプレイ装置における
水平偏向出力回路を示す回路図である。図12におい
て、1はドライブパルス入力端子、2は水平出力素子、
3はダンパダイオード、4は変調ダイオード、5は第1
の共振コンデンサ、6は第2の共振コンデンサ、7は水
平偏向コイル、8は第1のS字コンデンサ、9は変調コ
イル、10は第2のS字コンデンサ、11はフライバッ
クトランスの1次巻線(または、水平出力トランスの1
次巻線)、12は電源電圧入力端子、40はトランジス
タ、41は水平サイズ制御電圧入力端子、50は水平偏
向出力回路である。また、図12中、IDYは水平偏向コ
イル7に流れる水平偏向電流、VCPは水平出力素子2の
コレクタ電圧、EBは電源電圧、VCS1は第1のS字コン
デンサ8の両端間電圧、VCS2は第2のS字コンデンサ
10の両端間電圧、VSIは水平サイズ制御電圧を示して
いる。
【0005】図12に示すように、水平偏向出力回路5
0は、水平出力素子2、ダンパダイオード3、変調ダイ
オード4、第1の共振コンデンサ5、第2の共振コンデ
ンサ6、水平偏向コイル7、第1のS字コンデンサ8、
変調コイル9、第2のS字コンデンサ10から構成され
ている。なお、図12中、水平偏向コイル7と第1の共
振コンデンサ5からなる共振回路の共振周波数と、変調
コイル9と第2の共振コンデンサ6からなる共振回路の
共振周波数は、ほぼ等しく設定され、本回路は、一般
に、ダイオード変調回路と呼ばれている。
【0006】以下、図12に示した回路の動作を説明す
る。本回路において、水平偏向電流IDYの振幅は、第1
のS字コンデンサ8の両端間電圧VCS1によって決定さ
れる。また、本回路では、
【0007】
【数2】EB=VCS1+VCS2 (EB=一定) の関係があるため、第2のS字コンデンサ10の両端間
電圧VCS2を変化させることによって、第1のS字コン
デンサ8の両端間電圧VCS1を変化させて、水平偏向電
流IDYの振幅を制御することができる。
【0008】一方、本回路では、水平サイズ制御電圧入
力端子41から入力される水平サイズ制御電圧VSIによ
って、トランジスタ40に流す水平サイズ制御電流IO
を変化させている。この結果、第2のS字コンデンサ1
0の両端間に蓄積されている電荷の量を増減させ、両端
間電圧VCS2を変化させることができる。
【0009】従って、上記水平サイズ制御電圧VSIによ
って、水平偏向電流IDYの振幅を制御することができ
る。即ち、アスペクト比16:9の映像を表示するモー
ドと、アスペクト比4:3の映像を表示するモードと、
を切り換えるには、上記水平サイズ制御電圧VSIをモー
ドに応じて2段階で切り換えれば良い。
【0010】しかしながら、このようにして水平偏向電
流IDYの振幅を制御した場合、アスペクト比4:3の映
像を表示する際に、トランジスタ40における電力損失
の増加が問題となる。即ち、アスペクト比4:3の映像
を表示する時は、アスペクト比16:9の映像を表示す
る場合に比べ、水平偏向電流IDYの振幅を約25%程度
小さくしなければならないため、第2のS字コンデンサ
10の両端間電圧VCS 2を約25%高くする必要があ
る。この結果、この両端間電圧VCS2と水平サイズ制御
電流IOとの積によって決まるトランジスタ40におけ
る電力損失POも増加してしまう。
【0011】そこで、このような電力損失POを生じる
トランジスタ40を使用しない従来のディスプレイ装置
として、例えば、特開昭52−89024号公報に示さ
れた回路を利用したものがある。以下、そのディスプレ
イ装置について、図1を用いて説明する。
【0012】図1は従来の他のディスプレイ装置におけ
る水平偏向出力回路及びパルス幅制御回路を示す回路図
である。本回路では、図12に示したトランジスタ40
の代わりに、変調コイル9と第2のS字コンデンサ10
の接続点に、チョークコイルの一端を接続し、このチョ
ークコイルの他端にパルス幅変調回路を接続している。
なお、後述するように、図1は本発明の第1の実施例と
してのディスプレイ装置における水平偏向出力回路及び
パルス幅制御回路を示す回路図でもある。
【0013】図1において、1はドライブパルス入力端
子、2は水平出力素子、3はダンパダイオード、4は変
調ダイオード、5は第1の共振コンデンサ、6は第2の
共振コンデンサ、7は水平偏向コイル、8は第1のS字
コンデンサ、9は変調コイル、10は第2のS字コンデ
ンサ、11はフライバックトランスの1次巻線(また
は、水平出力トランスの1次巻線)、12は電源電圧入
力端子、13はチョークコイル、14は電源電圧入力端
子、15は水平ノコギリ波入力端子、16は垂直パラボ
ラ波入力端子、17は比較器、18,19はトランジス
タ、20はダイオード、21はパルス幅制御回路であ
る。また、図1中、IDYは水平偏向電流、VCPは水平出
力素子2のコレクタ電圧、EBは電源電圧、VCS1は第1
のS字コンデンサ8の両端間電圧、VCS2は第2のS字
コンデンサ10の両端間電圧、VOはパルス幅制御回路
21の出力電圧、VCCはパルス幅制御回路21の電源電
圧、VHは水平ノコギリ波電圧、VVは垂直パラボラ波電
圧、VPは比較器17の出力電圧である。
【0014】図1に示すように、水平偏向出力回路50
は、水平出力素子2、ダンパダイオード3、変調ダイオ
ード4、第1の共振コンデンサ5、第2の共振コンデン
サ6、水平偏向コイル7、第1のS字コンデンサ8、変
調コイル9、第2のS字コンデンサ10から構成されて
いる。また、パルス幅制御回路21は、比較器17、ト
ランジスタ18,19、ダイオード20によって構成さ
れている。
【0015】以下、図1に示した回路の動作を、図2及
び図3を用いて説明する。図2及び図3は図1の要部電
圧波形及び要部電流波形を示す波形図である。ここで、
図2は水平周期に着目して描いた波形であり、図3は垂
直周期に着目して描いた波形である。図2において、
(a)は水平出力素子2のコレクタ電圧VCP波形、
(b)は水平偏向電流IDY波形、(c)はパルス幅制御
回路21の出力電圧VO波形、(d)は水平サイズ制御
電流IO波形である。なお、(e),(f)について
は、後述する本発明の第1の実施例の説明のところで説
明する。また、図3において、(a)は水平出力素子2
のコレクタ電圧VCP波形、(b)は水平偏向電流IDY
形、(c)は第2のS字コンデンサ10の両端間電圧V
CS2波形、(d)は水平ノコギリ波電圧VH波形及び垂直
パラボラ波電圧VV波形、(e)は比較器17の出力電
圧VP波形である。
【0016】本回路において、図1に示すパルス幅制御
回路21とチョークコイル13は、本来的には、ディス
プレイ装置におけるサイドピン歪を補正する回路を構成
する。即ち、パルス幅制御回路21では、比較器17
が、図3(d)に示すような水平ノコギリ波入力端子1
5から入力される水平ノコギリ波電圧VHと垂直パラボ
ラ波入力端子16から入力される垂直パラボラ波電圧V
Vとを大小比較することにより、図3(e)に示すよう
に、垂直パラボラ波電圧VVに基づいてパルス幅変調さ
れた水平周期の矩形波の電圧VPを形成し、出力してい
る。このようにして形成された、パルス幅変調された矩
形波の電圧VPは、トランジスタ18,19によって電
流増幅され、図2(c)に示すような電圧VOとしてパ
ルス幅制御回路21から出力される。従って、この出力
電圧VOもパルス幅変調された矩形波の電圧となってい
る。
【0017】次に、パルス幅制御回路21の出力電圧V
Oは、チョークコイル13を介して第2のS字コンデン
サ10へ供給される。ここで、チョークコイル13は、
このパルス幅制御回路21の出力電圧VOを積分する働
きをしており、この結果、第2のS字コンデンサ10の
両端間電圧VCS2は、図3(c)に示すように、垂直周
期のパラボラ状に変調された電圧となる。
【0018】一方、前述したように、第2のS字コンデ
ンサ10の両端間電圧VCS2を変化させることによっ
て、第1のS字コンデンサ8の両端間電圧VCS1を変化
させて、水平偏向電流IDYの振幅を制御することができ
る。従って、第2のS字コンデンサ10の両端間電圧V
CS2が垂直周期のパラボラ状に変調された電圧であるの
で、水平偏向電流IDYも、図3(b)に示すような垂直
周期のパラボラ状に変調された電流とすることができ、
上記したようなサイドピン歪の補正が可能となる。
【0019】ところで、本回路においては、チョークコ
イル13やパルス幅制御回路21内の各素子における、
部品バラツキや周囲温度の変化によって、画面の水平サ
イズが変動しないようにするために、その様な部品バラ
ツキや周囲温度の変化を吸収すべく、図2(d)に示す
ように、水平サイズ制御電流IOが0Aにならないよう
にしている。
【0020】このように、水平サイズ制御電流IOが0
Aにならないようにするための条件としては、パルス幅
制御回路21の出力電圧VOの振幅をVA、水平サイズ制
御電流IOの平均値をIAとしたときに、
【0021】
【数3】LO>VA・TO/2I が成り立っていることである。但し、Tはパルス幅制
御回路21の出力電圧VOが低電圧側である期間を示し
ている。このような関係があるとき、一般に、連続モー
ドにあると呼ばれている。
【0022】以上が、図1に示すパルス幅制御回路21
とチョークコイル13の本来的な動作である。
【0023】次に、このようなパルス幅制御回路21と
チョークコイル13を用いた本回路において、アスペク
ト比16:9の映像を表示するモードと、アスペクト比
4:3の映像を表示するモードを切り換える方法につい
て、図3及び図4を用いて説明する。
【0024】図3は前述したように図1の要部電圧波形
及び要部電流波形を垂直周期に着目して示した波形図で
あるが、特に、アスペクト比4:3の映像を表示するモ
ードでの波形を示したものである。一方、図4は図1の
要部電圧波形及び要部電流波形を垂直周期に着目して示
した波形図であって、特に、アスペクト比16:9の映
像を表示するモードでの波形を示したものである。図4
において、(a)は水平出力素子2のコレクタ電圧VCP
波形、(b)は水平偏向電流IDY波形、(c)は第2の
S字コンデンサ10の両端間電圧VCS2波形、(d)は
水平ノコギリ波電圧VH波形及び垂直パラボラ波電圧VV
波形、(e)は比較器17の出力電圧VP波形である。
【0025】本回路において、アスペクト比16:9の
映像を表示するモードと、アスペクト比4:3の映像を
表示するモードを切り換えるには、垂直パラボラ波電圧
入力端子16に入力する垂直パラボラ波電圧VVの直流
電圧を2段階で切り換えるようにすれば良い。
【0026】即ち、例えば、アスペクト比4:3の映像
を表示するモードからアスペクト比16:9の映像を表
示するモードに切り換える場合は、垂直パラボラ波電圧
の直流電圧を図3(d)に示す状態から図4(d)
に示す状態に下げるようにする。すると、比較器17か
ら出力されるパルス幅変調された矩形波の電圧Vのパ
ルス幅が図3(e)に示す状態から図4(e)に示す状
態に減少し、パルス幅制御回路21の出力電圧VOのパ
ルス幅も減少する。この結果、第2のS字コンデンサ1
0の両端間電圧VCS2の直流電圧も、図3(c)に示す
状態から図4(c)に示す状態に下がるため、水平偏向
電流IDYの振幅は、図3(b)に示す状態から図4
(b)に示す状態に、逆に大きくなる。こうして、アス
ペクト比4:3の映像を表示するモードからアスペクト
比16:9の映像を表示するモードに切り換えることが
できる。
【0027】
【発明が解決しようとする課題】しかしながら、図1に
示す回路において、アスペクト比16:9の映像を表示
するモードと、アスペクト比4:3の映像を表示するモ
ードを切り換えるようにするためには、従来、チョーク
コイル13のインダクタンスLOを大きくしなければな
らず、そのため、後述するような問題があった。
【0028】即ち、従来、アスペクト比4:3の映像の
みを表示するディスプレイ装置(即ち、アスペクト比の
切り換えが行えないディスプレイ装置)の場合は、水平
偏向電流IDYの振幅の可変範囲は、水平サイズを切り換
える必要がないため、部品バラツキ等による誤差を補う
程度で良く、約5%〜10%に設定されていたが、アス
ペクト比16:9の映像を表示するモードと、アスペク
ト比4:3の映像を表示するモードを切り換える場合
は、水平偏向電流IDYの振幅の可変範囲をさらに拡大し
なければならない。即ち、アスペクト比16:9の映像
を表示するモードでの水平偏向電流IDYの振幅に対し、
アスペクト比4:3の映像を表示するモードでの水平偏
向電流IDYの振幅は約25%程度小さくする必要がある
ため、水平偏向電流IDYの振幅の可変範囲はそれに対応
するように拡大しなければならない。従って、第2のS
字コンデンサ10の両端間電圧VCS2も、水平偏向電流
DYの振幅の可変範囲に合わせて、アスペクト比4:3
の映像のみを表示する場合よりさらに約25%程度高く
できるようにする必要があり、そのため、電源電圧V CC
をアスペクト比4:3の映像のみを表示する場合の1.
5倍から2倍以上に高くして、パルス幅制御回路21の
出力電圧VOの振幅VAを大きくする必要がある。
【0029】一方、前述したように、図1に示す回路に
おいては、従来、チョークコイル13やパルス幅制御回
路21内の各素子における、部品バラツキや周囲温度の
変化によって、画面の水平サイズが変動しないようにす
るために、水平サイズ制御電流IOが0Aにならないよ
うにしており、そのため、数3が成り立つようにしてい
た。しかし、アスペクト比16:9の映像を表示するモ
ードと、アスペクト比4:3の映像を表示するモードを
切り換える場合は、数3において、水平サイズ制御電流
Oの平均値IAと、パルス幅制御回路21の出力電圧V
Oが低電圧側である期間TOについては、アスペクト比
4:3の映像のみを表示するディスプレイ装置の場合と
ほぼ同じ値に設定されるが、パルス幅制御回路21の出
力電圧VOの振幅VAについては、前述したように、大き
くする必要がある。したがって、数3が成り立つように
するためには、パルス幅制御回路21の出力電圧VO
振幅VAが大きくなるのに合わせて、チョークコイル1
3のインダクタンスLOも大きくする必要があった。
【0030】図5は図1の要部電圧波形及び要部電流波
形を垂直周期に着目して示した波形図であって、図4と
同様、アスペクト比16:9の映像を表示するモードで
の波形を示したものである。図5において、(a)は水
平出力素子2のコレクタ電圧VCP波形、(b)は水平偏
向電流IDY波形、(c)は第2のS字コンデンサ10の
両端間電圧VCS2波形、(d)は水平ノコギリ波電圧VH
波形及び垂直パラボラ波電圧VV波形、(e)は比較器
17の出力電圧VP波形である。
【0031】しかしながら、上記したように、チョーク
コイル13のインダクタンスLOを、アスペクト比4:
3の映像のみを表示するディスプレイ装置の場合に比
べ、大きくした場合には、このチョークコイル13のイ
ンダクタンスLOと第2のS字コンデンサ10の容量と
によって定まる積分定数が、必要以上に大きくなり、図
5(c)に示すように、第2のS字コンデンサ10の両
端間電圧VCS2、即ち、垂直周期のパラボラ状に変調さ
れた電圧に位相遅れが発生する。この結果、図5(b)
に示すように、水平偏向電流IDYにも同様に位相遅れが
発生するため、サイドピン歪の補正量が画面の上下でア
ンバランスになってしまい、画面歪が発生するという問
題があった。
【0032】また、チョークコイル13のインダクタン
スLOを大きくするためには、チョークコイル13のコ
アなどを大きくする必要があり、回路規模の増加につな
がるという問題もあった。
【0033】本発明の目的は、上記した従来技術の問題
点を解決し、上記チョークコイル13のインダクタンス
Oを大きくすることなく、アスペクト比16:9の映
像を表示するモードと、アスペクト比4:3の映像を表
示するモードとの切り換えを可能にするディスプレイ装
置を提供することにある。
【0034】
【課題を解決するための手段】本発明のディスプレイ装
置では、ダイオード変調形の水平偏向出力回路と、水平
サイズを制御するためのパルス幅制御回路との間に接続
されたチョークコイルに流れる水平サイズ制御電流が、
水平周期毎に、水平周期内の一定期間約0Aとなるよう
にしている。具体的には、このチョークコイルのインダ
クタンスLOと、パルス幅制御回路の出力電圧の振幅VA
と、該パルス幅制御回路の出力電圧が低電圧側である期
間TOと、チョークコイルに流れる水平サイズ制御電流
の平均値IAと、の間に、LO≦VA・TO/2IAなる関
係が成り立つようにしている。
【0035】
【作用】本発明のディスプレイ装置では、上記水平サイ
ズ制御電流が、水平周期毎に、水平周期内の一定期間約
0Aとなるように、ダイオード変調形の水平偏向出力回
路と、水平偏向電流を制御するパルス幅制御回路と、の
間に接続されたチョークコイルのインダクタンスLO
設定している。
【0036】従って、例えば、アスペクト比16:9の
映像を表示するモードと、アスペクト比4:3の映像を
表示するモードを切り換える場合に、パルス幅制御回路
の出力電圧の振幅VAを大きくしても、チョークコイル
のインダクタンスLOは小さいままで、上記したLO≦V
A・TO/2IAなる関係は成り立つため、従来のよう
に、チョークコイルのインダクタンスLOを大きくする
必要はない。
【0037】よって、チョークコイルのインダクタンス
と第2のS字コンデンサの容量とによって定まる積分定
数も大きくならないため、第2のS字コンデンサの両端
間電圧に位相遅れが発生することもなく、画面歪が生じ
ることもない。
【0038】また、チョークコイルのインダクタンスを
大きくする必要がないため、チョークコイルのコアなど
も小さくて済み、回路規模が増加することもない。
【0039】
【実施例】以下、本発明の実施例について、図面を用い
て説明する。図1は本発明の第1の実施例としてのディ
スプレイ装置における水平偏向出力回路及びパルス幅制
御回路を示す回路図である。前述したように、図1は従
来のディスプレイ装置における水平偏向出力回路及びパ
ルス幅制御回路を示す回路図でもあった。従って、本実
施例は、従来のディスプレイ装置と図面上で見た限りに
おける構成は同じである。
【0040】また、図2は前述したように図1の要部電
圧波形及び要部電流波形を示す波形図であり、図2にお
いて、(e)はパルス幅制御回路21の出力電圧VO
形、(f)は水平サイズ制御電流IO波形である。な
お、(a)〜(d)については、既に従来の技術のとこ
ろで説明した。
【0041】前述したように、図1に示す回路において
は、従来、チョークコイル13やパルス幅制御回路21
内の各素子における、部品バラツキや周囲温度の変化に
よって、画面の水平サイズが変動しないようにするため
に、水平サイズ制御電流IOが0Aにならないようにし
ており、そのため、数3が成り立つようにしていた。こ
れに対し、本実施例では、図2(f)に示すように、水
平サイズ制御電流IOが、水平周期毎に、水平周期内の
一定期間(例えば、時刻t1から時刻t2までの期間)約
0Aになるようにしている。
【0042】このように、水平サイズ制御電流IOが、
水平周期毎に、水平周期内の一定期間約0Aになるよう
にするための条件としては、パルス幅制御回路21の出
力電圧VOの振幅をVA、水平サイズ制御電流IOの平均
値をIAとしたときに、
【0043】
【数4】LO≦VA・TO/2IA が成り立っていることである。但し、TOはパルス幅制
御回路21の出力電圧VOが低電圧側である期間(即
ち、時刻t2から時刻t3までの期間)を示している。
【0044】従って、本実施例においては、アスペクト
比16:9の映像を表示するモードと、アスペクト比
4:3の映像を表示するモードを切り換える場合に、パ
ルス幅制御回路21の出力電圧VOの振幅VAを大きくし
ても、チョークコイル13のインダクタンスLOは小さ
いままで、数4は成り立つため、従来のように、チョー
クコイル13のインダクタンスLOを大きくする必要は
ない。
【0045】よって、チョークコイル13のインダクタ
ンスLOと第2のS字コンデンサ10の容量とによって
定まる積分定数も大きくならないため、第2のS字コン
デンサ10の両端間電圧VCS2、即ち、垂直周期のパラ
ボラ状に変調された電圧に位相遅れが発生することもな
く、画面歪が生じることもない。
【0046】また、チョークコイル13のインダクタン
スLOを大きくする必要がないため、チョークコイル1
3のコアなども小さくて済み、回路規模が増加すること
もない。
【0047】次に、図6は本発明の第2の実施例として
のディスプレイ装置における水平偏向出力回路及びパル
ス幅制御回路を示す回路図である。図6において、図1
と同一の構成要素には同一の符号を付してある。
【0048】図6に示すように、本実施例が、図1に示
した第1の実施例と異なる点は、パルス幅制御回路21
の電源電圧VCCとして、水平偏向出力回路50の電源電
圧EBを適用している点である。
【0049】従って、本実施例では、チョークコイル1
3に流れる水平サイズ制御電流IOは、ダイオード20
がオンの期間、ダイオード20を介してパルス幅制御回
路21から出力され、接続点Aに向かって流れる。その
結果、接続点Aからフライバックトランスの1次巻線1
1を介して、水平偏向出力回路50へ流れる電流は、上
記したパルス幅制御回路21から接続点Aに流れる電流
と、水平偏向出力回路50の電源(電源電圧EBを出力
する電源;図示せず)から電源電圧入力端子12を介し
て接続点Aに流れる投入電流と、の和になるため、水平
偏向出力回路50の電源から電源電圧入力端子12を介
して流れる投入電流は、図1に示した第1の実施例の場
合に比べ、パルス幅制御回路21から接続点Aに流れる
電流の分だけ、少なくすることができる。
【0050】よって、本実施例によれば、図1に示した
第1の実施例の効果に加えて、電源電圧EBを出力する
電源から電源電圧入力端子12を介して流れる投入電流
を少なくできるという効果がある。
【0051】次に、図7は本発明の第3の実施例として
のディスプレイ装置における水平偏向出力回路及びパル
ス幅制御回路を示す回路図である。図7において、図1
と同一の構成要素には同一の符号を付してある。その
他、22はトランジスタ、23は抵抗、24はダイオー
ド、25は電圧源、51は電圧増幅回路、52は電源電
圧VC2入力端子である。
【0052】図7に示すように、電圧増幅回路51は、
トランジスタ22、抵抗23、ダイオード24、電圧源
25から構成されている。また、パルス幅制御回路21
は、この電圧増幅回路51、比較器17、トランジスタ
18,19、ダイオード20によって構成されている。
【0053】図7に示すように、本実施例が、図6に示
した第2の実施例と異なる点は、電圧増幅回路51を新
たに設けると共に、トランジスタ18のコレクタに入力
する電源電圧VC2と、ダイオード20のカソードに接続
された電源電圧VCCと、をそれぞれ別々にした点であ
る。
【0054】本実施例では、比較器17から出力される
パルス幅変調された矩形波の電圧VPは、トランジスタ
18,19によって電流増幅された後、電圧増幅回路5
1で電圧増幅されて、パルス幅制御回路21の出力電圧
Oとして出力される。なお、電圧増幅回路51は、一
般的なベース接地の増幅回路である。このように、トラ
ンジスタ18,19の出力電圧を、電圧増幅回路51に
よって増幅して、出力電圧VOとすることにより、トラ
ンジスタ18のコレクタに入力する電源電圧VC2を、ダ
イオード20のカソードに接続された電源電圧VCCより
下げることができる。従って、比較器17、トランジス
タ18、トランジスタ19は、それぞれの入出力電圧と
して、比較的低い電圧(例えば、50V以下)で動作さ
せることができる。
【0055】よって、本実施例によれば、比較器17、
トランジスタ18、トランジスタ19を、集積回路内
へ、容易に組み込むことが可能となる。
【0056】次に、図8は本発明の第4の実施例として
のディスプレイ装置における水平偏向出力回路及びパル
ス幅制御回路を示す回路図である。図8において、図1
と同一の構成要素には同一の符号を付してある。その
他、26は差動増幅器、27は抵抗、28はコンデンサ
である。
【0057】図8に示すように、本実施例が、図1に示
した第1の実施例と異なる点は、パルス幅制御回路21
内に、差動増幅器26などを設けた点である。
【0058】本実施例では、比較器17が、水平ノコギ
リ波入力端子15から入力される水平ノコギリ波電圧V
Hと差動増幅器26の出力電圧とを大小比較し、差動増
幅器26の出力電圧に基づいてパルス幅変調された矩形
波の電圧を形成して出力する。そして、そのパルス幅変
調された矩形波の電圧は、トランジスタ18,19によ
って電流増幅され、電圧VOとしてパルス幅制御回路2
1から出力される。その後、このパルス幅制御回路21
の出力電圧VOは、抵抗27、コンデンサ28から成る
積分回路によって積分され、差動増幅器26に入力され
る。この差動増幅器26では、積分回路から入力された
電圧と、垂直パラボラ波入力端子16から入力される垂
直パラボラ波電圧VVと、の差分を検出し、この差分が
最少となるように、比較器17へ入力する電圧を制御し
ている。
【0059】本実施例によれば、このように、パルス幅
制御回路21内に負帰還回路が形成されるため、チョー
クコイル13やパルス幅制御回路21内の各素子におけ
る、部品バラツキや周囲温度の変化によって、画面の水
平サイズが変動することがなく、より安定な動作が可能
となる。その他の効果については、図1に示した第1の
実施例と同様である。
【0060】次に、図9は本発明の第5の実施例として
のディスプレイ装置における水平偏向出力回路及びパル
ス幅制御回路を示す回路図である。図9において、図8
と同一の構成要素には同一の符号を付してある。
【0061】図9に示すように、本実施例では、図8に
示した第4の実施例において、図6に示した第2の実施
例と同様に、パルス幅制御回路21の電源電圧VCCとし
て、水平偏向出力回路50の電源電圧EBを適用してい
る。
【0062】従って、本実施例によれば、図8に示した
第4の実施例の効果に加えて、図6に示した第2の実施
例と同様に、電源電圧EBを出力する電源(図示せず)
から電源電圧入力端子12を介して流れる投入電流を少
なくできるという効果がある。
【0063】次に、図10は本発明の第6の実施例とし
てのディスプレイ装置における水平偏向出力回路及びパ
ルス幅制御回路を示す回路図である。図10において、
図7及び図8と同一の構成要素には同一の符号を付して
ある。
【0064】図10に示すように、本実施例では、図8
に示した第4の実施例において、図7に示した第3の実
施例と同様に、電圧増幅回路51を新たに設けると共
に、トランジスタ18のコレクタに入力する電源電圧V
C2と、ダイオード20のカソードに接続された電源電圧
CCと、をそれぞれ別々にしている。
【0065】従って、本実施例によれば、図8に示した
第4の実施例の効果に加えて、図7に示した第3の実施
例と同様に、比較器17、トランジスタ18、トランジ
スタ19を、集積回路内へ、容易に組み込むことが可能
となる。
【0066】最後に、以上説明した各実施例におけるデ
ィスプレイ装置全体の構成について、図11を用いて説
明する。図11は本発明の各実施例におけるディスプレ
イ装置全体の構成を示すブロック図である。図11にお
いて、30は信号入力端子、31は信号処理回路、32
は水平偏向回路、33は水平発振回路、34は水平ドラ
イブ回路、36は垂直偏向回路、37はビデオ回路、3
8は陰極線管、39は偏向ヨークである。
【0067】図11に示すように、水平偏向回路32
は、水平発振回路33、水平ドライブ回路34、水平偏
向出力回路50、パルス幅制御回路21、及び、水平偏
向出力回路50とパルス幅制御回路21との間に接続さ
れたチョークコイル13によって構成される。そして、
そのうち、水平偏向出力回路50及びパルス幅制御回路
21が、既に説明したように、図1、図6、図7、図
8、図9、または図10に示したような回路によって構
成されている。
【0068】なお、これまでの説明では、表示する映像
のアスペクト比が16:9と4:3を切り換える場合に
ついて述べたが、本発明は、このアスペクト比に限定す
るものではない。つまり、本発明は、水平サイズの異な
る複数の表示を可能とするシステムなど、水平サイズを
変化させる必要のあるシステム全てに適用可能である。
【0069】
【発明の効果】本発明によれば、例えば、アスペクト比
16:9の映像を表示するモードと、アスペクト比4:
3の映像を表示するモードを切り換える場合に、パルス
幅制御回路の出力電圧の振幅を大きくしても、チョーク
コイルのインダクタンスは小さいままで良いため、従来
のように、チョークコイルのインダクタンスを大きくす
る必要はない。
【0070】よって、チョークコイルのインダクタンス
と第2のS字コンデンサの容量とによって定まる積分定
数も大きくならないため、第2のS字コンデンサの両端
間電圧に位相遅れが発生することもなく、画面歪が生じ
ることもない。
【0071】また、チョークコイルのインダクタンスを
大きくする必要がないため、チョークコイルのコアなど
も小さくて済み、回路規模が増加することもない。
【図面の簡単な説明】
【図1】本発明の第1の実施例としてのディスプレイ装
置または従来のディスプレイ装置における水平偏向出力
回路及びパルス幅制御回路を示す回路図である。
【図2】図1の要部電圧波形及び要部電流波形を水平周
期に着目して示した波形図である。
【図3】アスペクト比4:3の映像を表示するモードで
の図1の要部電圧波形及び要部電流波形を垂直周期に着
目して示した波形図である。
【図4】アスペクト比16:9の映像を表示するモード
での図1の要部電圧波形及び要部電流波形を垂直周期に
着目して示した波形図である。
【図5】アスペクト比16:9の映像を表示するモード
での図1の要部電圧波形及び要部電流波形を垂直周期に
着目して示した波形図である。
【図6】本発明の第2の実施例としてのディスプレイ装
置における水平偏向出力回路及びパルス幅制御回路を示
す回路図である。
【図7】本発明の第3の実施例としてのディスプレイ装
置における水平偏向出力回路及びパルス幅制御回路を示
す回路図である。
【図8】本発明の第4の実施例としてのディスプレイ装
置における水平偏向出力回路及びパルス幅制御回路を示
す回路図である。
【図9】本発明の第5の実施例としてのディスプレイ装
置における水平偏向出力回路及びパルス幅制御回路を示
す回路図である。
【図10】本発明の第6の実施例としてのディスプレイ
装置における水平偏向出力回路及びパルス幅制御回路を
示す回路図である。
【図11】本発明の各実施例におけるディスプレイ装置
全体の構成を示すブロック図である。
【図12】従来のディスプレイ装置における水平偏向出
力回路を示す回路図である。
【符号の説明】
13…チョークコイル、17…比較器、18,19…ト
ランジスタ、20…ダイオード、21…パルス幅制御回
路、26…差動増幅器、50…水平偏向出力回路。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 少なくとも、電源とアースとの間に水平
    出力素子を接続すると共に、前記電源と中点との間に、
    水平偏向コイル及び第1のS字コンデンサの直列接続か
    ら成る第1の直列回路と、ダンパーダイオードと、第1
    の共振コンデンサと、を互いに並列に接続し、中点とア
    ースとの間に、変調コイル及び第2のS字コンデンサの
    直列接続から成る第2の直列回路と、変調ダイオード
    と、第2の共振コンデンサと、を互いに並列に接続して
    成り、前記水平出力素子に水平ドライブパルスを入力す
    ることにより、前記水平偏向コイルに水平偏向電流を流
    す水平偏向出力回路と、 水平ノコギリ波電圧と垂直パラボラ波電圧とを入力し、
    該垂直パラボラ波電圧に基づいてパルス幅変調された水
    平周期の矩形波の電圧を形成して出力するパルス幅制御
    回路と、 該パルス幅制御回路から出力された電圧を積分して前記
    第2の直列回路における変調コイルと第2のS字コンデ
    ンサとの接続点に印加するチョークコイルと、 を具備して成り、前記垂直パラボラ波電圧の直流電圧を
    切り換えることにより、表示される映像の水平サイズを
    変えて、前記アスペクト比を切り換え得るようにしたデ
    ィスプレイ装置において、 前記チョークコイルに流れる水平サイズ制御電流が、水
    平周期毎に、該水平周期内の一定期間約0Aになること
    を特徴とするディスプレイ装置。
  2. 【請求項2】 少なくとも、電源とアースとの間に水平
    出力素子を接続すると共に、前記電源と中点との間に、
    水平偏向コイル及び第1のS字コンデンサの直列接続か
    ら成る第1の直列回路と、ダンパーダイオードと、第1
    の共振コンデンサと、を互いに並列に接続し、中点とア
    ースとの間に、変調コイル及び第2のS字コンデンサの
    直列接続から成る第2の直列回路と、変調ダイオード
    と、第2の共振コンデンサと、を互いに並列に接続して
    成り、前記水平出力素子に水平ドライブパルスを入力す
    ることにより、前記水平偏向コイルの水平偏向電流を流
    す水平偏向出力回路と、 水平ノコギリ波電圧と垂直パラボラ波電圧とを入力し、
    該垂直パラボラ波電圧に基づいてパルス幅変調された水
    平周期の矩形波の電圧を形成して出力するパルス幅制御
    回路と、 該パルス幅制御回路から出力された電圧を積分して前記
    第2の直列回路における変調コイルと第2のS字コンデ
    ンサとの接続点に印加するチョークコイルと、 を具備して成り、前記垂直パラボラ波電圧の直流電圧を
    切り換えることにより、表示される映像の水平サイズを
    変えて、前記アスペクト比を切り換え得るようにしたデ
    ィスプレイ装置において、 前記チョークコイルのインダクタンスをLO、前記パル
    ス幅制御回路から出力される電圧の振幅をVA、該パル
    ス幅制御回路から出力される電圧が低電圧側である期間
    をTO、前記チョークコイルに流れる水平サイズ制御電
    流の平均値をIAとしたときに、 【数1】LO≦VA・TO/2IA なる関係が成り立っていることを特徴とするディスプレ
    イ装置。
  3. 【請求項3】 請求項1または2に記載のディスプレイ
    装置において、前記パルス幅制御回路の出力端子にその
    アノードが接続され、前記水平偏向出力回路についての
    前記電源にそのカソードが接続されたダイオードを備え
    たことを特徴とするディスプレイ装置。
JP5428094A 1994-03-25 1994-03-25 ディスプレイ装置 Pending JPH07264505A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5428094A JPH07264505A (ja) 1994-03-25 1994-03-25 ディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5428094A JPH07264505A (ja) 1994-03-25 1994-03-25 ディスプレイ装置

Publications (1)

Publication Number Publication Date
JPH07264505A true JPH07264505A (ja) 1995-10-13

Family

ID=12966162

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5428094A Pending JPH07264505A (ja) 1994-03-25 1994-03-25 ディスプレイ装置

Country Status (1)

Country Link
JP (1) JPH07264505A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140058200A (ko) * 2012-11-06 2014-05-14 삼성디스플레이 주식회사 표시 장치 및 그것의 동작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140058200A (ko) * 2012-11-06 2014-05-14 삼성디스플레이 주식회사 표시 장치 및 그것의 동작 방법

Similar Documents

Publication Publication Date Title
US5357175A (en) Deflection and high voltage circuit
JPH07264505A (ja) ディスプレイ装置
JPH07123288B2 (ja) ディスプレイ装置
JP2002135618A (ja) 表示装置
US6002453A (en) Deflection with low offset
JP3203158B2 (ja) ディスプレイ装置
US6060846A (en) Diode modulator generating a line S-correction
US5969487A (en) Deflection circuit with damping impedance and current compensation
JP3231216B2 (ja) ディスプレイ装置
JPH11341298A (ja) 水平偏向回路
US6340871B1 (en) Horizontal-deflection correction circuit
JP3226880B2 (ja) 電力供給変調偏向装置
JP3107331B2 (ja) 糸巻歪補正回路
JP2002369028A (ja) 動的フォーカス電圧振幅制御装置
JP2549660B2 (ja) 水平出力回路
JP2990747B2 (ja) 水平偏向センタリング回路
JPH11317884A (ja) 水平偏向回路
JP3316282B2 (ja) テレビジョン受像機
JP2892705B2 (ja) 水平出力回路
JPH087538B2 (ja) 水平偏向回路
KR970003432B1 (ko) 와이드 스크린 티브이(tv)의 화상 수평 직선성 보상 장치
JP2919822B2 (ja) ディスプレイ装置
JP2835035B2 (ja) ディスプレイ装置
JP2003283864A (ja) 水平サイズ補正回路
JPH08331408A (ja) ディスプレイ装置