KR20020052476A - 노광마스크 - Google Patents

노광마스크 Download PDF

Info

Publication number
KR20020052476A
KR20020052476A KR1020000081765A KR20000081765A KR20020052476A KR 20020052476 A KR20020052476 A KR 20020052476A KR 1020000081765 A KR1020000081765 A KR 1020000081765A KR 20000081765 A KR20000081765 A KR 20000081765A KR 20020052476 A KR20020052476 A KR 20020052476A
Authority
KR
South Korea
Prior art keywords
capacitor
etching
electrode
exposure mask
cross
Prior art date
Application number
KR1020000081765A
Other languages
English (en)
Inventor
최웅
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000081765A priority Critical patent/KR20020052476A/ko
Publication of KR20020052476A publication Critical patent/KR20020052476A/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/65Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 캐패시터용 노광마스크에 관한 것으로, 특히 캐패시터의 정전용량을 반도체소자의 고집적화에 충분하도록 저장전극의 표면적을 확보하기 위하여, 캐패시터의 전극을 Pt 로 형성하는 캐패시터용 노광마스크에 있어서, 근접효과를 감소시키도록 엇갈려 디자인된 활성영역과, 상기 활성영역의 양 끝에 서로 다른 형태의 캐패시터가 디자인되되, 서로 45 도 회전된 크로스 형태로 디자인된 노광마스크를 제공하여 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

노광마스크{A exposure mask}
본 발명은 반도체소자의 캐패시터용 노광마스크에 관한 것으로, 특히 캐패시터의 정전용량을 반도체소자의 고집적화에 충분하도록 저장전극의 표면적을 확보하는 방법에 관한 것이다.
반도체소자가 고집적화되어 셀 크기가 감소됨에따라 저장전극의 표면적에 비례하는 메모리 셀의 정전용량을 충분히 확보하기가 어려워지고 있다.
특히, 단위셀이 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자는 칩에서 많은 면적을 차지하는 캐패시터의 정전용량을 크게하면서, 면적을 줄이는 것이 디램 소자의 고집적화에 중요한 요인이 된다.
그래서, ( Eo × Er × A ) / T ( 단, 상기 Eo 는 진공유전율, 상기 Er 은 유전막의 유전율, 상기 A 는 캐패시터의 면적 그리고 상기 T 는 유전막의 두께 ) 로 표시되는 캐패시터의 정전용량을 증가시키기 위하여, 하부전극인 저장전극의 표면적을 증가시켜 캐패시터를 형성하였다.
종래의 FeRAM 은 하부전극, 강유전체막 및 상부전극을 각각 별도의 마스크를 사용하여 패터닝하든지, 하부전극과 강유전체막은 동일한 마스크를 사용하고 상부전극을 별도의 마스크를 사용하여 패턴으로 가공하는 방법을 취하고 있다.
또한, 지금까지 개발하고 있는 FeRAM의 최소 가공치수와 메모리 셀 면적의 관계를 보면 같은 최소 가공 치수 디램과 비교해서, 거의 5 배의 메모리 셀 면적을 차지하고 금후 제품화를 진행하여 시장을 확보하기 위해서는 메모리 셀 면적을 축소하는 것이 필수적이다.
따라서, 하부전극인 제1 Pt 박막, 강유전체막 및 상부전극인 제2 Pt 박막의 스택 구조 저장전극 마스크를 사용하여 한번에 식각하여 패턴을 형성하는 방법으로 메모리 셀 면적을 축소하는 공정을 연구하고 있다.
그러나, 제1 Pt 박막 2000 Å, 강유전체막 2000 Å 및 제2 Pt 박막 2000 Å 의 적층구조를 하나의 마스크를 이용하여 식각하는 경우, 식각선택비 및 과도식각 타켓을 고려하여 감광막 두께를 20,000 Å 이상의 두께로 증착하여야 하므로 현실적으로 공정에 적용하기 어려운 문제점이 있다.
일반적으로 식각선택비는 통상의 화학반응에 의한 식각공정에서 생산되는 폴리머를 이용함으로써 높은 값을 유지할 수 있으나, Pt 식각공정과 같이 물리적인 스퍼터링 효과에 의한 식각공정에서는 높은 식각선택비를 가진다는 것이 어렵다.
실제로, 하드마스크층으로 가장 많이 사용되고 있는 실리콘 산화막에 대한 선택비는 Pt 식각공정에서 1:1을 조금 넘는 정도이므로 제1 Pt 박막 2000 Å, 강유전체막 2000 Å 및 제2 Pt 박막 2000 Å 의 적층구조를 식각하는 경우에는 과도식각을 고려하여 9000 Å 이상의 두께를 갖는 산화막을 필요로 하게 되므로, 오히려 상기 산화막을 패터닝하는 공정이 더 어렵게 되는 문제점이 있다.
또한, 삼차원적인 복잡한 구조로 캐패시터의 하부전극인 저장전극의 표면적을 증가시킬 수도 있으나 다수의 마스크가 추가되어 공정이 복잡해지고 생산단가가 높아져 반도체소자의 생산성이 저하되고 높은 단차로 인하여 후속공정을 어렵게 하여 그에 따른 반도체소자의 수율, 특성 및 신뢰성을 저하시키는 문제점이 있다.
도 1 은 종래기술에 따른 반도체소자의 캐패시터 형성공정시 사용되는 캐패시터용 노광마스크의 레이아웃과 활성영역을 도시한 것이다.
먼저, 근접효과를 최소한으로 하도록 이웃하는 I 형 활성영역(100)과 서로 엇갈리게 형성한다.
그리고, 상기 I 형 활성영역(100)의 양 끝에 접속되는 직사각형 캐패시터(200)를 행렬을 맞추어 형성한다.
본 발명은 상기한 바와같이 종래기술에 따른 문제점을 해결하기 위하여, 전극 물질의 식각특성과 캐패시터의 레이아웃 변경을 이용하여 반도체소자의 고집적화에 충분한 정전용량을 확보할 수 있는 반도체소자의 캐패시터용 노광마스크를 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따른 반도체소자의 캐패시터 형성방법을 도시하는 레이아웃도.
도 2 는 본 발명에 따른 반도체소자의 캐패시터 형성방법을 도시하는 레이아웃도.
< 도면의 주요부분에 대한 부호의 설명 >
100,300 : 활성영역200,400,500 : 캐패시터
600 : 저장전극, 하부전극
이상의 목적을 달성하기 위해 본 발명에 따른 노광마스크는,
캐패시터의 전극을 Pt 로 형성하는 캐패시터용 노광마스크에 있어서,
근접효과를 감소시키도록 엇갈려 디자인된 활성영역과,
상기 활성영역의 양 끝에 서로 다른 형태의 캐패시터가 디자인되되, 서로 45 도 회전된 크로스 형태로 디자인된 것을 특징으로 한다.
한편, 본 발명의 원리는 다음과 같다.
BST, SLO 와 같은 고유전 물질을 유전체막으로 사용하기 위하여 Pt를 하부전극으로 사용하는 경우 식각에 필요한 반응 가스의 부재와 식각중 측벽에 재증착되는 문제로 인한 패터닝과 식각에 기술적인 한계, 특히 0.15 ㎛ 이하의 디자인룰에서는 패턴을 격리시키기가 어렵다.
특히, 하부전극의 식각 후 모양이 수직하지 못하는 열악한 식각 결과를 가지게 된다. 즉, 화학적 반응성이 떨어지는 백금(Pt)의 특성상 식각을 하면 물리적으로 감광막으로 마스킹되지 못한 부분을 식각하게 되어지는데, 이때 감광막의 훼손도 심하게 되어 하부전극 물질의 식각공정후 단면 프로파일은 실제 패터닝하려던 형상이 아니라 사다리꼴이나 삼각뿔형태의 형상을 가지게 되어 정전용량을 좌우하는 유효 면적이 감소하게 된다.
보다 상세히 설명하면 다음과 같다.
상기한 식각특성을 이용하여 반도체소자의 고집적화에 충분한 정전용량을 가질 수 있도록 디자인된 노광마스크를 형성하고 이를 마스크로 소자를 형성하는 것이다.
통상적으로 하부전극 레이아웃은 사각형 또는 타원형으로 식각되며 이를 이용한 Pt 의 식각 모양이 수직하지 못하여 그 단면이 사다리꼴 또는 삼각뿔형이 되는 식각 결과를 얻을 수 밖에 없고 그로 인하여 하부전극의 유효면적을 감소시키는 문제를 유발하게 된다.
따라서, 하부전극의 필요한 유효면적을 넓히기 위하여 마스크의 레이아웃을 변경하여 Pt를 식각하며 수직하지 못한 레이아웃으로 유용하게 이용하기 위하여 마스크 레이아웃 형상을 사각형이나 타원형이 아닌 크로스 형태 ( cross type ) 의 레이아웃으로 변경하게 되면 된다.
이때, 하부전극 간의 분리와 집적율을 높이기 위하여 크로스 형태를 교대로 45도 각도로 회전시켜 레이아웃을 변경함으로써 고집적과 고유효면적 확보하는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2 및 도 3 는 본 발명에 따른 반도체소자의 캐패시터용 노광마스크를 도시한 레이아웃도과 이를 이용하여 형성한 캐패시터의 저장전극을 도시한 사시도이다.
도 2 를 참조하면, 근전효과를 최소화하는 I 형 활성영역(300)의 양 끝에 크로스 형상의 캐패시터(400,500)를 형성하되, 이웃하는 사방 ( 四方 ) 에 형성되는 캐패시터와는 45도 회전된 형상으로 구비된 것이다. 즉, 상기 활성영역(300)의 일측에 형성된 크로스 형상의 캐패시터와 타측에 형성된 크로스 형상의 캐패시터는 서로 45도 회전된 형태로 구비된 것이다.
그리고, 이웃하는 대각선 방향에 형성되는 캐패시터와는 같은 형상으로 구비된 것이다.
도 3를 참조하면, 상기 도 2 의 크로스 형상을 갖는 하나의 노광마스크를 이용하여 45도 회전시키며 형성하여 활성영역에 접속되는 캐패시터의 하부전극인 저장전극을 형성한 것이다.
이때, 이웃하는 사방의 캐패시터와 같은 형상의 크로스 형상을 구비되고, 대각선 방향으로 상기 크로스 형상의 캐패시터가 45 도 회전형상으로 구비되도록 형성된 하나의 노광마스크를 이용하여 저장전극을 형성할 수도 있다.
그리고, 상기 캐패시터는 전극 물질, 특히 하부전극 물질로 Pt 가 사용된 것으로서, 상기 Pt 가 식각공정시 사다리꼴이나 삼각뿔형으로 형성되는 특성을 이용하여 형성한 것이다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 캐패시터용 노광마스크는, Pt를 전극 물질로 사용할 때 Pt 의 식각특성을 이용하여 크로스 형상의 캐패시터를 디자인하고 이를 이웃하는 사방의 캐패시터와 45도 회전된 형태로 마스크를 디자인함으로써 캐패시터 간의 간격을 축소시키고 고집적화에 충분한 캐패시터의 정전용량을 확보할 수 있는 효과를 제공한다.

Claims (1)

  1. 캐패시터의 전극을 Pt 로 형성하는 캐패시터용 노광마스크에 있어서,
    근접효과를 감소시키도록 엇갈려 디자인된 활성영역과,
    상기 활성영역의 양 끝에 서로 다른 형태의 캐패시터가 디자인되되, 서로 45 도 회전된 크로스 형태로 디자인된 것을 특징으로하는 노광마스크.
KR1020000081765A 2000-12-26 2000-12-26 노광마스크 KR20020052476A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000081765A KR20020052476A (ko) 2000-12-26 2000-12-26 노광마스크

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000081765A KR20020052476A (ko) 2000-12-26 2000-12-26 노광마스크

Publications (1)

Publication Number Publication Date
KR20020052476A true KR20020052476A (ko) 2002-07-04

Family

ID=27685784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000081765A KR20020052476A (ko) 2000-12-26 2000-12-26 노광마스크

Country Status (1)

Country Link
KR (1) KR20020052476A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120154975A1 (en) * 2005-11-14 2012-06-21 Paratek Microwave, Inc. Thin film capacitors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120154975A1 (en) * 2005-11-14 2012-06-21 Paratek Microwave, Inc. Thin film capacitors
US9406444B2 (en) * 2005-11-14 2016-08-02 Blackberry Limited Thin film capacitors

Similar Documents

Publication Publication Date Title
JP5311116B2 (ja) 集積回路のアレイ領域内に複数の導電線を作る方法
US8169012B2 (en) Semiconductor device and method of fabricating the semiconductor device
JPH06216340A (ja) ディラムセルの貯蔵電極及びその製造方法
WO2022166154A1 (zh) 存储器的制备方法及存储器
KR100368569B1 (ko) 반도체장치및그제조방법
KR0161438B1 (ko) 미세 크기의 접촉창을 가지는 반도체 메모리 장치 및 그 제조 방법
KR20040110454A (ko) 반도체 메모리에서의 커패시터 하부 전극 형성방법 및그에 따른 구조
KR20020052476A (ko) 노광마스크
JP4303205B2 (ja) 強誘電体キャパシタの製造方法
EP0788164A1 (en) Memory cell configuration for increased capacitor area
JP3361377B2 (ja) 半導体装置及びその製造方法
US20220254782A1 (en) Method for manufacturing memory and memory
KR940009630B1 (ko) 고집적 반도체 메모리 장치의 제조방법
KR100712355B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
JPH06310671A (ja) 半導体装置
KR100330716B1 (ko) 도전층 패턴과 그 하부 콘택홀 간의 얼라인먼트 마진을개선할수 있는 반도체 장치의 패턴 레이아웃 구조
KR100190520B1 (ko) 디램 셀의 커패시터 제조방법
KR100546112B1 (ko) 반도체소자의 제조방법
KR100557646B1 (ko) 반도체소자의 저장전극 형성방법
KR19990018061A (ko) 직사각형 커패시터 스토리지 노드 및 그 제조방법
KR960006747B1 (ko) 스택캐패시터 제조방법
TW311254B (en) Method of forming capacitor with multiple pillar structures
KR960006721B1 (ko) 스택 캐패시터 제조방법
KR0154151B1 (ko) 반도체 소자의 전하보존전극 제조방법
KR0140807B1 (ko) 반도체 소자의 전하저장전극 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination