KR20020023460A - 반도체 장치의 소자 분리방법 - Google Patents

반도체 장치의 소자 분리방법 Download PDF

Info

Publication number
KR20020023460A
KR20020023460A KR1020000055650A KR20000055650A KR20020023460A KR 20020023460 A KR20020023460 A KR 20020023460A KR 1020000055650 A KR1020000055650 A KR 1020000055650A KR 20000055650 A KR20000055650 A KR 20000055650A KR 20020023460 A KR20020023460 A KR 20020023460A
Authority
KR
South Korea
Prior art keywords
isolation
forming
film
ions
oxide film
Prior art date
Application number
KR1020000055650A
Other languages
English (en)
Inventor
변진현
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000055650A priority Critical patent/KR20020023460A/ko
Publication of KR20020023460A publication Critical patent/KR20020023460A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

이온주입(ion implanting) 공법을 적용한 반도체 장치의 소자분리방법이 개시된다.
이를 위하여 본 발명에서는, 반도체 기판 상에 패드 산화막을 형성하는 공정과, 필드영역이 오픈되도록 상기 패드 산화막 상에 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴을 마스크로해서 상기 결과물 상으로 산소 이온이나 질소 이온 혹은 이들의 혼합 이온을 이온주입하는 공정과, 상기 감광막 패턴과 상기 패드 산화막을 순차적으로 제거하는 공정과, 상기 이온주입되어진 이온의 열처리에 의해 상기 기판 내의 필드영역에만 선택적으로 아이솔레이션막을 형성하는 공정으로 이루어진 반도체 장치의 소자분리방법이 제공된다. 이때, 상기 열처리는 후속 이온주입용 버퍼 산화막 형성시나 게이트 절연막 형성시 혹은 게이트 전극 표면에 산화막 형성시에 수반되는 열처리를 뜻한다.
그 결과, 기존 로커스 (LOCOS)공정이나 STI(Shallow Trench Isolation) 공정을 적용하여 소자분리를 이룰 때 야기되던 불량(로커스에서의 버즈 빅 유발, STI 공정에서의 절연 특성 저하와 취약한 리키지 특성 유발 등) 발생을 막을 수 있게 되므로, 고신뢰성의 아이솔레이션막 형성이 가능하게 된다.

Description

반도체 장치의 소자분리방법{Isolating method of semiconductor device}
본 발명은 이온주입(ion implanting) 공법을 적용한 반도체 장치의 소자분리방법에 관한 것이다.
반도체 소자의 고집적화가 진행됨에 따라 소자 제조시 미세 패턴이 요구되어졌고, 트랜지스터의 채널 길이(channel length)와 소자분리를 위한 아이솔레이션(isolation)막의 폭(width) 또한 줄어들게 되었다. 이에 따라, 소자분리 방법도 로커스(LOCOS) 방법, 모디파이드 로커스(MODIFIED LOCOS) 방법, TI(trench isolation) 방법 등과 같은 다양한 기술들이 개발되게 되었다.
이중, 로커스 방법은 아이솔레이션(isolation) 특성은 좋으나 열산화 공정시 필드영역과 액티브영역의 경계에서 액티브영역쪽으로 치고 들어와 성장되는 산화막의 버즈 빅(bird's beak) 유발로 인해 액티브영역의 유효면적이 줄어드는 단점이 발생되므로, 그 적용에 많은 제약이 따르고 있는 상태이다.
이는 액티브영역의 유효면적이 작아질 경우, 게이트 전극 하단에 형성되는 채널 폭이 작아지게 되어 전류의 통로 역할을 하는 채널 영역의 표면적이 줄어든 것과 동일한 결과가 초래되고, 그 결과 반도체 소자가 고속 동작을 수행하기가 어렵게 되기 때문이다.
이를 해결하기 위하여 폴리-버퍼드 로커스(poly-buffered LOCOS:PBL)나 폴리-스페이서 로커스(poly-spacer LOCOS:PSL) 공법과 같은 개량된 형태의 공정 기술을 적용하여 소자분리를 이루는 기술이 제안된 바 있으나, 이 경우 역시 일반 로커스공정에 비해 버즈 빅 발생을 다소 줄일 수 있다는 효과를 얻을 수 있을 뿐 버즈 빅 제어의 난점과 이로부터 파생되는 협소한 액티브영역의 생성이라는 문제를 근본적으로 해결하는데에는 기본적으로 한계가 따르고, 실리콘 기판의 특정 부위에 격자 결함이 생성되는 현상이나 이로 인해 게이트 절연막의 막질 특성이 저하되는 현상등을 여전히 해결되지 못하고 남아 있는 상태이다.
따라서, 현재는 소자분리시 실리콘 기판을 국부적으로 식각해 내어 트랜치를 형성한 뒤, 질화막 라이너(SiN liner)를 개재하여 절연막(예컨대, 산화막)을 증착하고, 이를 에치 백(etch back)이나 CMP(chemical mechanical polishing) 처리하여 필드영역에만 절연막이 남도록 하는 STI(Shallow Trench Isolation) 방법이 주로 이용되고 있다.
상기 STI 방법은 작은 크기의 아이솔레이션막을 형성할 수 있다는 점과 우수한 평탄도를 확보할 수 있다는 점에서 로커스를 대치할 만한 공정으로 자리잡기는 하였으나, 트랜치 내부를 채우는데 사용되는 막질이 열산화막에 비해 절연 특성(isolation quality)이 떨어지는 문제가 있다. 뿐만 아니라 트랜치 형성시에는 실리콘의 식각면 손상이 유발되고, 아이솔레이션막(TI) 형성후 실시되는 후속 열처리 공정(예컨대, 이온주입용 버퍼 산화막을 형성하는 공정, 게이트 절연막을 형성하는 공정, 게이트 전극 표면에 산화막을 형성하는 공정 등) 진행시에는 트랜치 측벽의 실리콘 산화로 인해 부피 팽창에 기인한 기판 손상(attack)이 유발되기도 하므로 리키지(leakage) 측면에서 취약하다는 단점 또한 발생된다. 부피 팽창에 기인한 기판 손상은 특히 질화막 라이너의 두께가 얇을수록 더욱 심하게 나타나는 것으로 알려져 있다.
이에 본 발명의 목적은, 반도체 장치 제조시 이온주입 공법(필드영역에만 선택적으로 산소 이온이나 질소 이온 혹은 이들을 혼합하여 이온주입한 후 실리콘 기판 내에 투입된 상기 이온 입자들이 후속 열처리 공정(heat budget)에서 실리콘 웨이퍼의 실리콘 입자들과 화학반응을 일으켜 열산화막 재질의 아이솔레이션막을 형성하는 공정)을 적용하여 소자분리공정을 진행하므로써, 기존 로커스 공정이나 STI 공정을 적용하여 소자분리를 이룰 때 야기되던 불량(로커스에서의 버즈 빅 유발, STI 공정에서의 절연 특성 저하와 취약한 리키지 특성 유발 등) 발생없이도 아이솔레이션막 형성이 가능하도록 한 고신뢰성의 소자분리방법을 제공함에 있다.
도 1a 내지 도 1c는 본 발명에 의한 반도체 장치의 소자분리방법을 보인 공정수순도이다.
상기 목적을 달성하기 위하여 본 발명에서는, 반도체 기판 상에 패드 산화막을 형성하는 공정과, 필드영역이 오픈되도록 상기 패드 산화막 상에 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴을 마스크로해서 상기 결과물 상으로 산소 이온이나 질소 이온 혹은 이들의 혼합 이온을 이온주입하는 공정과, 상기 감광막 패턴과 상기 패드 산화막을 순차적으로 제거하는 공정과, 상기 이온주입되어진 이온의 열처리에 의해 상기 기판 내의 필드영역에만 선택적으로 아이솔레이션막을 형성하는 공정을 포함하는 반도체 장치의 소자분리방법이 제공된다.
이때, 상기 열처리는 후속 이온주입용 버퍼 산화막 형성시나 게이트 절연막 형성시 혹은 게이트 전극 표면에 산화막 형성시에 수반되는 열처리를 뜻한다.
상기 공정 기법을 도입하여 소자분리공정을 진행할 경우, 기판 내로 이온주입된 이온(산소 이온이나 질소 이온 혹은 이들의 혼합 이온)들과 실리콘과의 화학 반응에 의해 SiO2, SiNx, SiON 재질의 아이솔레이션막이 형성되므로, 로커스에서와 같은 버즈 빅이 유발되지 않는다. 또한, 이때 형성된 아이솔레이션막은 열산화막 재질이므로 기존 STI 공정에서와 같이 산화막 증착 공정을 통해 아이솔레이션막을 형성한 경우보다 우수한 절연 특성을 가지게 된다. 게다가, 트랜치나 질화막 라이너 형성없이도 소자분리가 가능하므로, 이들의 형성시나 혹은 이들 공정과 후단 산화 공정과의 연계시에 발생되던 기판 손상이 발생하지 않게 된다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
도 1a ~ 도 1c는 본 발명에서 제안된 반도체 장치의 소자분리방법을 보인 공정수순도를 나타낸 것으로, 이를 참조하여 그 제조방법을 제 3 단계로 구분하여 설명하면 다음과 같다.
제 1 단계로서, 도 1a와 같이 반도체 기판(10) 상에 패드 산화막(12)을 형성하고, 필드영역으로 사용되어질 부분이 오픈되도록 상기 패드 산화막(12) 상에 감광막 패턴(14)을 형성한다.
제 2 단계로서, 도 1b와 같이 감광막 패턴(14)을 마스크로해서 상기 결과물 상으로 산소 이온(Oxigen ion)이나 질소 이온(Nitrogen ion)을 이온주입한다. 이때 상기 이온주입은 산소 이온과 질소 이온을 한꺼번에 동시에 이온주입하는 방식으로 진행해도 무관하다.
제 3 단계로서, 도 1c와 같이 감광막 패턴(14)과 패드 산화막(12)을 순차적으로 제거하고, 후속 메모리 셀 공정에 수반되는 열처리 공정(예컨대, 후속 이온주입용 버퍼 산화막 형성 공정이나 게이트 절연막 형성 공정 혹은 게이트 전극 표면에 산화막을 형성하는 공정 등)을 이용하여 기판(10) 내의 필드영역에 아이솔레이션막(16)을 형성하므로써, 본 공정 진행을 완료한다.
이때, 기판(10) 내로 주입된 이온이 산소 이온인 경우는 아이솔레이션막(16)이 SiO2의 재질로 형성되고, 질소 이온인 경우는 SiNx 재질로 형성되며, 산소 이온과 질소 이온이 동시에 주입된 경우는 SiON 재질로 형성된다.
이와 같이 공정을 진행할 경우, 기판 내로 이온주입된 이온(산소 이온이나 질소 이온 혹은 이들의 혼합 이온)들과 실리콘과의 화학 반응에 의해 아이솔레이션막이 제조되므로, 소자분리시 로커스에서와 같은 버즈 빅 현상이 유발되는 것을 막을 수 있게 된다. 또한, 이때 형성된 아이솔레이션막은 SiO2나 SiNx 혹은 SiON 재질의 열산화막질이므로 기존 STI 공정에서와 같이 산화막 증착 공정을 통해 아이솔레이션막을 형성한 경우보다 우수한 절연 특성을 확보할 수 있게 된다. 게다가, 이 경우는 트랜치나 질화막 라이너 형성없이도 소자분리가 가능하므로, 이들의 형성시나 혹은 이들 공정과 후단 산화 공정과의 연계시에 발생되던 기판 손상이 발생하지 않게 된다.
즉, 일반 로커스 공정을 적용하여 소자분리를 이룰 때 야기되던 버즈 빅 발생을 막으면서도 STI 기술을 적용하여 소자분리를 이룰 때보다 아이솔레이션 특성과 리키지 특성을 향상시킬 수 있게 된다.
이상에서 살펴본 바와 같이 본 발명에 의하면, 반도체 장치의 소자분리시 이온주입 공법을 적용하므로써, 기존 로커스 공정이나 STI 공정을 적용하여 아이솔레이션막을 형성할 때 야기되던 불량(로커스에서의 버즈 빅 유발, STI 공정에서의 절연 특성 저하와 취약한 리키지 특성 유발 등) 발생을 막을 수 있게 되므로, 고신뢰성의 아이솔레이션막 형성이 가능하게 된다.

Claims (2)

  1. 반도체 기판 상에 패드 산화막을 형성하는 공정;
    필드영역이 오픈되도록 상기 패드 산화막 상에 감광막 패턴을 형성하는 공정;
    상기 감광막 패턴을 마스크로해서 상기 결과물 상으로 산소 이온이나 질소 이온 혹은 이들의 혼합 이온을 이온주입하는 공정;
    상기 감광막 패턴과 상기 패드 산화막을 순차적으로 제거하는 공정; 및
    상기 이온주입되어진 이온의 열처리에 의해 상기 기판 내의 필드영역에만 선택적으로 아이솔레이션막을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체 장치의 소자분리방법.
  2. 제 1항에 있어서, 상기 열처리는 후속 이온주입용 버퍼 산화막 형성시나 게이트 절연막 형성시 혹은 게이트 전극 표면에 산화막 형성시에 수반되는 열처리인 것을 특징으로 하는 반도체 장치의 소자분리방법.
KR1020000055650A 2000-09-22 2000-09-22 반도체 장치의 소자 분리방법 KR20020023460A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000055650A KR20020023460A (ko) 2000-09-22 2000-09-22 반도체 장치의 소자 분리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000055650A KR20020023460A (ko) 2000-09-22 2000-09-22 반도체 장치의 소자 분리방법

Publications (1)

Publication Number Publication Date
KR20020023460A true KR20020023460A (ko) 2002-03-29

Family

ID=19689889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000055650A KR20020023460A (ko) 2000-09-22 2000-09-22 반도체 장치의 소자 분리방법

Country Status (1)

Country Link
KR (1) KR20020023460A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013143034A1 (zh) * 2012-03-29 2013-10-03 中国科学院微电子研究所 半导体器件制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013143034A1 (zh) * 2012-03-29 2013-10-03 中国科学院微电子研究所 半导体器件制造方法

Similar Documents

Publication Publication Date Title
US6326282B1 (en) Method of forming trench isolation in a semiconductor device and structure formed thereby
US6642125B2 (en) Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same
US7902628B2 (en) Semiconductor device with trench isolation structure
KR100437462B1 (ko) 저전압 모스 트랜지스터 및 고전압 모스 트랜지스터를갖는 반도체소자의 제조방법
KR20000059513A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
US5811346A (en) Silicon corner rounding in shallow trench isolation process
KR100275732B1 (ko) 어닐링을 이용한 트랜치형 소자분리막 형성방법
KR20050006511A (ko) 반도체소자의 소자분리막 형성방법
KR20020023460A (ko) 반도체 장치의 소자 분리방법
JP2003197734A (ja) 半導体装置の素子分離膜の形成方法
KR20010037467A (ko) 반도체 장치의 트렌치 격리 형성 방법
KR100420701B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100283469B1 (ko) 반도체소자제조방법
KR100712984B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100546752B1 (ko) 반도체 소자의 필드산화막 형성방법
KR100672769B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR20020010971A (ko) 반도체소자의 소자분리막 형성 방법
KR20000039029A (ko) 이중 라이너를 구비한 트렌치 격리 형성 방법
KR101006510B1 (ko) 반도체소자의 소자분리막 형성방법
KR20080029268A (ko) 반도체 소자의 소자분리막 및 그 형성방법
KR20020082024A (ko) 웨이퍼 정렬키 신호 감도를 유지하면서 트렌치를 이용하여반도체 소자를 분리하는 방법
KR20030060604A (ko) 소자분리막의 형성 방법 및 그를 이용한 반도체소자의제조 방법
KR19990084622A (ko) 반도체 소자 제조방법
KR20010035981A (ko) 반도체 소자 제조방법
KR20040001224A (ko) 반도체 소자의 소자분리막 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination