KR20020021715A - 명령 및 어드레스 전용 스트로브 신호를 이용하는 반도체메모리장치 및 이의 명령 및 어드레스 입력방법 - Google Patents

명령 및 어드레스 전용 스트로브 신호를 이용하는 반도체메모리장치 및 이의 명령 및 어드레스 입력방법 Download PDF

Info

Publication number
KR20020021715A
KR20020021715A KR1020000054431A KR20000054431A KR20020021715A KR 20020021715 A KR20020021715 A KR 20020021715A KR 1020000054431 A KR1020000054431 A KR 1020000054431A KR 20000054431 A KR20000054431 A KR 20000054431A KR 20020021715 A KR20020021715 A KR 20020021715A
Authority
KR
South Korea
Prior art keywords
command
address
strobe signal
system clock
buffer circuit
Prior art date
Application number
KR1020000054431A
Other languages
English (en)
Other versions
KR100360409B1 (ko
Inventor
이동양
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1020000054431A priority Critical patent/KR100360409B1/ko
Priority to TW090121462A priority patent/TW520500B/zh
Priority to JP2001277925A priority patent/JP2002150776A/ja
Priority to US09/955,420 priority patent/US6567321B2/en
Publication of KR20020021715A publication Critical patent/KR20020021715A/ko
Application granted granted Critical
Publication of KR100360409B1 publication Critical patent/KR100360409B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits

Abstract

명령과 어드레스들의 도착시간과 시스템 클럭의 도착시간 사이의 시간차 만큼의 레이턴시를 줄일 수 있고 또한 시스템 클럭의 주파수가 증가하더라도 한 클럭 싸이클 타임 내에 명령과 어드레스들을 모든 싱크로너스 디램에 안전하게 전달 가능하게 하는 싱크로너스 디램 및 이의 명령 및 어드레스 입력방법이 개시된다. 상기 명령 및 어드레스 입력방법에 따라 동작하는 상기 싱크로너스 디램은, 명령 및 어드레스를 스트로브하기 위해 시스템 클럭과 다른 신호인 명령 및 어드레스 전용 스트로브 신호를 수신한다. 명령 및 어드레스 전용 스트로브 신호는 명령 및 어드레스가 싱크로너스 디램으로 입력되는 구간동안에만 활성화되는 신호이거나 또는 계속적으로 토글링하는 프리러닝(free running) 클럭이다. 따라서 시스템 클럭의 주파수에 관계없이 명령과 어드레스들을 메모리 모듈의 모든 싱크로너스 디램에 안전하게 전달하는 것이 가능하다. 또한 시스템 클럭의 주파수가 증가하더라도 명령과 어드레스들이 시스템 클럭과 무관한 명령 및 어드레스 전용 스트로브 신호에 응답하여 정확히 입력되므로 명령과 어드레스들의 도착시간과 시스템 클럭의 도착시간 사이의 시간차 만큼의 레이턴시가 감소되는 장점이 있다.

Description

명령 및 어드레스 전용 스트로브 신호를 이용하는 반도체 메모리장치 및 이의 명령 및 어드레스 입력방법{Semiconductor memory device using dedicated command and address strobe signal and method for inputting command and address thereof}
본 발명은 반도체 메모리장치에 관한 것으로, 특히 명령 및 어드레스 전용 스트로브 신호를 이용하는 싱크로너스 디램 및 이의 명령 및 어드레스 입력방법에관한 것이다.
시스템 성능의 향상을 위해 반도체 메모리장치, 특히 디램은 지속적으로 고집적화 및 고속화되어 가는 추세이다. 즉 좀더 많은 데이터를 좀더 빠른 속도로 처리하는 디램이 요구되고 있다. 이에 따라 고속동작을 위해 시스템 클럭에 동기되어 동작하는 싱크로너스 디램이 개발되었으며, 싱크로너스 디램의 등장으로 데이터 전송속도가 획기적으로 증가되었다.
그런데 종래의 싱크로너스 디램에서는 내부동작과 데이터 입출력이 시스템 클럭에 동기되어 수행되고 또한 명령과 어드레스들도 시스템 클럭에 응답하여 입력된다. 따라서 명령과 어드레스들은 항상 시스템 클럭의 소정의 싸이클 타임 내에 메모리 콘트롤러로부터 싱크로너스 디램으로 전달되어야 하며, 명령과 어드레스들이 시스템 클럭보다 먼저 싱크로너스 디램에 도착하더라도 명령과 어드레스들은 시스템 클럭이 도착한 후 도착된 시스템 클럭에 응답하여 내부로 입력되게 된다.
따라서 종래의 싱크로너스 디램에서는 명령과 어드레스들의 도착시간과 시스템 클럭의 도착시간 사이의 시간차 만큼의 레이턴시(Latency)가 증가되는 단점이 있다. 또한 시스템 클럭의 주파수가 증가하여 시스템 클럭의 싸이클 타임이 감소될 경우 여러개의 싱크로너스 디램들을 사용하는 메모리 모듈에서 한 클럭 싸이클 타임 내에 명령과 어드레스들을 모든 싱크로너스 디램에 전달하는 것이 어려워지는 단점이 있다.
따라서 본 발명이 이루고자하는 기술적 과제는, 명령과 어드레스들의 도착시간과 시스템 클럭의 도착시간 사이의 시간차 만큼의 레이턴시를 줄일 수 있고 또한 시스템 클럭의 주파수가 증가하더라도 한 클럭 싸이클 타임 내에 명령과 어드레스들을 모든 싱크로너스 디램에 안전하게 전달 가능하게 하는 싱크로너스 디램을 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 명령과 어드레스들의 도착시간과 시스템 클럭의 도착시간 사이의 시간차 만큼의 레이턴시를 줄일 수 있고 또한 시스템 클럭의 주파수가 증가하더라도 한 클럭 싸이클 타임 내에 명령과 어드레스들을 모든 싱크로너스 디램에 안전하게 전달 가능하게 하는 명령 및 어드레스 입력방법을 제공하는 데 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명에 따른 싱크로너스 디램을 설명하기 위한 개략적인 블락도이다.
도 2는 도 1에 도시된 본 발명에 따른 싱크로너스 디램의 각 신호들의 타이밍도이다.
도 3은 도 1에 도시된 본 발명에 따른 싱크로너스 디램의 명령 및 어드레스 입력회로를 나타내는 블럭도이다.
상기 기술적 과제를 달성하기 위하여, 소정의 명령 및 어드레스 전용 스트로브 신호를 수신하는 스트로브 신호 입력버퍼 회로, 상기 스트로브 신호 입력버퍼 회로의 출력신호에 응답하여 명령을 입력하여 래치하는 명령 입력버퍼 회로, 및 상기 스트로브 신호 입력버퍼 회로의 출력신호에 응답하여 어드레스를 입력하여 래치하는 어드레스 입력버퍼 회로를 구비하고, 상기 명령 및 어드레스 전용 스트로브 신호는 시스템 클럭과 다른 신호인 것을 특징으로 하는 본 발명에 따른 싱크로너스 디램이 제공된다.
상기 명령 및 어드레스 전용 스트로브 신호는 상기 명령 및 상기 어드레스가 상기 싱크로너스 디램으로 입력되는 구간동안에만 활성화되는 신호이거나 또는 계속적으로 토글링하는 프리러닝(free running) 클럭인 것이 바람직하다.
또한 상기 다른 기술적 과제를 달성하기 위하여, 시스템 클럭에 응답하여 동작하는 싱크로너스 디램에 대한 명령/어드레스 입력방법에 있어서, 소정의 명령 및 어드레스 전용 스트로브 신호를 수신하는 단계, 상기 명령 및 어드레스 전용 스트로브 신호의 기준에지에 응답하여 명령을 입력하여 래치하는 단계, 및 상기 명령 및 어드레스 전용 스트로브 신호의 상기 기준에지에 응답하여 어드레스를 입력하여 래치하는 단계를 구비하고, 상기 명령 및 어드레스 전용 스트로브 신호가 시스템 클럭과 다른 신호인 것을 특징으로 하는 명령/어드레스 입력방법이 제공된다.
상기 명령 및 어드레스 전용 스트로브 신호는 상기 명령 및 상기 어드레스가 상기 싱크로너스 디램으로 입력되는 구간동안에만 활성화되는 신호이거나 계속적으로 토글링하는 프리러닝 클럭인 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명에 따른 싱크로너스 디램을 설명하기 위한 개략적인 블락도이다.
도 1을 참조하면, 본 발명에 따른 싱크로너스 디램(10)에서는 내부동작과 데이터(DQ)의 입출력이 시스템 클럭(CLK)에 동기되어 수행되고 특히 명령(CMD)과 어드레스들(ADD)은 명령 및 어드레스 전용 스트로브 신호(CA_STB)에 응답하여 입력된다.
명령 및 어드레스 전용 스트로브 신호(CA_STB)는 시스템 클럭(CLK)과 다른신호로서 명령(CMD)과 어드레스들(ADD)을 스트로브하기 위한 전용 신호이다. 명령 및 어드레스 전용 스트로브 신호(CA_STB)는 싱크로너스 디램(10)의 내부동작과 데이터(DQ)의 입출력에는 관여하지 않고 명령(CMD)과 어드레스들(ADD)의 입력과 명령(CMD)과 어드레스들(ADD)의 디코딩에만 관여한다.
명령(CMD) 및 어드레스(ADD)는 싱크로너스 디램(10)을 제어하는 메모리 콘트롤러(미도시)로부터 입력되고, 명령 및 어드레스 전용 스트로브 신호(CA_STB)는 메모리 콘트롤러로부터 입력되거나 소정의 다른 회로로부터 입력된다.
도 2는 도 1에 도시된 본 발명에 따른 싱크로너스 디램의 각 신호들의 타이밍도이다.
도 2를 참조하면, 명령 및 어드레스 전용 스트로브 신호(CA_STB)는 명령(CMD) 및 어드레스(ADD)가 싱크로너스 디램(10)으로 입력되는 구간동안에만 활성화되는 신호이다. 그러나 명령 및 어드레스 전용 스트로브 신호(CA_STB)로서 계속적으로 토글링하는 프리러닝(free running) 클럭이 사용될 수 있다.
특히 명령 및 어드레스 전용 스트로브 신호(CA_STB)의 기준에지, 즉 명령(CMD)과 어드레스들(ADD)을 싱크로너스 디램 내부로 래치하기 위하여 기준으로 사용되는 에지는, 싱크로너스 디램(10)이 시스템 클럭(CLK)의 상승에지를 사용하도록 구성되는 경우, 시스템 클럭(CLK)의 소정의 상승에지와 다음 상승에지 사이에서 천이되어야 한다.
도 2에서는 명령 및 어드레스 전용 스트로브 신호(CA_STB)의 기준에지가 상승에지인 경우가 도시되어 있다. ts는 명령(CMD)과 어드레스들(ADD)의 셋업시간을나타내고 th는 명령(CMD)과 어드레스들(ADD)의 홀드시간을 나타낸다. 이 경우에는 명령(CMD)과 어드레스들(ADD)이 명령 및 어드레스 전용 스트로브 신호(CA_STB)의 상승에지에 응답하여 싱크로너스 디램 내부로 입력된다.
또한 명령 및 어드레스 전용 스트로브 신호(CA_STB)의 기준에지가 하강에지가 되도록 구성될 수 있으며, 이 경우에는 명령(CMD)과 어드레스들(ADD)이 명령 및 어드레스 전용 스트로브 신호(CA_STB)의 하강에지에 응답하여 싱크로너스 디램 내부로 입력된다.
한편 싱크로너스 디램(10)이 시스템 클럭(CLK)의 하강에지를 사용하도록 구성되는 경우에는, 시스템 클럭(CLK)의 소정의 하강에지와 다음 하강에지 사이에서 명령 및 어드레스 전용 스트로브 신호(CA_STB)의 기준에지가 천이되어야 한다. 또한 싱크로너스 디램(10)이 시스템 클럭(CLK)의 상승에지 및 하강에지 모두를 사용하도록 구성되는 경우에는, 시스템 클럭(CLK)의 소정의 하강에지와 다음 상승에지 사이 또는 소정의 상승에지와 다음 하강에지 사이에서 명령 및 어드레스 전용 스트로브 신호(CA_STB)의 기준에지가 천이되어야 한다.
도 3은 도 1에 도시된 본 발명에 따른 싱크로너스 디램의 명령 및 어드레스 입력회로를 나타내는 블럭도이다.
도 3을 참조하면, 본 발명에 따른 싱크로너스 디램의 명령 및 어드레스 입력회로는, 스트로브 신호 입력버퍼 회로(30), 명령 입력버퍼 회로(32), 및 어드레스 입력버퍼 회로(34)를 구비한다.
스트로브 신호 입력버퍼 회로(30)는 상술한 바와 같은 명령 및 어드레스 전용 스트로브 신호(CA_STB)를 수신하고 수신된 신호를 버퍼링하여 출력한다. 명령 입력버퍼 회로(32)는 스트로브 신호 입력버퍼 회로(30)의 출력신호(CA_STBB)에 응답하여 명령(CMD)을 입력하여 래치한다. 어드레스 입력버퍼 회로(34)는 스트로브 신호 입력버퍼 회로(30)의 출력신호(CA_STBB)에 응답하여 어드레스(ADD)를 입력하여 래치한다.
명령 입력버퍼 회로(32)의 출력신호(CMDB) 및 어드레스 입력버퍼 회로(34)의 출력신호(ADDB)는 싱크로너스 디램의 내부회로들로 전송된다.
이상에서 설명한 바와 같이 본 발명에 따른 싱크로너스 디램에서는 내부동작과 데이터 입출력은 시스템 클럭(CLK)에 동기되어 수행되지만 명령(CMD)과 어드레스들(ADD)은 시스템 클럭(CLK)와 다른 명령 및 어드레스 전용 스트로브 신호(CA_STB)에 응답하여 입력된다.
따라서 시스템 클럭(CLK)의 주파수에 관계없이 명령과 어드레스들을 메모리 모듈의 모든 싱크로너스 디램에 안전하게 전달하는 것이 가능하다. 또한 시스템 클럭(CLK)의 주파수가 증가하더라도 명령(CMD)과 어드레스들(ADD)이 시스템 클럭(CLK)과 무관한 명령 및 어드레스 전용 스트로브 신호(CA_STB)에 응답하여 정확히 입력되므로, 명령과 어드레스들의 도착시간과 시스템 클럭의 도착시간 사이의 시간차 만큼의 레이턴시가 감소되는 장점이 있다.
이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 싱크로너스 디램 및 이의 명령/어드레스 입력방법은, 명령과 어드레스들의 도착시간과 시스템 클럭의 도착시간 사이의 시간차 만큼의 레이턴시를 줄일 수 있고 또한 시스템 클럭의 주파수가 증가하더라도 한 클럭 싸이클 타임 내에 명령과 어드레스들을 모든 싱크로너스 디램에 안전하게 전달가능하게 하는 장점이 있다.

Claims (12)

  1. 시스템 클럭에 응답하여 동작하는 반도체 메모리장치에 있어서,
    소정의 명령 및 어드레스 전용 스트로브 신호를 수신하는 스트로브 신호 입력버퍼 회로;
    상기 스트로브 신호 입력버퍼 회로의 출력신호에 응답하여 명령을 입력하여 래치하는 명령 입력버퍼 회로; 및
    상기 스트로브 신호 입력버퍼 회로의 출력신호에 응답하여 어드레스를 입력하여 래치하는 어드레스 입력버퍼 회로를 구비하고,
    상기 명령 및 어드레스 전용 스트로브 신호는 상기 시스템 클럭과 다른 신호인 것을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 명령 및 어드레스 전용 스트로브 신호는 상기 명령 및 상기 어드레스가 상기 반도체 메모리장치로 입력되는 구간동안에만 활성화되는 신호인 것을 특징으로 하는 반도체 메모리장치.
  3. 제1항에 있어서, 상기 명령 및 어드레스 전용 스트로브 신호는 계속적으로 토글링하는 프리러닝(free running) 클럭인 것을 특징으로 하는 반도체 메모리장치.
  4. 제1항에 있어서, 상기 명령 및 상기 어드레스를 래치시키기 위한 상기 명령 및 어드레스 전용 스트로브 신호의 기준에지는 상기 시스템 클럭의 소정의 상승에지와 다음 상승에지 사이에서 천이되는 것을 특징으로 하는 반도체 메모리장치.
  5. 제1항에 있어서, 상기 명령 및 상기 어드레스를 래치시키기 위한 상기 명령 및 어드레스 전용 스트로브 신호의 기준에지는 상기 시스템 클럭의 소정의 하강에지와 다음 하강에지 사이에서 천이되는 것을 특징으로 하는 반도체 메모리장치.
  6. 제1항에 있어서, 상기 명령 및 상기 어드레스를 래치시키기 위한 상기 명령 및 어드레스 전용 스트로브 신호의 기준에지는 상기 시스템 클럭의 소정의 하강에지와 다음 상승에지 사이 또는 소정의 상승에지와 다음 하강에지 사이에서 천이되는 것을 특징으로 하는 반도체 메모리장치.
  7. 시스템 클럭에 응답하여 동작하는 반도체 메모리장치에 대한 명령/어드레스 입력방법에 있어서,
    소정의 명령 및 어드레스 전용 스트로브 신호를 수신하는 단계;
    상기 명령 및 어드레스 전용 스트로브 신호의 기준에지에 응답하여 명령을 입력하여 래치하는 단계; 및
    상기 명령 및 어드레스 전용 스트로브 신호의 상기 기준에지에 응답하여 어드레스를 입력하여 래치하는 단계를 구비하고,
    상기 명령 및 어드레스 전용 스트로브 신호는 상기 시스템 클럭과 다른 신호인 것을 특징으로 하는 명령/어드레스 입력방법.
  8. 제7항에 있어서, 상기 명령 및 어드레스 전용 스트로브 신호는 상기 명령 및 상기 어드레스가 상기 반도체 메모리장치로 입력되는 구간동안에만 활성화되는 신호인 것을 특징으로 하는 명령/어드레스 입력방법.
  9. 제7항에 있어서, 상기 명령 및 어드레스 전용 스트로브 신호는 계속적으로 토글링하는 프리러닝 클럭인 것을 특징으로 하는 명령/어드레스 입력방법.
  10. 제7항에 있어서, 상기 명령 및 어드레스 전용 스트로브 신호의 상기 기준에지는 상기 시스템 클럭의 소정의 상승에지와 다음 상승에지 사이에서 천이되는 것을 특징으로 하는 명령/어드레스 입력방법.
  11. 제7항에 있어서, 상기 명령 및 어드레스 전용 스트로브 신호의 상기 기준에지는 상기 시스템 클럭의 소정의 하강에지와 다음 하강에지 사이에서 천이되는 것을 특징으로 하는 명령/어드레스 입력방법.
  12. 제7항에 있어서, 상기 명령 및 어드레스 전용 스트로브 신호의 상기 기준에지는 상기 시스템 클럭의 소정의 하강에지와 다음 상승에지 사이 또는 소정의 상승에지와 다음 하강에지 사이에서 천이되는 것을 특징으로 하는 명령/어드레스 입력방법.
KR1020000054431A 2000-09-16 2000-09-16 명령 및 어드레스 전용 스트로브 신호를 이용하는 반도체메모리장치 및 이의 명령 및 어드레스 입력방법 KR100360409B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020000054431A KR100360409B1 (ko) 2000-09-16 2000-09-16 명령 및 어드레스 전용 스트로브 신호를 이용하는 반도체메모리장치 및 이의 명령 및 어드레스 입력방법
TW090121462A TW520500B (en) 2000-09-16 2001-08-30 Semiconductor memory device using dedicated command and address strobe signal and associated method
JP2001277925A JP2002150776A (ja) 2000-09-16 2001-09-13 命令及びアドレス専用ストローブ信号を用いる半導体メモリ装置並びにその命令及びアドレス入力方法
US09/955,420 US6567321B2 (en) 2000-09-16 2001-09-17 Semiconductor memory device using dedicated command and address strobe signal and associated method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000054431A KR100360409B1 (ko) 2000-09-16 2000-09-16 명령 및 어드레스 전용 스트로브 신호를 이용하는 반도체메모리장치 및 이의 명령 및 어드레스 입력방법

Publications (2)

Publication Number Publication Date
KR20020021715A true KR20020021715A (ko) 2002-03-22
KR100360409B1 KR100360409B1 (ko) 2002-11-13

Family

ID=19688937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000054431A KR100360409B1 (ko) 2000-09-16 2000-09-16 명령 및 어드레스 전용 스트로브 신호를 이용하는 반도체메모리장치 및 이의 명령 및 어드레스 입력방법

Country Status (4)

Country Link
US (1) US6567321B2 (ko)
JP (1) JP2002150776A (ko)
KR (1) KR100360409B1 (ko)
TW (1) TW520500B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546097B1 (ko) * 2001-11-21 2006-01-24 주식회사 하이닉스반도체 제어 및 어드레스 클럭 비분배형 메모리 시스템

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100903381B1 (ko) * 2006-11-24 2009-06-23 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 구동 방법
KR100870426B1 (ko) * 2007-04-03 2008-11-25 주식회사 하이닉스반도체 내부 제어신호 생성장치를 구비하는 반도체메모리소자
KR101796116B1 (ko) 2010-10-20 2017-11-10 삼성전자 주식회사 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법
US10254967B2 (en) 2016-01-13 2019-04-09 Sandisk Technologies Llc Data path control for non-volatile memory
US10528267B2 (en) 2016-11-11 2020-01-07 Sandisk Technologies Llc Command queue for storage operations
US10528286B2 (en) 2016-11-11 2020-01-07 Sandisk Technologies Llc Interface for non-volatile memory
US10528255B2 (en) 2016-11-11 2020-01-07 Sandisk Technologies Llc Interface for non-volatile memory
US10114589B2 (en) 2016-11-16 2018-10-30 Sandisk Technologies Llc Command control for multi-core non-volatile memory
US11132307B2 (en) 2018-05-25 2021-09-28 Rambus Inc. Low latency memory access

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0706687A4 (en) * 1993-07-02 1997-07-16 Elonex Technologies Inc HIGH SPEED CENTRAL UNIT INTERCONNECTION BUS ARCHITECTURE
JP3695902B2 (ja) * 1997-06-24 2005-09-14 富士通株式会社 半導体記憶装置
KR100257865B1 (ko) * 1997-09-04 2000-06-01 윤종용 데이터 입/출력 제어 회로를 구비한 동기형 메모리장치
US6285625B1 (en) * 1998-09-14 2001-09-04 Texas Instruments Incorporated High-speed clock circuit for semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546097B1 (ko) * 2001-11-21 2006-01-24 주식회사 하이닉스반도체 제어 및 어드레스 클럭 비분배형 메모리 시스템

Also Published As

Publication number Publication date
TW520500B (en) 2003-02-11
US6567321B2 (en) 2003-05-20
US20020085430A1 (en) 2002-07-04
JP2002150776A (ja) 2002-05-24
KR100360409B1 (ko) 2002-11-13

Similar Documents

Publication Publication Date Title
US5926838A (en) Interface for high speed memory
JP4700636B2 (ja) 半導体メモリ装置を装着したメモリモジュールを有するシステム
US8938578B2 (en) Memory device with multi-mode deserializer
US6075393A (en) Clock synchronous semiconductor device system and semiconductor devices used with the same
KR100623801B1 (ko) 반도체 메모리 비동기식 파이프라인
KR20020031853A (ko) Ｊｅｄｅｃ 규격의 포스티드 카스 기능을 가지는 동기식반도체 메모리 장치
KR100360409B1 (ko) 명령 및 어드레스 전용 스트로브 신호를 이용하는 반도체메모리장치 및 이의 명령 및 어드레스 입력방법
US20100106900A1 (en) Semiconductor memory device and method thereof
KR100303780B1 (ko) 디디알 에스디램에서의 데이터 우선 순위 결정 장치
US6671788B2 (en) Synchronous semiconductor memory device having a burst mode for improving efficiency of using the data bus
US20060095808A1 (en) Method and apparatus for using internal delays for adjusting setup and hold times in a memory device
US6972998B1 (en) Double data rate memory devices including clock domain alignment circuits and methods of operation thereof
US7099989B2 (en) System and technique to reduce cycle time by performing column redundancy checks during a delay to accommodate variations in timing of a data strobe signal
KR20030039179A (ko) 싱글 엔디드 스트로브 모드와 디퍼렌셜 스트로브 모드상호간의 모드 변환이 가능한 동기식 반도체 메모리 장치
KR20030028697A (ko) 반도체 장치 및 반도체 기억 장치
KR100615081B1 (ko) 듀얼 데이터 레이트 반도체 메모리 장치 및 데이터 스트로브 신호 출력방법
WO2023130582A1 (zh) 数据提取电路
US10475494B2 (en) Memory device and memory system including the same
KR100660833B1 (ko) 타이밍 마진을 확보할 수 있으며 전력잡음 및 전력소모를감소시킬 수 있는 입출력제어 클럭 생성방법 및 이에 따라구현된 반도체 메모리장치
KR100522424B1 (ko) 동기식 반도체 메모리 소자
KR20010027123A (ko) 동작 전류 소모가 감소된 고속 메모리장치
KR100230416B1 (ko) 동기식 디램의 2비트 프리팻치 회로를 구비한 칼럼 선택 구조
KR100656446B1 (ko) 반도체 메모리 장치의 어드레스 입력 회로
KR100224759B1 (ko) 시리얼 커맨드를 갖는 반도체 메모리 장치의 입력버퍼
CN115910147A (zh) 一种延迟可调的psram接口控制模块及控制器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160930

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180927

Year of fee payment: 17