KR20020021226A - 비동기 전송모드 교환시스템의 제어 셀 관리방법 - Google Patents

Abstract

본 발명은 비동기 전송모드(ATM) 교환기에 있어서, 프로세서와 ATM 처리블록간에 하나의 데이터 버스를 공유하여 제어셀 송수신시 교환기의 호처리 능력 및 가입자 장치의 성능에 영향을 주는 신호셀 및 IPC셀의 효율적인 관리를 통해 ATM 교환기 가입자 장치의 ATM 계층관리 능력을 향상시키기에 적당하도록 한 비동기 전송모드 교환시스템의 제어 셀 관리방법을 제공하기 위한 것으로, 이러한 본 발명은, 프로세서가 우선순위를 결정하여 제어셀을 송신하는 경우에는 각 수신 FIFO에 새로운 셀이 도착할 때마다 해당 셀의 FIFO 어드레스를 저장하는 단계와; 프로세서의 제어셀 송신이 완료되어 처음 셀이 도착한 FIFO로부터 셀을 수신하게 되면, 현재 수신 FIFO의 다음 FIFO부터 새로운 셀의 도착여부를 감시하는 단계를 수행하여, 신호 제어셀의 송신중에도 먼저 도착한 수신 셀의 FIFO를 기억하고 있다가 프로세서로 가장 먼저 도착한 신호 제어셀을 전달함으로써 효율적인 신호 제어셀 처리를 가능케 하며, 가입자 장치에서 신호 제어셀의 지연처리 현상 방지 및 여러 FIFO의 관리 효율성 향상의 효과를 갖는다.

Description

비동기 전송모드 교환시스템의 제어 셀 관리방법 {Method for management of signaling cell in Asynchronous Transmission Mode system}

본 발명은 비동기 전송모드(Asynchronous Transmission Mode, 이하 ATM) 교환기에 관한 것으로, 특히 프로세서와 ATM 처리블록간에 하나의 데이터 버스를 공유하여 제어셀을 송수신하는 구조에서 교환기의 호처리 능력 및 가입자 장치의 성능에 영향을 주는 신호셀(Signaling Cell) 및 IPC(Inter-Processor Communication) 셀의 효율적인 관리를 통해 ATM 교환기 가입자 장치의 ATM 계층관리 능력을 향상시키기에 적당하도록 한 비동기 전송모드 교환시스템의 제어 셀 관리방법에 관한 것이다.

일반적으로 ATM 교환기의 가입자 장치에는 사용자 셀 뿐만 아니라, 각종 호처리 신호 및 내부 제어용 셀들이 존재한다.

상기 제어용 셀들은 가입자 장치의 프로세서에 전달되어 호처리 연결, 해제 및 가입자 장치의 상태보고 등의 기능을 수행한다.

이때 신호셀은 교환기와 교환기간에 제어신호를 전달하기 위한 것이고, IPC 셀은 교환기 내부의 각 블록간의 제어신호 전달을 위한 것이다.

상기 제어셀을 구성하는 신호셀과 IPC셀을 요약하면 다음과 같다.

신호셀의 경우, 점대점 연결 설정시에 호처리, 접속, 접속수락, 설정 등을 위한 신호셀과; 상기 점대점 연결 해제시에는 해제 및 해제완료를 위한 신호셀과; 연결관리를 위해서는 상태질의, 재시동, 재시동 수락을 위한 신호셀이 있다.

또한, 점대 다중점 결합시에는 상대추가, 상대추가 수락, 상대추가 수락을 위한 신호셀과; l점대 다중점 결합 제거시에는 상대제거 및 상대제거 수락을 위한 신호셀이 있다.

한편, IPC셀은 교환기마다 각기 다른 방법으로 사용할 수 있다.

IPC셀은 일반적으로 교환기 전체를 관리하는 장치와 교환기 내부의 각 기능부간의 통신을 위하여 사용된다. 이때 IPC셀은 교환기 내부에 구비된 각 기능부의 상태보고 및 감시, 연결등록 및 해제 등의 내용을 담게 된다.

상기 각 제어셀의 동작에 대한 종래기술을 설명한다.

가입자 장치에서는 2개의 가입자를 수용하게 되며, 8개의 FIFO(First-InFirst-Out)를 이용하여 프로세서의 데이터 버스를 공유한 상태에서 제어신호를 전달하게 된다.

그러므로 한번에 하나의 제어셀을 송신하거나 수신해야만 한다.

만약 여러 곳에서 동시에 제어셀을 송신하거나 수신해야 하는 경우에는 프로세서와 제어셀의 FIFO 사이에서 우선 순위를 결정하여 FIFO를 관리하여야 한다.

FIFO 관리를 위한 종래의 방법은, 프로세서가 마스터가 되어 일정한 프로토콜에 따라 FIFO 관리를 수행한다. 이때 사용되는 프로토콜은 일반적으로 Utopia level 2 프로토콜이다.

그래서 프로세서가 제어셀을 송신하고 있는 중에는 수신되는 셀은 FIFO에 대기하게 된다.

그리고 프로세서에서 송신용 셀이 없는 경우에는 FIFO 우선 순위를 결정하는 관리블록에서 가장 최근에 도착한 제어셀이 있는 FIFO를 선택하게 된다.

이때 입출력에 관계되는 신호선들을 설명하면, 프로세서 인터페이스부에는 UTOPIA level 2 인터페이스를 위한 8비트 데이터 버스, 2비트 어드레스 버스, RxEnb, RxCav, TxEnb, TxCav 및 Soc 등이 있으며, 신호 셀 및 IPC 셀 인터페이스부에는 각 제어셀 FIFO와 연결된 공통 8비트 버스, RCav, WCav, Rempty, WEnv, REnv 및 OutEnv 등이 있다.

그러나 상기 설명한 종래방법은, 가장 최근에 도착한 제어셀 FIFO에 있는 셀을 송수신하기 때문에 다음의 문제점을 유발한다.

즉, 프로세서가 송신중일 경우에는 다른 제어셀 FIFO에 셀이 도착하여도 즉시 인식하지 못하므로, 도착한 셀은 FIFO에 그대로 남아 있다가 프로세서가 송신중인 FIFO의 셀이 전송된 후에 전달되어야만 한다.

상기의 상태가 유발되는 경우에는 서로 다른 FIFO에 도착된 셀간에 순서가 서로 뒤바뀌거나 지연되어 전달되는 문제가 발생될 수 있다.

특히, 경우에 따라서는 특정 FIFO에 연속해서 제어셀이 누적되어 처리되지 못하는 경우가 생길 수 있다. 이러한 경우, 가입자 장치의 제어신호 처리속도가 현저히 저하되어 교환기 전체의 성능을 감소시키는 원인이 되는 문제점이 있었던 것이다.

이에 본 발명은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 발명의 목적은 비동기 전송모드(ATM) 교환기에 있어서, 프로세서와 ATM 처리블록간에 하나의 데이터 버스를 공유하여 제어셀 송수신시 교환기의 호처리 능력 및 가입자 장치의 성능에 영향을 주는 신호셀(Signaling Cell) 및 IPC(Inter-Processor Communication) 셀의 효율적인 관리를 통해 ATM 교환기 가입자 장치의 ATM 계층관리 능력을 향상시키기에 적당하도록 한 비동기 전송모드 교환시스템의 제어 셀 관리방법을 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여 본 발명에 의한 비동기 전송모드 교환시스템의 제어 셀 관리방법은, 프로세서가 우선순위를 결정하여 제어셀을 송신하는 경우에는 각 수신 FIFO에 새로운 셀이 도착할 때마다 해당 셀의 FIFO 어드레스를 저장하는 단계와; 프로세서의 제어셀 송신이 완료되어 처음 셀이 도착한 FIFO로부터 셀을 수신하게 되면, 현재 수신 FIFO의 다음 FIFO부터 새로운 셀의 도착여부를 감시하는 단계를 수행함을 그 기술적 구성상의 특징으로 한다.

도1은 일반적인 수신 데이터 처리단의 블록구성도이고,

도2는 본 발명의 일실시예에 의한 비동기 전송모드 교환시스템의 제어 셀 관리방법의 흐름도이며,

도3은 본 발명의 적용에 따른 중재부의 상태 천이도이다.

이하, 상기와 같은 비동기 전송모드 교환시스템의 제어 셀 관리방법의 기술적 사상에 따른 실시예에 의거 본 발명의 구성 및 동작을 상세히 설명한다.

먼저, 도1은 일반적인 수신 데이터 처리단의 블록구성도이고, 도2는 본 발명의 일실시예에 의한 비동기 전송모드 교환시스템의 제어 셀 관리방법의 흐름도이며, 도3은 본 발명의 적용에 따른 중재부의 상태 천이도이다.

상기 도2에 도시된 바와 같이 본 발명의 적절한 실시예는, 프로세서가 송수신 우선순위를 결정하여 신호 제어셀을 송신하는 경우에는 각 수신 FIFO에 새로운 셀이 도착할 때마다 해당 셀의 FIFO 어드레스를 저장하는 단계(ST11~ST15)와; 프로세서의 신호 제어셀 송신이 완료되어 처음 셀이 도착한 FIFO로부터 프로세서가 셀을 수신하게 되면, 현재 수신 FIFO의 다음 FIFO부터 새로운 셀의 도착여부를 감시하는 단계(ST16~ST19)를 수행한다.

이와 같은 구성에 따른 장치의 동작을 설명하면 다음과 같다.

본 발명은 ATM 교환기 가입자 장치에서 여러 경로를 통한 신호 제어셀 FIFO의 개선된 관리방법을 통해 제어셀의 지연처리를 방지하고 가입자 장치의 제어셀 처리능력을 향상시킬 수 있다.

이러한 기능을 수행하기 위해 본 발명은, 도2에 도시된 바와 같은 방법을 제시한다.

우선, 도1에서 프로세서와 신호 제어셀 FIFO 관리장치의 사이에는 ITU-T 표준 프로토콜인 Utopia level 2 방식을 통한 신호교환이 수행된다.

이러한 신호 교환은 신호 제어셀 및 IPC셀의 교환을 의미하는 것으로, 수신 데이터 처리단은 2개 가입자의 수용시 각 신호셀의 중재를 위한 중재부(11) 및 각 신호셀의 FIFO를 다중화하는 다중화부(12)로 이루어진다.

상기 수신 데이터 처리단은 신호셀 또는 IPC셀이 도착하여 중재부에 의해 프로세서가 읽어갈 셀의 주소를 알려주고, 프로세서가 읽어갈 주소를 선택하여 데이터를 읽어가는 기능을 수행하게 된다.

즉, 4개의 신호 셀(RCav1, RCav2, RCav3, RCav4)에 대하여 중재부(11)는 요청신호(ReqAddr[1:0])를 생성하여 프로세서로 전송한다. 이때 요청신호(ReqAddr[1:0])는 프로세서로 전송되어 우선순위의 결정을 가능케 한다.

요청신호(ReqAddr[1:0])를 수신하는 프로세서는 선택신호(SelAddr[1:0])를 이용하여 4개의 수신 데이터(RxData1[7:0], RxData2[7:0], RxData3[7:0], RxData4[7:0])의 다중화 동작을 제어하게 된다.

이처럼 동작하는 수신 데이터 처리단에서 중재부의 동작을 보다 구체적으로 설명한다.

도2에 도시된 것처럼, 프로세서가 마스터로써 송수신에 관한 우선 순위를 결정하게 된다(ST11).

신호 제어셀 FIFO의 관리장치를 위한 중재부(11)는 2개의 가입자를 수용하는8개의 FIFO를 관리하게 된다. 이때 8개의 FIFO는 각각 신호셀 수신_0 FIFO, IPC셀 수신_0 FIFO, 신호셀 송신_0 FIFO, IPC셀 송신_0 FIFO, 신호셀 수신_1 FIFO, IPC셀 수신_1 FIFO, 신호셀 송신_1 FIFO 및 IPC셀 송신_1 FIFO이다.

프로세서가 신호 제어셀을 송신하는 경우에는 4개의 수신 FIFO(신호셀 수신_0 FIFO, IPC셀 수신_0 FIFO, 신호셀 수신_1 FIFO, IPC셀 수신_1 FIFO)를 차례로 검사하면서 새로운 셀이 도착하는지 검사하게 된다(ST12~ST13).

그래서 새로운 셀이 도착하면, 새로 도착한 셀의 FIFO 주소를 관리장치의 내부 레지스터에 저장한다(ST14~ST15).

프로세서의 송신이 끝나면 처음 셀이 도착한 FIFO를 선택하여 프로세서가 해당 셀을 수신할 수 있도록 PHY 어드레스를 셋팅한다(ST16~ST18). 상기 PHY(Physical Layer) 어드레스는 물리적 계층 프로토콜을 위한 것이다.

프로세서가 셀 수신을 시작하면 현재 수신하고 있는 FIFO의 다음 FIFO부터 시작하여 새로운 셀이 도착하였는지를 감시한다(ST19).

이러한 동작으로 본 발명은 신호 제어셀의 처리를 수행하게 되는 것이다.

도3에는 본 발명의 동작 흐름에 따른 중재부의 상태 다이어그램이 도시되어 있다.

여기서 4개의 FIFO를 통해 중재부(11)로 수신되는 신호셀(RCav1, RCav2, RCav3, RCav4)은 4개의 비트로 표시되고, 중재부(11)에서 출력되는 요청신호(ReqAddr[1:0])는 2개의 비트로 표시된다.

그리고 중재부(11)의 수신 신호셀(RCav1, RCav2, RCav3, RCav4)에 따른 각상태는 S1, S2, S3, S4로 표시된다.

이러한 표기방식에 따른 상태천이 동작을 예를 들면, S1은 비트패턴이 '0001'과 같이 맨 끝의 비트가 '1'인 상태이며 수신 신호셀의 비트패턴이 '0001'일 경우에 요청신호(ReqAddr[1:0])의 비트패턴을 '00'으로 출력하는 동작 등이다.

이처럼 본 발명은 신호 제어셀의 송신중에도 먼저 도착하는 수신 셀의 FIFO를 기억하고 있다가 프로세서로 가장 먼저 도착한 신호 제어셀을 전달함으로써 효율적인 신호 제어셀의 처리를 수행하게 되는 것이다.

이상에서 본 발명의 바람직한 실시예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 발명은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.

이상에서 살펴본 바와 같이 본 발명에 의한 비동기 전송모드 교환시스템의 제어 셀 관리방법은, 신호 제어셀의 송신중에도 먼저 도착한 수신 셀의 FIFO를 기억하고 있다가 프로세서로 가장 먼저 도착한 신호 제어셀을 전달함으로써 효율적인 신호 제어셀 처리를 가능케 하는 효과가 있다.

즉, 본 발명에 의한 방법을 적용함으로써 가입자 장치에서 신호 제어셀의 지연처리 현상을 방지하고, Utopia level 2 프로토콜을 이용한 여러 FIFO의 관리를 효율적으로 수행할 수 있게 되는 것이다.

Claims (2)

1. 프로세서가 우선순위를 결정하여 제어셀 송신시 각 수신 FIFO에 새로운 셀이 도착할 때마다 해당 셀의 FIFO 어드레스를 저장하는 단계와;

   프로세서의 제어셀 송신이 완료되어 처음 셀이 도착한 FIFO로부터 셀을 수신하게 되면, 현재 수신 FIFO의 다음 FIFO부터 새로운 셀의 도착여부를 감시하는 단계를 수행하는 것을 특징으로 하는 비동기 전송모드 교환시스템의 제어 셀 관리방법.
2. 제 1항에 있어서,

   상기 셀 송신시 수신 FIFO에 도착하는 셀의 FIFO 어드레스는 중재부의 내부 레지스터에 저장되며, 송신완료시 상기 레지스터에 저장된 어드레스 정보에 따라 처음 도착한 셀의 FIFO를 선택하여 프로세서가 해당 셀을 수신할 수 있도록 물리적 계층(PHY) 어드레스를 세팅하고, 셀 수신시 프로세서가 상기 어드레스 세팅된 처음 도착 셀의 FIFO로부터 셀을 수신해 나가는 것을 특징으로 하는 비동기 전송모드 교환시스템의 제어 셀 관리방법.