CN106547713B - 一种分配地址的方法和装置 - Google Patents

Abstract

本发明提供一种分配地址的方法和装置，涉及通信领域，能够节省PHY芯片上的地址引脚资源。所述方法包括：所述控制器为所述PHY芯片分配芯片管理地址；所述控制器向所述PHY芯片发送第一信号，所述第一信号为用于控制写入的操作信号；所述控制器在所述第一信号的有效时间内，将所述芯片管理地址写入到所述PHY芯片的地址配置寄存器中。本发明用于管理地址分配。

Description

一种分配地址的方法和装置

技术领域

本发明涉及通信领域，特别涉及一种分配地址的方法和装置。

背景技术

当前随着硬件和网络技术的飞速发展，系统单板的紧凑和密集程度越来越高，设备已经具有48甚至更多个物理端口。这些物理端口由若干物理层(physical layer，简称PHY)芯片引出，例如，8端口PHY芯片提供8个物理端口，4端口PHY芯片提供4个物理端口。PHY芯片引出的每个物理端口都对应一个端口管理地址，以便于与其他物理端口区分开。

通常，若设备通过串行管理接口(Serial Management Interface,SMI)总线控制器控制PHY芯片，SMI总线控制器与PHY芯片之间通信的帧格式是固定的，是通过5位地址来区分PHY芯片。这种情况下，PHY芯片一般会留出1～5根引脚，用于芯片设计时作为地址引脚。上电后，PHY芯片上地址引脚电平的上拉(表示“1”)和下拉(表示“0”)设计会自动形成1～5位地址，作为PHY芯片的芯片管理地址，用于对该PHY芯片下的物理端口进行管理。。如果芯片留出的地址引脚不足5根，即地址不足5位时，在地址的高位补0，形成5位地址。

但是，采用上述方式来生成PHY芯片的芯片管理地址会占用PHY芯片上宝贵的引脚资源。

发明内容

本发明实施例提供了一种分配地址的方法和装置，能够节省PHY芯片上的引脚资源。

第一方面，提供一种分配地址的方法，用于包括控制器和PHY芯片的装置中，所述控制器通过总线连接所述PHY芯片，所述方法包括：

所述控制器为所述PHY芯片分配芯片管理地址；

所述控制器向所述PHY芯片发送第一信号，所述第一信号为用于控制写入的操作信号；

所述控制器在所述第一信号的有效时间内，将所述芯片管理地址写入到所述PHY芯片的地址配置寄存器中。

结合第一方面，在第一种可能的实现方式中，所述芯片中包括标志寄存器，

所述控制器向所述芯片传输所述芯片管理地址包括：在所述控制器能够读出所述标志寄存器的值时，所述控制器向所述芯片传输所述芯片管理地址。

结合第一方面，在第二种可能的实现方式中，所述装置中包括多个所述PHY芯片，

所述控制器为所述PHY芯片分配芯片管理地址包括：所述控制器为所述装置中的每个所述PHY芯片分配唯一的芯片管理地址；

所述控制器向所述PHY芯片发送第一信号包括：所述控制器按顺序向所述装置中的每个所述PHY芯片发送第一信号。

结合第一方面，在第三种可能的实现方式中，在所述控制器将所述芯片管理地址写入到所述PHY芯片的地址配置寄存器中之后，所述方法还包括：

所述PHY芯片根据所述芯片管理地址，为所述PHY芯片下的每个物理端口生成唯一的端口管理地址以管理对应的物理端口。

结合第一方面或第一方面的第二种可能实现方式，在第四种可能的实现方式中，所述第一信号为复位信号，

所述控制器在所述第一信号的有效时间内将所述芯片管理地址写入到所述第一PHY芯片的地址配置寄存器中包括：

所述控制器在所述复位信号的有效时间内将所述芯片管理地址写入到所述芯片的地址配置寄存器中。

第二方面，提供一种分配地址的装置，包括控制器和PHY芯片，所述控制器和所述PHY芯片通过总线相连接，所述芯片中包括地址配置寄存器，

所述控制器用于，为所述PHY芯片生成芯片管理地址，并向所述PHY芯片发送第一信号，所述第一信号为用于控制写入的操作信号；在所述第一信号的有效时间内将所述芯片管理地址写入到所述芯片的地址配置寄存器中。

结合第二方面，在第一种可能的实现方式中，所述芯片中包括标志寄存器，

所述控制器用于，在所述控制器能够读出所述标志寄存器的值时，所述控制器向所述芯片传输所述芯片管理地址。

结合第二方面，在第二种可能的实现方式中，所述装置中包括多个所述PHY芯片，

所述控制器具体用于：为所述装置中的每个所述PHY芯片分配唯一的芯片管理地址；按顺序向所述装置中的每个所述PHY芯片发送第一信号。

结合第二方面，在第三种可能的实现方式中，所述分配地址的装置还包括多个物理端口，所述芯片与所述物理端口耦接，

在所述控制器将所述芯片管理地址写入到所述PHY芯片的地址配置寄存器中之后，所述PHY芯片用于：

根据所述芯片管理地址，为所述PHY芯片下的每个物理端口生成唯一的端口管理地址以管理对应的物理端口。

结合第二方面或第二方面的第二种可能实现方式，在第四种可能的实现方式中，所述第一信号为复位信号，

所述控制器具体用于：

在所述复位信号的有效时间内将所述芯片管理地址写入到所述芯片的地址配置寄存器中。

本发明实施例提供的分配地址的方法和装置，由控制器来进行芯片管理地址的分配，并将分配的芯片管理地址直接写入芯片中，如此，可以实现芯片管理地址由控制器到芯片的递送，而非传统的上下拉地址引脚的方式实现芯片管理地址的递送，在此过程中可以不使用芯片的引脚，从而节省了宝贵的芯片引脚资源。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的地址分配的方法的流程图；

图2是本发明实施例提供的另一种地址分配的方法的流程图；

图3是本发明实施例提供的分配地址的装置的结构示意图；

图4是本发明实施例提供的分配地址的装置的另一种结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供的分配地址的方法和装置，可不使用硬件地址线来定义地址，而是使用软件方式来定义地址，因而能够节省PHY芯片上的引脚资源。同时，在装置中存在多个PHY芯片时，通过装置中的控制器为多个PHY芯片分配唯一的芯片管理地址，并写入地址配置寄存器，能够在不额外增加控制器的基础上避免各个PHY芯片间的地址冲突以及不同PHY芯片的物理端口间的地址冲突。

本发明实施例中的所述装置可包括控制器以及一或多个PHY芯片。而在应用于管理物理端口时，所述装置还包括多个物理端口。其中，所述控制器和所述PHY芯片通过总线相连接，所述PHY芯片可以与所述物理端口耦接，所述PHY芯片中包括地址配置寄存器，所述PHY芯片具有多个引脚，其中一个引脚可以连接写入控制信号线，以传输用于控制写入的操作信号，所述用于控制写入的操作信号即第一信号。连接写入控制信号线的这个引脚可以为PHY芯片上已使用的引脚，也可以为PHY芯片上保留(未使用)的引脚。在本发明实施例中，只需保证引脚连接的所述写入控制信号线可以传输第一信号即可，对所述写入控制信号线具体为何种信号线本发明不做限定。例如，所述写入控制信号线可以为复位信号线，也可以为其他配置线，例如中断线等，当然，在PHY芯片使用保留的引脚的情况下，还可以为在PHY芯片上单独设立的专门用于传输第一信号的信号线。

采用本发明提供的技术方案，无需使用上下拉地址引脚的方式来定义芯片管理地址，从而节约PHY芯片上宝贵的引脚资源，这一优点通过下文的描述将变得显而易见。当然，即使是保留用于定义芯片管理地址的地址引脚，本发明实施例提供的技术方案也还能够实现在不增加额外的总线控制器的基础上避免端口管理地址冲突的效果。

本发明实施例中的所述控制器可以为SMI总线控制器，相应地，所述控制器通过SMI总线连接各个PHY芯片；当然，所述控制器也可以为适于实施本发明的其他控制器，则该控制器通过相应的总线连接各个PHY芯片，本发明对此不做限定。所述其他控制器例如可以为串行管理总线(Serial Management Bus,SMB)控制器，此时，SMB控制器通过SMB总线连接各个PHY芯片。本发明实施例中提到的所述控制器可集成于中央处理器(centralprocessing unit，简称CPU)中，当然也可以作为独立的控制器来使用，本发明对此不做限定。

本发明实施例中的芯片管理地址用来唯一标识所述PHY芯片，端口管理地址用来唯一标识物理端口，以便于供PHY芯片识别和管理各个物理端口。

图1是本发明实施例提供的一种分配地址的方法。该方法可应用于包括控制器和受所述控制器控制的PHY芯片的装置中，所述控制器通过总线连接所述PHY芯片。参照图1，本发明实施例提供一种分配地址的方法，所述方法可包括：

11、所述控制器为所述PHY芯片分配芯片管理地址。

在本发明实施例中，所述芯片管理地址可以为用于对所述PHY芯片下的物理端口进行管理的地址。所述芯片管理地址用来唯一标识所述PHY芯片。

其中，在所述芯片管理地址被用于管理所述PHY芯片下的物理端口的情况下，控制器为所在设备上的每个PHY芯片分配芯片管理地址可以通过如下方式来完成：

控制器可在所述装置上电时获取(例如，通过读取所述装置上的固件来获取)所述装置上设置的所有物理端口的数目，以及所述装置上各个PHY芯片所引出的物理端口数目，并利用所在设备上所有物理端口的数目以及所在设备上各个PHY芯片所引出的物理端口数目，为所在设备上的每个PHY芯片生成唯一的芯片管理地址。

12、所述控制器向所述PHY芯片发送第一信号，所述第一信号为用于控制写入的操作信号。

13、所述控制器在所述第一信号的有效时间内，将所述芯片管理地址写入到所述PHY芯片的地址配置寄存器中。

在本发明实施例中，为保证写入时间足够长，可设置所述第一信号的有效时间，即控制写入的操作信号发挥作用的时间，例如，5ms。所述第一信号的有效时间可根据所使用的PHY芯片、控制器、控制器与PHY芯片间连接的总线等来设置，本发明对此不做限定。

其中，所述第一信号可以为复位信号，以便利用现有的复位信号便能够控制端口管理地址的写入，便于与现有的PHY芯片设计操作流程相兼容。

在所述写入信号为复位信号时，步骤13中所述控制器在所述第一信号的有效时间内，将所述芯片管理地址写入到所述第一的地址配置寄存器中可包括：

所述PHY芯片在复位信号发挥作用的时间内将所述芯片管理地址写入到所述PHY芯片的地址配置寄存器中。所述地址配置寄存器用于记录通过第一信号写入的芯片管理地址。所述地址配置寄存器可读可写，但是只是在第一信号有效的时候可写，其余时间只读。这样可以防止对地址配置寄存器的随意篡改。此外，该地址配置寄存器只会被上电信号触发复位还原，这样即使所述第一信号为复位信号时，该地址配置寄存器也不会被第一信号触发复位还原。

在所述芯片管理地址被用于管理所述PHY芯片下的物理端口的情况下，在步骤13之后，本发明实施例提供的分配地址的方法还可包括：

所述PHY芯片根据所述芯片管理地址，为所述PHY芯片下的每个物理端口生成唯一的端口管理地址，并利用所述端口管理地址来对所述PHY芯片下对应的物理端口进行管理。其中，所述端口管理地址用来唯一标识物理端口，以便于供PHY芯片识别和管理各个物理端口。

在本发明提供的分配地址的方法应用于管理物理端口的情形下，一旦确定出芯片管理地址，就可以确定该PHY芯片下引出的各个物理端口的端口管理地址。也就是说，物理端口的端口管理地址基于该芯片管理地址来形成。例如，PHY芯片下各个物理端口的端口管理地址可以在芯片管理地址的基础上依次加1得到，其中，可以以芯片管理地址作为PHY芯片下第一个物理端口的端口管理地址。

可选地，在步骤13之后，所述方法还可包括：

所述PHY芯片在接收到对所述地址配置寄存器的读取请求时，读取所述地址配置寄存器中的芯片管理地址。这样一来，后续便能够利用地址配置寄存器内存储的芯片管理地址对物理端口进行管理、配置等操作，例如，设定物理端口的传输速率，举例来说，可以设定A物理端口为支持百兆速率传输的物理端口，设定B物理端口为支持千兆速率传输的物理端口，设定C端口为支持十兆速率传输的物理端口等。

在本发明实施例中可以以软件方式来定义PHY芯片引出的物理端口的端口管理地址，由控制器来进行芯片管理地址的分配，并将分配的芯片管理地址直接写入PHY芯片中，如此，通过以软件方式实现芯片管理地址由控制器到PHY芯片的递送，而非传统的上下拉地址引脚的方式来实现芯片管理地址从PHY芯片到控制器的递送，从而可以绕过(不使用)PHY芯片的引脚，节省宝贵的PHY芯片的引脚资源。

可选地，在本发明的一个实施例中，所述装置中包括多个PHY芯片，此时，步骤12中所述控制器为所述PHY芯片分配芯片管理地址包括：所述控制器为所述PHY芯片中的每个所述PHY芯片分配唯一的芯片管理地址。相应地，步骤13中所述控制器向所述PHY芯片发送第一信号可包括：所述控制器按顺序向所述PHY芯片中的每个所述PHY芯片发送第一信号。

在所述装置中存在多个PHY芯片时，只有被所述第一信号控制的PHY芯片才能配置地址，其余PHY芯片则不受影响。无论所述装置中包括几个PHY芯片，通过所述第一信号逐一控制各个PHY芯片，就可以为所述装置中各个PHY芯片分别配置地址。

一个PHY芯片引出的物理端口数目是有限的，设备需要大量物理端口的情况下，往往需要使用多个PHY芯片。如果用一个控制器同时控制多个PHY芯片，采用上下拉硬件地址线(地址引脚)的方式，由于硬件地址线(地址引脚)数量有限，则多个PHY芯片之间可能出现地址冲突。通常是增加控制器来对各个PHY芯片单独控制，以解决端口管理地址冲突的问题，但增加控制器会大大增加成本。在本发明实施例中，由于控制器生成的芯片管理地址具备唯一性，因而可以保证所述装置上所有物理端口的端口管理地址也具备唯一性，从而，能够在不增加额外的总线控制器的基础上避免PHY芯片的芯片管理地址发生冲突，又因为物理端口间的端口管理地址基于芯片管理地址来生成，因而在芯片管理地址不发生冲突的情况下也可以进一步避免物理端口间的端口管理地址发生冲突。因此，本发明实施例提供的技术方案，不仅可以节约宝贵的PHY芯片引脚资源，还可以在使用多个PHY芯片时，不额外增加控制器的基础上避免地址冲突。

在本发明实施例中，所述第一信号除了可以为复位信号之外，还可以为适于控制写入的其他信号，例如，中断信号，这样无需设置专用的信号，可以节约PHY芯片的引脚，提高PHY芯片资源利用率。当然所述第一信号也可以为自定义的信号，可以通过额外增加的信号线传输所述第一信号。

为了兼容现有的PHY芯片，在PHY芯片无法采用本发明的方式来分配地址时，仍可以采用原有的方式来分配地址，以避免地址冲突。在本发明实施例中，可以通过一个PHY芯片标志寄存器来进行标识，通过读取所述PHY芯片标识寄存器的值来确定是否支持本发明实施例提供的分配端口管理地址的方式。

具体地，在本发明的一个实施例中，所述PHY芯片中可包括标志寄存器，所述标志寄存器可读且被用于区分所述PHY芯片的类型，即，确定所述PHY芯片是支持本发明的新型PHY芯片还是不支持本发明的传统PHY芯片。所述标志寄存器在PHY芯片出厂时可以由厂商根据自身需求设定一个固定值。一旦控制器能够读出标志寄存器的此固定值，则表明此PHY芯片是支持本发明的新型PHY芯片。此时，步骤11中所述控制器向PHY芯片传输所述PHY芯片管理地址可包括：在所述控制器能够读出所述标志寄存器的值时，所述控制器向PHY芯片传输所述芯片管理地址。

当然，在所述控制器无法读出所述标志寄存器的值或者出现读出错误的情况下，可以使用的PHY芯片为上下拉地址引脚的方式来分配端口管理地址的PHY芯片。

由上可知，本发明实施例通过设置标识寄存器来对PHY芯片的类型进行识别，能够保证在PHY芯片不支持本发明的分配地址的方式时仍能够采用传统的方式来进行地址分配。

图2是本发明实施例提供的一种分配地址的方法的流程图。参照图2，本发明实施例提供的分配地址的方法可包括：

21、上电后，若所述控制器能够读出所述标志寄存器的值，则确定该PHY芯片是支持本发明实施例提供的地址分配方式的PHY芯片，否则，确定该PHY芯片是原有的通过硬件引脚来确定芯片管理地址的PHY芯片。

若该PHY芯片是支持本发明实施例提供的端口管理地址分配方式的PHY芯片，则继续执行步骤22，若不是，则执行步骤211。

其中，所述标识寄存器可以只读，也可以可读可写。在标识寄存器只可读时可以防止受到未经授权的恶意篡改。

211、通过传统的硬件引脚方式来确定芯片管理地址。

22、控制器为所在设备上的每个PHY芯片生成唯一的芯片管理地址。

具体地，本步骤可以具体为：所述控制器获取所在设备上所有物理端口的数目以及所在设备上各个PHY芯片所引出的物理端口数目；所述控制器利用所在设备上所有物理端口的数目以及所在设备上各个PHY芯片所引出的物理端口数目，为所在设备上的每个PHY芯片生成唯一的芯片管理地址。芯片管理地址用于唯一标识一个PHY芯片。

23、上电后，PHY芯片中的地址配置寄存器初始化。其中，所述地址配置寄存器可以只有在用于控制写入的操作信号的作用下才能写入，在非用于控制写入的操作信号的情况下只能读取。

其中，步骤22和23没有顺序上的依赖关系，他们可同时进行或分先后进行。

24、所述控制器向所述PHY芯片发送第一信号，所述第一信号为用于控制写入的操作信号。

在本发明实施例中，可以设置第一信号的有效时间用于配置PHY芯片的地址。假设SMI总线的频率为1MHz，一个读写周期一般为64个时钟周期，即0.064ms，此外，考虑到读写操作过程中可能出现的发送延迟、接收延迟等，为保证足够的写入时间，因而一般将第一信号的有效时间设置为64个时钟周期的10到100倍，例如可设置第一信号的有效时间为5ms。

其中，所述第一信号例如可以为复位信号。在所述第一信号有效时，PHY芯片的地址配置寄存器可写，而在所述写入信号失效后，PHY芯片的地址配置寄存器不可写，而只能读取。

25、所述控制器在所述第一信号的有效时间内将所述芯片管理地址写入到所述PHY芯片的地址配置寄存器中。

写入完成后，PHY芯片的地址配置寄存器可变得只读不可写。

26、所述PHY芯片根据所述芯片管理地址，为所述PHY芯片下的每个物理端口生成唯一的端口管理地址，以管理对应的物理端口。

本发明实施例提供的分配地址的方法，由控制器来统一为所述装置上的所有PHY芯片分配芯片管理地址，并由PHY芯片在用于控制写入的操作信号的作用下将分配的芯片管理地址写入到地址配置寄存器，可以节省宝贵的PHY芯片引脚资源，而且由于控制器生成的芯片管理地址具备唯一性，因而可以保证所述装置上所有物理端口的端口管理地址也具备唯一性，因而还能够在不增加额外的总线控制器的基础上避免物理端口间的端口管理地址冲突。

而且，需要指出的是，本发明实施例提供的分配地址的方法，还具有以下优点：芯片管理地址由控制器灵活配置，不再受限于硬件的硬件配置，避免了地址空间受限和地址冲突的问题；借用现有PHY芯片引脚功能，不用额外增加硬件配置，还可兼容现有PHY芯片设计，且基本无需耗费成本。

图3是本发明实施例提供的一种分配地址的装置的结构示意图。参照图3，本发明实施例提供的分配地址的装置300可包括控制器301和PHY芯片302，所述控制器301和所述PHY芯片302通过总线303相连，所述PHY芯片302中包括地址配置寄存器304，其中：

控制器301，用于为所述PHY芯片生成芯片管理地址，并向所述PHY芯片发送第一信号，所述第一信号为用于控制写入的操作信号；在所述第一信号的有效时间内将所述芯片管理地址写入到所述芯片的地址配置寄存器中；

本发明实施例提供的分配地址的装置，由控制器来进行芯片管理地址的分配，并将分配的芯片管理地址直接写入芯片中，如此，可以实现芯片管理地址由控制器到芯片的递送，而非传统的上下拉地址引脚的方式实现芯片管理地址的递送，在此过程中可以不使用芯片的引脚，从而节省了宝贵的芯片引脚资源。

可选地，在本发明的一个实施例中，所述PHY芯片中包括标志寄存器，所述标志寄存器可读且用于区分所述PHY芯片的类型，

所述控制器301用于，在所述控制器能够读出所述标志寄存器的值时，所述控制器向所述PHY芯片发送所述第一信号。

可选地，在一个实施例中，可参照图4，所述分配地址的装置300包括多个PHY芯片302，所述控制器301具体用于：为每个PHY芯片302分配唯一的芯片管理地址；按顺序向每个PHY芯片302发送第一信号。

可选地，在本发明的另一个实施例中，参照图4，所述分配地址的装置300还包括多个物理端口305，所述PHY芯片302与所述物理端口305耦接，所述芯片管理地址被用于管理所述第一PHY芯片下的物理端口，

在所述控制器301将所述芯片管理地址写入到所述PHY芯片的地址配置寄存器中之后，所述PHY芯片302还用于：

根据所述芯片管理地址，为所述PHY芯片302下的每个物理端口305生成唯一的端口管理地址以管理对应的物理端口3305。

可选地，所述控制器301可具体用于：

所述控制器301获取所述分配地址的装置300上所有物理端口的数目以及所述分配地址的装置300上各个PHY芯片所引出的物理端口数目；

所述控制器301利用所述分配地址的装置300上所有物理端口的数目以及所在设备上各个PHY芯片所引出的物理端口数目，为所述分配地址的装置300上的每个PHY芯片生成唯一的芯片管理地址。

可选地，所述第一信号为复位信号，所述PHY芯片302具体用于：

在所述复位信号的有效时间内将所述芯片管理地址写入到所述PHY芯片的地址配置寄存器中。

可选地，所述地址配置寄存器304可读，在所述PHY芯片302在第一信号的有效时间内将所述芯片管理地址写入到所述PHY芯片的地址配置寄存器中之后，所述PHY芯片302还用于：在接收到对所述地址配置寄存器304的读取请求时，读取所述地址配置寄存器304中的芯片管理地址。

可选地，所述控制器301为SMI总线控制器或SMB控制器。

本发明实施例提供的分配地址的装置，由控制器来统一为分配地址的装置上的所有PHY芯片分配芯片管理地址，并由PHY芯片在用于控制写入的操作信号的作用下将分配的芯片管理地址写入到地址配置寄存器，由于控制器生成的芯片管理地址具备唯一性，因而可以保证分配地址的装置上所有物理端口的端口管理地址也具备唯一性，从而，能够在不增加额外的总线控制器的基础上避免物理端口间的端口管理地址冲突。

而且，需要指出的是，本发明实施例提供的分配地址的装置，还具有以下优点：芯片管理地址由控制器灵活配置，不再受限于硬件配置，避免了地址空间受限和地址冲突的问题；相对现有PHY芯片省掉了地址引脚，节约了宝贵的PHY芯片引脚资源；借用现有PHY芯片引脚功能，不用额外增加硬件配置，还可兼容现有PHY芯片设计，且基本无需耗费成本。

需要说明的是：上述实施例提供的分配地址的装置与分配地址的方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于装置类实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上所述仅为本发明的较佳实施例，并不用以限制本发明。

Claims (10)

1.一种分配地址的方法，用于包括控制器和多个物理层PHY芯片的装置中，其特征在于，所述控制器通过总线分别连接所述多个PHY芯片，所述方法包括：

所述控制器为所述多个PHY芯片中的每个PHY芯片分别分配一个芯片管理地址，其中，每个芯片管理地址用来唯一标识对应的一个PHY芯片；

所述控制器分别向所述多个PHY芯片发送第一信号，所述第一信号为用于控制写入的操作信号；

所述控制器在所述第一信号的有效时间内，将所述芯片管理地址分别写入到所述多个PHY芯片的地址配置寄存器中。

2.根据权利要求1所述的方法，其特征在于，所述PHY芯片中包括标志寄存器，

所述控制器分别向所述多个PHY芯片发送第一信号包括：在所述控制器能够读出所述标志寄存器的值时，所述控制器分别向所述多个PHY芯片发送第一信号。

3.根据权利要求1所述的方法，其特征在于，所述控制器分别向所述多个PHY芯片发送第一信号包括：所述控制器按顺序向所述装置中的所述每个PHY芯片发送第一信号。

4.根据权利要求1所述的方法，其特征在于，在所述控制器将所述芯片管理地址写入到所述多个PHY芯片的地址配置寄存器中之后，所述方法还包括：

每个PHY芯片根据所述芯片管理地址，为所述每个PHY芯片下的每个物理端口生成唯一的端口管理地址以管理对应的物理端口。

5.根据权利要求1或3所述的方法，其特征在于，所述第一信号为复位信号，

所述控制器在所述第一信号的有效时间内分别将所述芯片管理地址写入到所述多个PHY芯片的地址配置寄存器中包括：

所述控制器在所述复位信号的有效时间内分别将所述芯片管理地址写入到所述多个PHY芯片的地址配置寄存器中。

6.一种分配地址的装置，其特征在于，包括控制器和多个物理层PHY芯片，所述控制器分别和所述多个PHY芯片通过总线相连接，每个PHY芯片中包括地址配置寄存器，

所述控制器用于，为所述多个PHY芯片中的每个PHY芯片分别分配一个芯片管理地址，其中，每个芯片管理地址用来唯一标识对应的一个PHY芯片；在第一信号的有效时间内分别将所述芯片管理地址写入到所述每个PHY芯片的地址配置寄存器中。

7.根据权利要求6所述的装置，其特征在于，所述每个PHY芯片中包括标志寄存器，所述标志寄存器可读且用于区分所述每个PHY芯片的类型，

所述控制器用于，在所述控制器能够读出所述标志寄存器的值时，所述控制器分别向所述多个PHY芯片发送第一信号。

8.根据权利要求6所述的装置，其特征在于，所述控制器具体用于：按顺序向所述装置中的所述每个PHY芯片发送第一信号。

9.根据权利要求6所述的装置，其特征在于，所述分配地址的装置还包括多个物理端口，各PHY芯片分别与各物理端口耦接，

在所述控制器将所述芯片管理地址分别写入到所述多个PHY芯片的地址配置寄存器中之后，每个PHY芯片用于：

根据所述芯片管理地址，为所述PHY芯片下的每个物理端口生成唯一的端口管理地址以管理对应的物理端口。

10.根据权利要求6或8所述的装置，其特征在于，所述第一信号为复位信号，

所述控制器具体用于：

在所述复位信号的有效时间内分别将所述芯片管理地址写入到所述多个PHY芯片的地址配置寄存器中。

Images