KR20020020006A

KR20020020006A - 3차원 적층형 전자회로장치 및 그의 제작방법

Info

Publication number: KR20020020006A
Application number: KR1020000052806A
Authority: KR
Inventors: 지용; 김동영; 우상현; 남상우
Original assignee: 지용
Priority date: 2000-09-06
Filing date: 2000-09-06
Publication date: 2002-03-14
Also published as: KR100368003B1

Abstract

본 발명은 회로를 기능별로 나뉘어질 수 있도록 하위 단위 모듈로 분할하고, 상기 분할된 모듈을 단자연결판을 이용하여 조립함으로써 전자시스템의 부피와 크기 및 무게를 소형화하고, 조립 및 검사 기능과 회로의 성능을 향상시킬 수 있는 3차원 적층형 전자회로장치 및 그의 제작방법에 관한 것이다.

본 발명은 독립된 기능별 및 동작주파수별로 분리된 전자회로 부품이 각각 실장되며 소정 간격으로 적층된 단위모듈기판; 단위모듈기판의 양측 가장자리 상에 배치된 입출력단자; 상기 적층된 윗측 단위모듈기판과 아래측 단위모듈기판 사이의 간격을 그들에 실장되는 부품의 높이에 맞추어 조절하며, 상기 윗측 및 아래측 단위모듈기판의 입출력단자가 서로 정렬될 수 있도록 소정 크기의 정렬구멍이 다수 형성된 단자연결판; 및 상기 단자연결판의 정렬구멍과 단위모듈 기판의 구멍을 관통하여 윗측 및 아래측 단위모듈기판의 입출력단자들이 서로 일치되도록 정렬하여 전기적으로 연결시켜주기 위한 정렬수단을 포함하는 3차원 적층형 전자회로 장치를 제공한다.

또한, 본 발명은 각종 전자회로 부품을 단위모듈기판 위에 실장하여 소정 간격으로 적층하는 제1 단계; 상기 단위모듈기판상에 실장된 부품을 리플로우(reflow) 공정을 수행하여 고정시키는 제2 단계; 상기 소정 간격으로 적층된 단위모듈기판 위에 고정된 부품이 외부에서 가해지는 열에 의한 위치변동이 일어나지 않도록 고착제나 몰딩화합물(molding compound)중 하나를 이용하여 단위모듈기판상에 부품을 몰딩하는 제3 단계; 상기 적층된 다수의 단위모듈기판 각각에 지정된 입출력단자와 단자연결판의 지정된 입출력단자간의 위치를 정렬시켜 조립하는 제4 단계; 상기 단위모듈기판에 구비된 패드와 상기 단자연결판에 구비된 패드를 서로 전기적, 기계적으로 연결시킬 수 있도록 리플로우 공정을 수행하는 제5 단계; 및 상기 제5 단계 수행후 상기 정렬핀을 정렬구멍으로부터 이탈시켜 3차원 조립을 완성하는 제6 단계를 포함하는 3차원 적층형 전자회로 제작방법을 제공한다.

이러한 전자회로를 구현하는 방법은 고속, 고밀도, 저전력의 특성을 갖는 전자회로나 저비용으로 구현하는 경우나 회로 제품의 기능을 가변적으로 변화시키고자할 때 회로의 부피 무게 및 전기적 동작 특성과 열적 특성을 개선시키는 효과를 갖게 한다.

Description

3차원 적층형 전자회로장치 및 그의 제작방법{Three dimensional stacked module and method corresponding the same for elecronic circuit system}

본 발명은 전자시스템, 유,무선통신회로, 디지털회로등 집적도가 높은 디지탈, 아날로그 회로를 기능별 단위 모듈로 분할한 후, 다시 단자연결판을 이용하여 상기 기능별 단위모듈을 연결함으로서 3차원적인 적층 형태의 소형화된 전자시스템을 구현시키기 위한 장치 및 제작방법에 관한 것으로, 특히 에폭시 기판과 공납(solder ball)을 이용하여 구성된 단자연결판을 매개로 신호수신부, 신호송신부, 신호처리부, 전원부, 메모리부 등의 독립적인 기능을 지닌 단위 모듈의 전기적신호를 서로 연결하면서 3차원 구조로 조립하여 전자시스템을 구현할 수 있는 전자패키징 공정을 위한 3차원 적층형 전자회로장치 및 그의 제작방법에 관한 것이다.

종래에는 시스템 회로를 구현하기 위하여 2차원적인 평면기판으로 구현하여 상기 각 기판과 기판을 연결하는 방식과, 부품과 기판을 연결하는 방식을 사용하고 있다. 전자의 상기 기판과 기판을 연결하는 방식은 필요한 부품을 인쇄회로기판 표면 위에 2차원적으로 배치하고, 관통홀이나 표면 실장 기술로 실장하여 독립된 단위 기판으로 만든 다음, 이러한 여러 단위 기판을 핀 커넥터, 케이블 커넥터, 소켓, 필름 커넥터 등으로 서로 연결하여 하나의 전자시스템을 구현하는 방법이다.

후자의 상기 부품과 기판을 연결하여 시스템을 조립하는 방식은 회로의 부품을 표면실장방식이나 관통홀 또는 소켓을 사용하여 실장하고 그 전자시스템을 구현하는 방법이다.

이러한 전자시스템 구현 방법들은 구성된 기판 부피나 크기가 클 뿐만 아니라, 완성된 후 회로 기판을 검사하는데 시간이 오래 걸리며, 또한 특정한 각 부분적 회로의 성능을 검사하고 그 성능을 최대한으로 향상시키는데 어려운 문제점이 따른다. 또한, 각 기능별로 부분적인 기능을 검사하는데 불편하며, 각 기능별로 구현된 회로의 특성을 검사하는데 어려움이 따르는 문제점을 또한 갖고 있다.

한편, 전자시스템의 부피와 크기를 소형화하는 방법으로서 다중칩모듈(MCM) 기술이나 모듈의 수직적 적층 방법인 MCM-V 기술인 3차원적 패키지 기술이 제시되어 있지만, 부품연결을 위하여 공정 장비가 비싸고, 공정이 미세하며, 까다로운 전선본딩(wire boning)이나 플립칩본딩(flip chip boning)을 사용하여야 하는 단점이있다. 또한, 수직적인 연결을 위하여 특수한 휴즈를 사용하는 등 가격이 비싸고, 공정이 까다로운 공법을 이용하고 있어 손쉽게 3차원적인 적층 구조의 전자시스템을 구현하기가 어려운 문제점을 내포하고 있다.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로서, 회로를 기능별로 나뉘어질 수 있도록 하위 단위 모듈로 분할하고, 상기 분할된 모듈을 단자연결판을 이용하여 조립하므로서 전자시스템의 부피와 크기 및 무게를 소형화하고, 조립 및 검사 기능과 회로의 성능을 향상시킬 수 있는 3차원 적층형 전자회로장치 및 그의 제작방법을 제공함에 그 목적이 있다.

또한, 본 발명은 전자회로나 무선통신 회로모듈을 각 기능별로 분리하여 제작할 수 있도록 함으로서 기본단위에 해당하는 단위기판들을 최소크기로 할 수 있으며, 분리된 단위모듈에 실장되는 부품의 높이에 맞추어서 단위모듈 기판 사이의 간격을 조절하면서 3차원적 구조로 적층시킬 수 있는 3차원 적층형 전자회로장치 및 그의 제작방법을 제공함에 다른 목적이 있다.

또한, 본 발명은 회로기판 각각의 사이에 단자연결판과 공납을 사용하여 부착하므로서 전기적 조립이 용이하게 이루어질 수 있는 3차원 적층형 전자회로장치 및 그의 제작방법을 제공함에 또 다른 목적이 있다.

또한, 본 발명은 전자시스템을 분할하는 과정에서 기능별로 분리하여 단위 모듈을 구성할 수 있도록 하되, 어느 한 단위 모듈 기판에 이상이 있을 경우 그문제되는 모듈만을 전체 모듈에서 분리하여 검사할 수 있도록 함으로서 설계과정이나 제작과정에서 단위 모듈의 개별적인 전기적 특성을 극대화할 수 있도록 한 3차원 적층형 전자회로장치 및 그의 제작방법을 제공함에 또 다른 목적이 있다.

도1a 및 도1b는 본 발명의 요부인 입출력단자의 면배열형 적층 방식을 나타내는 단면도 및 사시도.

도2는 단일 기판에 실장된 부품과 입,출력 및 접지전원 단자를 나타낸 수신부의 기판의 평면도.

도3은 몰딩 및 플립 칩 본딩을 이용한 부품 실장방법을 도시한 예시도.

도4는 기판의 3차원 연결을 위한 단자연결판의 개략적인 구성도.

도5는 회로기판의 적층에 사용된 공납의 연결상태를 나타낸 단면도.

도6은 공납을 이용한 부품 실장상태를 나타낸 단면도.

도7은 본 발명에 의한 3차원 적층형 전자회로 모듈을 나타낸 사시도.

도8은 무선 송수신 회로 모듈의 각 부분 블록도.

도9는 분할된 각 영역의 주파수 분포도.

*도면의 주요부분에 대한 부호의 설명

101 : 수신부 102 : 송신부

103 : PLL부 104 : 전원부

105 : 디지털부 201 : 안테나

202 : 정렬핀 203 : 단위모듈기판

204 : 비아패드 205 : 단자연결판

208 : 비아 301 : 핀

302 : 공납 303 : 접지

304 : 전원단자 305 : 입출력단자

306 : 입출력단자 307 : 부품

308 : 몰딩 401 : 정렬구멍

402 : IC칩

상기 목적을 달성하기 위한 본 발명은, 독립된 기능별 및 동작주파수별로 분리된 전자회로 부품이 각각 실장되며 소정 간격으로 적층된 단위모듈기판; 단위모듈기판의 양측 가장자리 상에 배치된 입출력단자; 상기 적층된 윗측 단위모듈기판과 아래측 단위모듈기판 사이의 간격을 그들에 실장되는 부품의 높이에 맞추어 조절하며, 상기 윗측 및 아래측 단위모듈기판의 입출력단자가 서로 정렬될 수 있도록 소정 크기의 정렬구멍이 다수 형성된 단자연결판; 및 상기 단자연결판의 정렬구멍과 단위모듈 기판의 구멍을 관통하여 윗측 및 아래측 단위모듈기판의 입출력단자들이 서로 일치되도록 정렬하여 전기적으로 연결시켜주기 위한 정렬수단을 포함하는 3차원 적층형 전자회로 장치를 제공한다.

또한, 본 발명은 각종 전자회로 부품을 단위모듈기판 위에 실장하여 소정 간격으로 적층하는 제1 단계; 상기 단위모듈기판상에 실장된 부품을 리플로우(reflow) 공정을 수행하여 고정시키는 제2 단계; 상기 소정 간격으로 적층된 단위모듈기판 위에 고정된 부품이 외부에서 가해지는 열에 의한 위치변동이 일어나지 않도록 고착제나 몰딩화합물(molding compound)중 하나를 이용하여 단위모듈기판상에 부품을 몰딩하는 제3 단계; 상기 적층된 다수의 단위모듈기판 각각에지정된 입출력단자와 단자연결판의 지정된 입출력단자간의 위치를 정렬시켜 조립하는 제4 단계; 상기 단위모듈기판에 구비된 패드와 상기 단자연결판에 구비된 패드를 서로 전기적, 기계적으로 연결시킬 수 있도록 리플로우 공정을 수행하는 제5 단계; 및 상기 제5 단계 수행후 상기 정렬핀을 정렬구멍으로부터 이탈시켜 3차원 조립을 완성하는 제6 단계를 포함하는 3차원 적층형 전자회로 제작방법을 제공한다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

본 발명에 의한 3차원 적층형 전자회로장치 및 그의 제작방법은 전자회로를 기능별로 분할한 단위모듈로 구성하고, 단자연결판과 공납을 이용하여 연결, 조립함으로써 전자시스템 회로를 구현하는데 있어서 전기적 특성을 개선시키면서 적층형태를 최소 크기로 하고 공정 비용을 절감할 수 있도록 한 것으로, 먼저, 본 실시예에서는 PAA 면배열방식의 입출력단자를 이용한 패키지 방식의 두가지 방법을 제시하고 있다. 즉, 도1a는 핀을 이용한 패키지 조립방법을 나타낸 개략도이고, 도1b는 공납을 이용한 패키지 조립방법을 나타낸 개략도이다.

상기의 도면에 도시한 바와 같이 각종 부품(307)이나 전기적 신호 연결 단자와 같은 단위회로모듈이 실장된 단위모듈 기판(203)을 상,하 소정 간격으로 적층하되, 핀(PIN)(301) 또는 공납(Pb 95%/Sn 5%, Pb 50%/Sn 50%, Pb 37%/Sn 63%, Au 80%/Sn 20%, In 52%/Sn 48%, In 51%/Sn 16.5%/Bi 32.5%, Pb 43.5%/Bi 56.5% 등 합금 형태의 납)(302)을 이용하여 전기적으로 연결 조립하는 패키징 공정을 수행한다. 이때, 주로 좌측의 핀 또는 공납 열은 기계적인 지지대 역할을 하며, 우측의 핀 또는 공납 열은 신호와 접지선 역할을 하게 한다.

도2는 상기의 분할 설계방법에 의해서 구성된 일실시예로서, 하위단위모듈인 수신부의 단위모듈 기판(203)의 윗면을 도시한 것이다. 도면에 도시한 바와 같이 상기 단위모듈 기판의 사각부에는 정렬구멍(401)이 형성되고, 입출력단자(305, 306)는 면배열방식에 따라 1열에서부터 다수의 열로 배열된 형태로 구성할 수 있는데, 본 도에서는 일정한 배열간격을 지닌 입출력 단자가 각 열에 9개의 입출력 단자를 지니며 9개의 입출력 단자를 1열로 하여 평행하게 3열이 형성되어 면적형태의 입출력 단자를 배열시킨 면배열 방식을 도시한 것이다.

또한, 본 도에서는 부품(307), 전원단자(304) 및 접지선(303)이 형성되어 있는 것을 보여주고 있다.

도3은 단위모듈기판(203)에 실장되는 부품(307)을 표면실장형태의 부품이나 베어칩(bare chip)을 사용하여 실장하는 여러 형태를 도시하고 있다.

본 도에서는 공납(302)을 이용하여 부품(307)을 단위모듈기판(203) 위에 표면실장하는 방법이나, 전선본딩(wire bonding)에서 사용하는 미세전선을 이용하여 베어칩을 실장시키는 형태로서 단위모듈기판(203) 위에 부품(307)을 실장시킨 후, 상기 부품(307)과 단위모듈을 와이어 본딩으로 연결하여 실장하는 방법이나, 플립칩 본딩을 이용하여 부품을 실장하는 방법을 보여주고 있으며, 이러한 부품 실장, 부품 몰딩, 모듈기판 연결을 실시하는 일련의 연결기술은 각 단위모듈을 독립적으로 기능별, 성능별로 최적화하는데 도움되는 방법을 제시한다.

즉, 도3에서는 4개의 부품 실장 형태를 보여주고 있는데 왼쪽부터 설명하면, 첫 번째는 와이어 본딩(전선 본딩)을 이용하여 IC칩(402)을 실장하고 몰딩(308)한 형태를 보여주고 있는데, 기판위에 부품인 반도체 칩을 실장한 후 미세 전선을 이용하여 부품의 패드와 기판의 패드를 전기적으로 상호 연결하는 방식이다. 그 다음 그림은 플립칩 본딩에 의한 부품(307) 실장 방식을 나타내는데 베어칩인 반도체 칩을 뒤집어서 다수의 범프(bump)에 의해 칩 패드와 기판 패드를 연결시켜서 전기적, 기계적으로 연결하는 방식을 보여주며, 세 번째는 표면실장방법에 의해 실장시키는 방법으로서 DIP형태나 QFP 형태의 부품을 인쇄회로기판에 납 리플로우 과정을 통해 전기적으로 물리적으로 연결하는 방식이다. 네 번째는 볼 그리드 어레이(ball grid array)에 의한 방법을 부품을 기판위에 실장하는 방법을 나타낸다. 몰딩은 실장되는 부품과 외부환경과의 차단을 위해 본딩이나 실장된 부품 주위를 포장하는 과정이다. 따라서 부품을 표면실장이나 와이어 본딩 또는 플립칩 본딩으로 상호 연결한 뒤, 몰딩과정으로 부품을 전체적으로 실장하는 과정을 나타내고 있다.

도4는 단자연결판(205)을 도시한 개략도로서, 상기 단자연결판(205)의 윗면패드(204)와 아랫면패드(204')를 비아(via)(208)을 통해서 연결하며 도5에서와 같이 상부 단위모듈기판(203) 아랫면의 입출력단자(305)와 하부 단위모듈기판 아랫면의 입출력단자(305)를 서로 연결할 때, 단자연결판(205)과 윗면패드(204)는 공납(302)의 일측과 접촉하며 상부 단위모듈기판(203) 아랫면의 입출력단자(305)는 공납(302)의 타측과 접촉하여 리플로우 공정시 단위모듈기판간을 연결하도록 되어있다.

또한, 단위모듈기판(205)의 가장자리에 위치한 정렬구멍(401)과 단자조절판(205)의 정렬구멍(401')을 정렬핀(202)을 이용하여 단위모듈기판(203)과 단자연결판(205)의 입출력단자(305)들이 서로 정렬되어 접촉되고 전기적으로 연결될 수 있도록 하고 있다. 상기의 구조는 단위모듈기판(203)의 3차원적 적층연결을 수행하기 위한 것으로, 상기 단위모듈기판(203)과 단자연결판(205)의 정렬구멍(401, 401')에 삽입되는 정렬핀(202)에 의하여 상부와 하부 단위모듈기판(203) 및 단자연결판(205)의 입출력단자(305)의 위치를 지정하여 줌으로서, 리플로우 공정시, 단자간 연결이 쉽게 이루어지도록 하여 상기 공납(302)의 표면장력에 의하여 입출력단자(305)의 미세한 위치 조절을 이룰 수 있도록 하고 있다.

도5는 회로 기판의 적층에 사용된 면배열 입출력단자(305)를 공납(302)을 이용하여 연결하는 단면도로서 회로기판(203)과 상호 연결되어 있다. 상기 공납(302)이 배열되는 배열 수는 각 측면에서 1개의 열만 사용하는 방법에서부터 면전체를 사용하는 면배열 방식을 사용할 수 있는데, 본 실시예에서는 부품이 위치한 면적을 뺀 나머지 영역에서만 공납의 배열이 이루어지도록 한 구조로서 3열의 입출력단자(305) 면배열방식을 사용하였다.

도6은 단위모듈기판(203)에 부품(307)을 실장한 뒤, 공납(302)을 이용해 연결시키는 방법을 보여주는 개략도로서 도7의 절단부 A-B 단면을 나타낸 것이며, 도7은 무선 통신 회로의 3차원적 적층 구조의 송수신 모듈의 사시도를 나타낸다. 도면에 도시한 바와 같이 좌측과 우측의 2열은 공납(302), 정렬핀(202),비아(204), 정렬단자(401)을 이용하여 소정 간격으로 적층된 회로기판(203)을 연결하며, 기능, 동작 주파수에 따라 모듈을 분리 제작하므로서 부품(307)과 IC칩(402)등을 3차원적 적층 구조로 실장할 수 있다.

도8은 3차원 적층형태의 전자회로 제작방법에 대한 일 실시예로서 224MHz에서 동작하는 무선 통신 송수신 회로 블록도를 나타낸 것으로서, 기지국과 이동차량 간의 데이터 통신에서 사용될 수 있는 224㎒의 주파수를 사용하는 디지털 주파수 변조 시스템의 무선 통신 송수신 기능을 수행한다. 무선 송수신 회로 모듈의 수신부(101)는 224㎒의 수신 주파수를 갖으며, 제1 중간 주파수는 21.4㎒를 사용하고, 제2 중간 주파수는 450㎑를 사용하고 있다. 무선 송수신 회로 모듈 송신부(102)는 224㎒의 송신 주파수를 갖으며, 제1 중간 주파수로는 21.4㎒를 사용하고 있다. 이를 기능별 분할 설계방법과 주파수 분할 설계 방법에 따라 분할할 때 수신부(101), 송신부(102), 위상고정부(Phase Locked Loop)(103), 전원부(104), 그리고 디지털부(105)로 분할할 수 있다.

상기와 같이 도8은 무선 송수신 회로를 수신부, 송신부, 위상고정부, 전원부, 디지털부 회로로 분할하여 하부단위모듈을 구성함에 따라 기능별, 주파수별로 분할된 각 전자회로 모듈은 모듈사이에 서로 독립성을 유지할 수 있으며 개별 모듈의 기능 및 동작 특성을 최대화할 수 있다.

도9는 기능별로, 그리고 주파수별로 전자회로가 분할되는 기준을 설명하는 일실시예를 그래프로 도시하고 있다.

본 실시예에서는 무선 송수신 회로 모듈의 3차원적 적층 구조를 일 예로써설명하였지만, 이에 국한하는 것은 아니고, 모든 전자회로로 구현하는 전자시스템에 있어서의 모든 제품에 적용가능하다. 이와 같이, 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

전술한 바와 같이 본 발명에 따르면, 각종 부품이나 전기 연결소자를 실장한 단위모듈 기판을 소정 간격으로 적층하되, 면배열 방식의 단자 연결판을 매개로 연결하여 3차원 적층 패키지를 구현함으로서 고속무선통신회로, 초고속 RF 회로시스템이나, 대용량메모리 회로, 마이크로프로세서회로 등에 대해 적용이 가능하고, 고속 고밀도 저전력의 특성을 가지며, 저비용으로 제작할 수 있다. 또한, 무선 송수신 회로 모듈을 제안된 분할 설계 기준에 따라 기능별, 주파수별로 분할하므로서 기능의 추가적인 확대를 가능하게 한다. 이에 따라 3차원적 무선회로 구현방법은 소형화, 경량화, 생산 단가의 감소를 가져오며, 단일 기판을 이용하여 구성되던 기존의 2차원적 구성방법과는 다르게 전기적 특성과 신호 전달 특성, 열적 특성을 개선시킬 수 있는 효과를 가진다.

Claims

독립된 기능별 및 동작주파수별로 분리된 전자회로 부품이 각각 실장되며 소정 간격으로 적층된 단위모듈기판;

단위모듈기판의 양측 가장자리 상에 배치된 입출력단자;

상기 적층된 윗측 단위모듈기판과 아래측 단위모듈기판 사이의 간격을 그들에 실장되는 부품의 높이에 맞추어 조절하며, 상기 윗측 및 아래측 단위모듈기판의 입출력단자가 서로 정렬될 수 있도록 소정 크기의 정렬구멍이 다수 형성된 단자연결판; 및

상기 단자연결판의 정렬구멍과 단위모듈 기판의 구멍을 관통하여 윗측 및 아래측 단위모듈기판의 입출력단자들이 서로 일치되도록 정렬하여 전기적으로 연결시켜주기 위한 정렬수단

을 포함하는 3차원 적층형 전자회로 장치.
제 1 항에 있어서,

상기 입출력단자가 면배열 방식으로 배치된 3차원 적층형 전자회로 장치.
제 1 항에 있어서,

상기 단위모듈기판에 전자회로부품을 실장하기 위한 실장수단을 더 포함하는 3차원 적층형 전자회로장치.
제 3 항에 있어서,

상기 실장수단이 공납으로 이루어진 3차원 적층형 전자회로장치.
각종 전자회로 부품을 단위모듈기판 위에 실장하여 소정 간격으로 적층하는 제1 단계;

상기 단위모듈기판상에 실장된 부품을 리플로우(reflow) 공정을 수행하여 고정시키는 제2 단계;

상기 소정 간격으로 적층된 단위모듈기판 위에 고정된 부품이 외부에서 가해지는 열에 의한 위치변동이 일어나지 않도록 고착제나 몰딩화합물(molding compound)중 하나를 이용하여 단위모듈기판상에 부품을 몰딩하는 제3 단계;

상기 적층된 다수의 단위모듈기판 각각에 지정된 입출력단자와 단자연결판의 지정된 입출력단자간의 위치를 정렬시켜 조립하는 제4 단계;

상기 단위모듈기판에 구비된 패드와 상기 단자연결판에 구비된 패드를 서로 전기적, 기계적으로 연결시킬 수 있도록 리플로우 공정을 수행하는 제5 단계; 및

상기 제5 단계 수행후 상기 정렬핀을 정렬구멍으로부터 이탈시켜 3차원 조립을 완성하는 제6 단계

를 포함하는 3차원 적층형 전자회로 제작방법.
제 5 항에 있어서,

상기 제1 단계는

상기 전자회로부품이 실장된 단위모듈기판 각각이 독립된 기능 및 동작주파수를 갖도록, 기능별 및 동작주파수별로 분리되어 적층되도록 하는 과정을 포함하는 3차원 적층형 전자회로 제작방법.
제 5 항에 있어서,

상기 제1 단계는

상기 각각의 단위모듈 기판의 입출력단자 수가 동일하며 동일한 단자성격을 가지되, 단자패드 배열이 면배열 방식으로 기판의 양측 가장자리에 배치된 3차원 적층형 전자회로 제작방법.
제 5 항에 있어서,

상기 제1 단계가 납땜 또는 플립칩 본딩중 하나의 방법으로 단위모듈기판에전자회로부품을 실장하는 과정을 포함하는 3차원 적층형 전자회로 제작방법.
제 5 항 내지 제 8 항중 어느 한 항에 있어서,

상기 제4 단계가

상기 각 단위모듈기판의 RF 특성 임피던스와 단자조절판의 특성 임피던스가 같도록 형성하는 과정을 더 포함하는 3차원 적층형 전자회로 제작방법.
제 5 항 내지 제 8 항중 어느 한 항에 있어서,

상기 제4 단계가

상기 단자조절판의 두께를 가공하여 단자모듈기판에 실장된 부품의 높이에 맞추어 조절하는 과정을 더 포함하는 3차원 적층형 전자회로 제작방법.
제 5 항 내지 제 8 항중 어느 한 항에 있어서.

상기 제4 단계는

각각의 단윈모듈기판에 형성된 관통홀과 다수의 단자연결판에 형성된 정렬구멍에 정렬핀을 삽입하여 각 단위모듈기판과 단자연결판을 조립하는 과정을 포함하는 3차원 적층형 전자회로 제작방법.
제 5 항 내지 제 8 항중 어느 한 항에 있어서,

상기 제4 단계는

표면실장형인 공납을 이용하여 각각의 단자모듈기판과 단자연결판을 조립하는 과정을 포함하는 3차원 적층형 전자회로 제작방법.
제 5 항 내지 제 8 항중 어느 한 항에 있어서,

상기 제5 단계는

상기 단위모듈기판에 구비된 패드와 상기 단자연결판에 구비된 패드 사이에 공납(solder ball)을 삽입하여 플럭스로 고정시킨 후 리플로우 과정(reflow process)동안 상기 공납의 표면장력에 의해서 자동적으로 정밀하게 서로의 패드 위치를 찾아 고정되도록 하는 과정을 포함하는 3차원 적층형 전자회로 제작방법.