CN111886691B - 一种芯片组合件及终端设备 - Google Patents

Abstract

一种芯片组合件及终端设备，用以实现上基板与下基板的粘合，使得上基板与下基板的相对位置稳定，从而提高芯片组合件的性能。该芯片组合件包括：相对设置的第一基板和第二基板，且第二基板中设有馈电路径；第一辐射贴片，设置于第一基板朝向或背对第二基板的表面；第二辐射贴片，设置于第二基板朝向第一基板的表面，第一辐射贴片与第二辐射贴片耦合；射频处理芯片，设置于第二基板背对第一基板的表面，与第二基板电连接，用于通过馈电路径向第二辐射贴片馈电；一个或多个锡球，每个锡球置于第一基板和第二基板之间，用于实现第一基板与第二基板的连接；一个或多个第一粘胶，其中第一基板设有一个或多个过孔，每个第一粘胶的一端设置于一个过孔中，另一端与第二基板朝向第一基板的表面连接，用于固定第一基板和第二基板的相对位置。

Description

一种芯片组合件及终端设备

技术领域

本申请涉及电子及通信技术领域，尤其涉及一种芯片组合件及终端设备。

背景技术

随着高速率通信时代的来临，通信系统对带宽、时延、传输路径损耗等要求越来越高。为了顺应这一发展趋势，封装天线(antenna in package，AIP)应用而生。其中，封装天线具有如下特点：1、在封装天线中，馈电路径极短，可以使得天线的等效全向辐射功率(equivalent isotropic radiated power，EIRP)最大化，有利于实现高带宽；2、与传统的印刷电路板(printed circuit board，PCB)加工工艺相比，封装天线的集成度高、加工精度高，因而不易出现因加工精度低导致的电性能恶化现象，即采用封装天线可以获得较佳的电性能。

一种采用双层贴片的封装天线的结构示意图可以如图1所示。图1中，上基板用于承载天线的副辐射片，下基板与射频(radio frequency，RF)芯片连接并承载天线的主辐射片，RF芯片通过下基板中的馈电路径向主辐射片馈电(为了简化示意，图1中仅示出了三条馈电路径)。该封装天线还可包括与下基板连接的球栅阵列(ball grid array，BGA)，该封装天线可通过BGA与母板(即PCB板)连接。此外，上基板和下基板通过锡球连接。

在图1所示的封装天线中，上基板和下基板之间的距离以及对位决定了主辐射片和副辐射片的相对位置，由于该封装天线中主辐射片向副辐射片耦合馈电，因而该相对位置对天线覆盖频段及性能的影响较大。因此，如何实现上基板与下基板之间的精准、稳固的粘合是制备图1所示天线的关键点之一。

现有技术中，通常采用图1中的锡球实现上基板与下基板的粘合。由于锡球具备热不稳定性，而封装天线的制备工艺以及后续测试、应用过程中包括多次高温回流焊(将温度升高后再回落，以实现焊接)操作，因而采用锡球实现上基板与下基板的粘合会造成上基板与下基板的相对位置不稳定，从而影响天线的性能。

综上，亟需一种封装天线方案来实现上基板与下基板的粘合，使得上基板与下基板的相对位置稳定，提高封装天线的性能。

发明内容

本申请实施例提供了一种芯片组合件及终端设备，用以实现上基板与下基板的粘合，使得上基板与下基板的相对位置稳定，从而提高芯片组合件的性能。

第一方面，本申请实施例提供一种芯片组合件，该芯片组合件包括：相对设置的第一基板和第二基板，该第二基板中设有馈电路径；第一辐射贴片，设置于第一基板朝向或背对第二基板的表面；第二辐射贴片，设置于第二基板朝向第一基板的表面，第一辐射贴片与第二辐射贴片耦合；射频处理芯片，设置于第二基板背对第一基板的表面，与第二基板电连接，用于通过馈电路径向第二辐射贴片馈电；一个或多个锡球，每个锡球置于第一基板和第二基板之间，用于实现第一基板与第二基板的连接；一个或多个第一粘胶，其中第一基板设有一个或多个过孔，每个第一粘胶的一端设置在一个过孔中，另一端与第二基板朝向第一基板的表面连接，用于固定第一基板和第二基板的相对位置。

需要说明的是，本申请实施例中多个是指两个或两个以上，例如可以是两个、三个、四个等。

其中，锡球包括锡核锡球、铜核锡球、塑核锡球中的一种或多种。

此外，该芯片组合件可通过BGA与母板(即PCB板)连接。从实际应用中两个基板(第一基板和第二基板)以及两个辐射贴片(第一辐射贴片和第二辐射贴片)的叠置顺序来说，第一基板可以视为上基板、第二基板可以视为下基板(即对于母板、第一基板和第二基板三者来说，其叠置顺序从下到上依次是母板、第二基板、第一基板，也就是说第一基板叠置于第二基板之上)，第一辐射贴片可视为上层辐射贴片、第二辐射贴片可视为下层辐射贴片(即对于母板、第一辐射贴片和第二辐射贴片三者来说，其叠置顺序从下到上依次是母板、第二辐射贴片、第一辐射贴片，也就是说，第一辐射贴片叠置于第二辐射贴片之上)。

采用第一方面提供的芯片组合件，通过一个或多个锡球实现第一基板与第二基板的连接，并通过第一粘胶固定第一基板和第二基板的相对位置。由于在该芯片组合件中先通过锡球实现第一基板和第二基板的连接，因而在二者已连接的情况下，第一辐射贴片与第二辐射贴片的相对位置也实现对准，不会出现增益降低、回波损耗变差、方向图恶化以及频偏较大等性能缺陷，且该芯片组合件的覆盖频段可满足用户的使用需求，芯片组合件的性能得以提高。

进一步地，通过该芯片组合件中的第一粘胶，可以固定第一基板和第二基板的相对位置，在锡球在多次高温回流焊过程中由于热不稳定性导致塌陷、变形时，第一粘胶仍可使得第一基板和第二基板的相对位置维持在对准的状态，不会出现第一基板与第二基板的相对位置不稳定的问题，从而可以提高该芯片组合件的性能。

其中，射频处理芯片可倒装于第二基板未朝向第一基板的表面；具体地，射频处理芯片可通过焊锡凸块(solder bump)或锡膏等与第二基板连接，也可以直接与第二基板物理连接。

为了提高该芯片组合件的性能，上层辐射贴片和第二辐射贴片均可以采用天线阵列的形式。即，第一辐射贴片包含M个第一阵元，第二辐射贴片包含M个第二阵元，M个第二阵元分别与M个第一阵元耦合，射频处理芯片通过馈电路径包含的M个馈电子路径分别向M个第二阵元馈电，其中M＞1。第一辐射贴片和第二辐射贴片均采用天线阵列形式时，该芯片组合件可以覆盖较宽的频段范围、获得较佳的天线增益。

在一种可能的设计中，每个第二阵元和与其耦合的第一阵元的形状和尺寸相同、且中心对正。

在一种可能的设计中，该芯片组合件还包括一个或多个第二粘胶，每个第二粘胶均用于连接第一基板的边缘和第二基板的边缘，即第二粘胶分布在第一基板和第二基板之间、且设置于靠近第一基板(或第二基板)的边缘的位置。第二粘胶分布在靠近第一基板(或第二基板)的边缘的位置时，可以更有效地分散第一基板和第二基板之间的应力，从而更稳固地固定第一基板和第二基板的相对位置。

在一种可能的设计中，第一方面提供的芯片组合件中还可以包括一个或多个第一绿油阻胶坝，每个第一绿油阻胶坝包括围绕一个锡球设置的多个第一固定块，多个第一固定块中的一部分第一固定块设置于第一基板朝向第二基板的表面，多个第一固定块中的另一部分第一固定块设置于第二基板朝向第一基板的表面。也就是说，一个第一绿油阻胶坝可用于固定一个锡球的位置。采用第一绿油阻胶坝固定锡球，可以使得锡球的位置更为稳固，从而更稳固地实现第一基板和第二基板的连接。此外，第一绿油阻胶坝可以在锡球发生塌陷、变形时阻止锡球中的材料(例如锡、铜、塑料等)溢出污染辐射贴片，避免溢出的材料对芯片组合件的性能产生影响。

在一种可能的设计中，第一方面提供的芯片组合件中还可以包括一个或多个第二绿油阻胶坝，每个第二绿油阻胶坝包括围绕第一粘胶设置的多个第二固定块，多个第二固定块中的一部分第二固定块设置于第一基板朝向第二基板的表面，多个第二固定块中的另一部分第二固定块设置于第二基板朝向第一基板的表面。也就是说，一个第二绿油阻胶坝可用于固定一个第一粘胶的位置。采用第二绿油阻胶坝固定第一粘胶，可以使得第一粘胶更为稳固，从而使得第一基板和第二基板的相对位置更为稳固。此外，第二绿油阻胶坝也可以防止第一粘胶中的粘胶溢出污染芯片组合件中的辐射贴片，避免溢出的材料对芯片组合件的性能产生影响。

此外，为了使得第一粘胶在芯片组合件制备过程以及后续测试、应用过程中包括的多次高温回流焊(将温度升高后再回落，以实现焊接)操作中不致塌陷、变形，第一粘胶可采用低流动性胶水，并在芯片组合件上进行点胶操作形成一个或多个第一粘胶后进行烘烤固化，从而使得第一粘胶更为稳固，进而更稳固地固定第一基板与第二基板的相对位置。

同样地，为了使得第二粘胶在芯片组合件制备过程以及后续测试、应用过程中包括的多次高温回流焊(将温度升高后再回落，以实现焊接)操作中不致塌陷、变形，第二粘胶的材料也可采用低流动性胶水，且也可对第二粘胶进行烘烤固化，此处不再赘述。

在一种可能的设计中，一个或多个锡球还可以用于实现第一基板与第二基板的相对位置的对准。

在一种可能的设计中，第一方面提供的芯片组合件中的第二基板可采用多层线路板。第二基板采用多层线路板时，可通过多层线路板的内部结构实现第二辐射贴片和射频处理芯片的连接，使得布线立体化、减小第二基板上的布线面积，从而降低第二基板的布线复杂度。

第二方面，本申请实施例还提供一种芯片组合件的制备方法，该方法包括如下步骤：采用植球工艺在第一基板的表面生长一个或多个锡球，得到第一样品，其中，第一辐射贴片设置于第一基板的表面；采用上片设备将第一样品对准放置在第二基板上，得到第二样品，第一基板生长一个或多个锡球的表面对准第二基板，第二辐射贴片设置于第二基板朝向第一基板的表面；采用高温回流焊工艺对第二样品进行焊接，得到第三样品；在第一基板上钻出一个或多个过孔，得到第四样品；采用点胶工艺分别在该一个或多个过孔中进行点胶，形成包含一个或多个第一粘胶的第五样品，其中每个第一粘胶的一端设置在一个过孔中，另一端与第二基板朝向第一基板的表面连接；在第二基板中未放置第二辐射贴片的表面倒装射频处理芯片，得到芯片组合件。

在一种可能的设计中，在倒装射频处理芯片之前，还可以在第一基板和第二基板之间、且靠近第一基板的边缘和第二基板的边缘处进行点胶，形成一个或多个第二粘胶。

在一种可能的设计中，第一粘胶和第二粘胶的材料为低流动性胶水。

在一种可能的设计中，在采用点胶工艺分别在该一个或多个过孔中进行点胶，形成第五样品之后，还包括：对第五样品进行烘烤固化。

第三方面，该终端设备包括第一方面或其任一种可能的设计中提供的芯片组合件以及印刷电路板PCB，该芯片组合件设置在PCB的表面。

具体地，该终端设备包括但不限于智能手机、智能手表、平板电脑、虚拟现实(virtual reality，VR)设备、增强现实(augmented reality，AR)设备、个人计算机、手持式计算机、个人数字助理。

另外，第二方面至第三方面中任一种可能设计方式所带来的技术效果可参见第一方面中不同设计方式所带来的技术效果，此处不再赘述。

附图说明

图1为现有技术提供的一种封装天线的结构示意图；

图2为本申请实施例提供的第一种芯片组合件的结构示意图；

图3为本申请实施例提供的第二种芯片组合件的结构示意图；

图4为本申请实施例提供的第三种芯片组合件的结构示意图；

图5为本申请实施例提供的第四种芯片组合件的结构示意图；

图6为本申请实施例提供的第五种芯片组合件的结构示意图；

图7为本申请实施例提供的第六种芯片组合件的结构示意图；

图8为本申请实施例提供的第七种芯片组合件的结构示意图；

图9为本申请实施例提供的第八种芯片组合件的结构示意图；

图10为本申请实施例提供的第九种芯片组合件的结构示意图；

图11为本申请实施例提供的第十种芯片组合件的结构示意图；

图12为本申请实施例提供的第十一种芯片组合件的结构示意图；

图13为本申请实施例提供的第十二种芯片组合件的结构示意图；

图14为本申请实施例提供的一种芯片组合件的制备方法的流程示意图；

图15为本申请实施例提供的另一种芯片组合件的制备方法的流程示意图。

具体实施方式

如背景技术中所述，在采用双层贴片的封装天线中，承载上层贴片的上基板与承载下层贴片的下基板间的距离和对位是否精准，对封装天线覆盖频段和性能的影响较大。

在图1所示的封装天线中，上基板用于承载天线的副辐射片，下基板与RF芯片连接并承载天线的主辐射片，主辐射片通过下基板中的馈电路径向主辐射片馈电。其中，主辐射片为一个天线阵列，包含多个阵元(以下称为下层阵元)；副辐射片也为一个天线阵列，包含多个阵元(以下称为上层阵元)。每个上层阵元均与一个下层阵元耦合，每个下层阵元和与其耦合的上层阵元的形状和尺寸相同、且中心对正。射频处理芯片通过下基板中的馈电路径向主辐射片馈电，主辐射片中的每个下层阵元通过耦合馈电的方式向对应的上层阵元馈电，从而增加该封装天线的带宽。

在图1所示的封装天线中，若下层阵元与上层阵元的中心不对正，或者下层阵元与上层阵元的形状和尺寸不相同，则该封装天线的增益会降低，回波损耗会变差，方向图也会恶化。此外，上层阵元和下层阵元之间的间距也会对该封装天线的频偏产生影响。因此，对于采用双层贴片的封装天线，如何实现上基板与下基板之间的精准、稳固的粘合是关键技术之一。

在图1中所示的封装天线中，通过锡球实现上基板与下基板的粘合。由于锡球具备热不稳定性，而封装天线的制备工艺以及后续测试、应用过程中包括多次高温回流焊(将温度升高后再回落，以实现焊接)操作，由于锡球具备热不稳定性，在高温回流焊过程中锡球易塌陷、变形，导致上基板和下基板之间出现间距变化、对位偏移等现象，影响上、下基板之间的对位，对封装天线的性能产生影响。

因此，采用锡球实现上基板与下基板的粘合会造成上基板与下基板的相对位置不稳定，从而影响封装天线的性能。

基于以上问题，本申请实施例提供一种芯片组合件、芯片组合件的制备方法及终端设备，用以实现上基板与下基板的粘合，使得上基板与下基板的相对位置稳定，从而提高芯片组合件的性能。

下面将结合附图对本申请实施例作进一步地详细描述。

需要说明的是，本申请实施例中，多个是指两个或两个以上。另外，需要理解的是，在本申请的描述中，“第一”、“第二”等词汇，仅用于区分描述的目的，而不能理解为指示或暗示相对重要性，也不能理解为指示或暗示顺序。

参见图2，为本申请实施例提供的一种芯片组合件200，该芯片组合件200包括相对设置的第一基板202和第二基板204；第一辐射贴片201，设置于第一基板202朝向或背对第二基板204的表面；第二辐射贴片203，设置于第二基板204朝向第一基板202的表面，第一辐射贴片201和第二辐射贴片203耦合；此外，该芯片组合件200还包括射频处理芯片205、一个或多个锡球206以及一个或多个第一粘胶207。

其中，第二基板204中设有馈电路径；第一辐射贴片201与第二辐射贴片203耦合；射频处理芯片205设置于第二基板204背对第一基板202的表面，与第二基板204电连接，用于通过馈电路径向第二辐射贴片203馈电；每个锡球206置于第一基板202和第二基板204之间，用于实现第一基板202与第二基板204的连接；第一基板202上设有一个或多个过孔，每个第一粘胶207的一端设置于一个过孔中，另一端与第二基板204朝向第一基板202的表面连接，用于固定第一基板202和第二基板204的相对位置。

需要说明的是，本申请实施例中多个是指两个或两个以上，例如可以是两个、三个、四个等。

同样需要说明的是，图2所示的芯片组合件200可视为前述封装天线。图2所示的芯片组合件200可通过BGA与母板(即PCB板)连接。从实际应用中两个基板(第一基板202和第二基板204)以及两个辐射贴片(第一辐射贴片201和第二辐射贴片203)的叠置顺序来说，第一基板202可以视为上基板、第二基板204可以视为下基板(即对于母板、第一基板202和第二基板204三者来说，其叠置顺序从下到上依次是母板、第二基板204、第一基板202，也就是说第一基板202叠置于第二基板204之上)；第一辐射贴片201可视为上层辐射贴片、第二辐射贴片203可视为下层辐射贴片(即对于母板、第一辐射贴片201和第二辐射贴片203三者来说，其叠置顺序从下到上依次是母板、第二辐射贴片203、第一辐射贴片201，也就是说，第一辐射贴片201叠置于第二辐射贴片203之上)。

为了使得本申请实施例中的描述能更简洁明了地表达上述叠置关系，在下面实施例的描述中，第一辐射贴片201用上层辐射贴片201代替，第二辐射贴片203用下层辐射贴片203代替，第一基板202用上基板202代替，第二基板204用下基板204代替。

本申请实施例中，一个或多个锡球206还可用于实现上基板202与下基板204的相对位置的对准。即，在通过一个或多个锡球206实现上基板202和下基板204的连接的同时，一个或多个锡球206还可对上基板202和下基板204的相对位置进行对准，使得二者在连接后的相对位置为可以满足芯片组合件200的性能的位置。

其中，射频处理芯片205也可以称为射频集成电路(radio frequency integratedcircuits，RFIC)。射频处理芯片205可倒装于下基板204未朝向上基板202的表面。具体地，射频处理芯片205可通过焊锡凸块(solder bump)或锡膏等与下基板204连接。射频处理芯片205也可直接与下基板204采用物理连接。本申请实施例中对射频处理芯片205和下基板204的连接方式不做具体限定。为了示意简便，本申请实施例的附图中均以射频处理芯片205通过焊锡凸块(solder bump)与下基板204连接为例进行示意。

此外，本申请实施例中，上层辐射贴片201可设置于上基板202朝向下基板204的表面，也可设置于上基板202背对下基板204的表面，本申请实施例中对此不做具体限定。图2中示出的上层辐射贴片201设置于上基板202背对下基板204的表面的方式仅为一种示意。在后续的附图中，本申请实施例均以上层辐射贴片201设置于上基板202背对下基板204的表面的方案进行示意，但实际实现时，上层辐射贴片201的位置并不限定为附图中示意的方式。

进一步地，本申请实施例中，上层辐射贴片201和下层辐射贴片203均可以采用天线阵列的形式，即上层辐射贴片201包含M个上层阵元，下层辐射贴片203包含M个下层阵元，M个下层阵元分别与M个上层阵元耦合。此时，射频处理芯片205通过馈电路径包含的M个馈电子路径分别向M个下层阵元馈电，M＞1。

当上层辐射贴片201和下层辐射贴片203均采用天线阵列形式时，芯片组合件200的结构示意图可以如图3所示。图3所示的芯片组合件的俯视图可以如图4所示。图3和图4所示的芯片组合件200中，以上层辐射贴片201包含八个上层阵元、下层辐射贴片203包含八个下层阵元为例进行示意。实际实现时，本申请实施中对上层辐射贴片201和下层辐射贴片203中包含的阵元的数量不做具体限定。

上层辐射贴片201和下层辐射贴片203均采用天线阵列形式时，该芯片组合件200可以覆盖较宽的频段范围、获得较佳的天线增益。

此外，在一种可能的示例中，每个下层阵元和与其耦合的上层阵元的形状和尺寸相同、且中心对正。这样可使得芯片组合件200获得更好的电性能。

本申请实施例中，对于图2所示的芯片组合件200的馈电方式可以有如下理解：射频处理芯片205通过下基板204中的馈电路径向下层辐射贴片203馈电；下层辐射贴片203不与上层辐射贴片201直接连接，而是通过耦合馈电的方式向上层辐射贴片201馈电。

具体地，射频处理芯片205在向下层辐射贴片203馈电时，可采用直接馈电的方式，也可以采用耦合馈电的方式。其中，采用直接馈电方式的方案可以如图2所示，即下基板204中的馈电路径与下层辐射贴片203直接连接。而采用耦合馈电方式时，图2所示的芯片组合件200可以如图5所示。

在图5所示的芯片组合件200中，下基板204中的馈电路径中远离射频处理芯片205的一端延伸出一个平台，该平台与下层辐射贴片203可形成谐振，从而实现射频处理芯片205通过下基板204中的馈电路径向下层辐射贴片203耦合馈电。

需要说明的是，在图2所示的芯片组合件200中，通过一个或多个锡球206对上基板202与下基板204的相对位置进行对准，并通过一个或多个第一粘胶207固定上基板202和下基板204的相对位置。

也就是说，在芯片组合件200的制备过程中，首先用一个或多个锡球206实现上基板202和下基板204的连接。在二者已连接且连接时对位准确的情况下，下层辐射贴片203向上层辐射贴片201耦合馈电时，不会出现前述增益降低、回波损耗变差、方向图恶化以及频偏较大的问题，且该芯片组合件200的覆盖频段可满足用户的使用需求，从而可以提高芯片组合件200的性能。然后，为了避免锡球206在多次高温回流焊过程中由于热不稳定性导致塌陷、变形，从而影响上基板202和下基板204的对位的问题，可通过在上基板上设置的一个或多个过孔中分别注入胶水，形成一个或多个第一粘胶207，从而固定上基板202和下基板204的相对位置。

其中，在设置第一粘胶207之前，为了使得锡球206能实现上基板202与下基板204的相对位置的对准并保持二者相对位置，锡球206可采用稳定且不具有流动性的材料，例如锡、铜、塑料等。

在一种可能的示例中，锡球206包括但不限于锡核锡球、铜核锡球或者塑核锡球。也就是说，锡球206的外表面的材料为锡，锡球206的内核的材料包括但不限于锡、铜和塑料。

此外，本申请实施例中，锡球206也可以由其他形状的结构代替，只要该结构可用于实现上基板202与下基板204的连接即可。例如锡球206可由正方体形状或者长方体形状的锡块代替。

为了使得第一粘胶207在芯片组合件200制备过程以及后续测试、应用过程中包括的多次高温回流焊(将温度升高后再回落，以实现焊接)操作中不致塌陷、变形，第一粘胶207可采用低流动性胶水，并在芯片组合件200上进行点胶操作后进行烘烤固化，从而使得第一粘胶207更为稳固，进而固定上基板202与下基板204的相对位置。

此外，本申请实施例中对第一粘胶207的形状不做具体限定，例如第一粘胶207可以为球形、正方体、长方体或者任何不规则形状，只要第一粘胶207可用于固定上基板202和下基板204的相对位置即可。

需要说明的是，本申请实施例中对锡球206以及第一粘胶207的数量均不做具体限定。锡球206的数量可以为一个，也可以为多个；同样地，第一粘胶207的数量可以为一个，也可以为多个。

通常，为了使得上基板202和下基板204的相对位置更稳定，可以在上基板202和下基板204之间对称地设置多个锡球206。图2中仅以芯片组合件200中包括两个锡球206以及一个第一粘胶207为例进行示意。实际实现时，锡球206和第一粘胶207的数量并不限定为图2中所示的数量。

此外，同样需要说明的是，本申请实施例中对锡球206的位置以及粘胶207的位置也不做具体限定。下面分别对锡球206在芯片组合件200中的位置分布以及第一粘胶207在芯片组合件200中的位置分布进行介绍。

一、锡球206在芯片组合件200中的位置分布

锡球206可置于上基板202和下基板204之间、且设置于靠近上基板202(或下基板204)的边缘的位置；锡球206也可以围绕下基板204的中垂线呈对称分布；锡球206也可以散乱分布在上基板202和下基板204之间的任意位置。

示例性地，当锡球206的数量为多个时，多个锡球206可以围绕下基板204的中垂线呈对称分布，此时，芯片组合件200的剖面图可以如图6所示。图6中以八个锡球206进行示意，实际实现时，锡球206的数量并不限定为八个。此外，实际实现时，芯片组合件200的俯视图中仅能看到上基板202和上层辐射贴片201(上层辐射贴片201设置于上基板202背对下基板204的表面的情况下)或者仅能看到上基板202(上层辐射贴片201设置于上基板202朝向下基板204的表面的情况下)，图6中为了示意多个锡球206的位置分布，将八个锡球206以透视图的形式显示出来(线条用虚线表示)。

多个锡球206围绕下基板204的中垂线呈对称分布时，多个锡球206的结构更为稳固，因而可以使得多个锡球206能更稳固地实现上基板202和下基板204的连接。

需要说明的是，锡球206可用于实现上基板202与下基板204的相对位置的对准。也就是说，在上基板202和下基板204装配在一起之前，锡球206已通过植球等工艺焊接在上基板202(或下基板204)上了。那么，锡球206可以散乱分布在上、下基板之间的任意位置，只要锡球206的位置不干扰辐射贴片的正常工作即可。而当多个锡球206呈对称分布时，可以更稳固地实现上基板202和下基板204的连接。

需要说明的是，为了避免锡球206的材料(例如锡、铜、塑料等)溢出污染辐射贴片(包括上层辐射贴片201和下层辐射贴片203)，锡球206可以尽量选择置于远离上层辐射贴片201和下层辐射贴片203的区域。

二、第一粘胶207在芯片组合件200中的位置分布

如前所述，每个第一粘胶207的一端设置于上基板202上的一个过孔中、另一端与下基板204朝向上基板202的表面连接。也就是说，第一粘胶207的位置由上基板202上设置的过孔的位置决定。本申请实施例中对上基板202上的过孔的位置和数量均不做具体限定。

其中，该过孔可以是机械圆孔、半圆孔，也可以是槽型孔，本申请实施例中对过孔的形状和尺寸不做具体限定。本申请实施例中均以圆形过孔为例进行示意，实际实现时，该过孔的形状并不限定为圆形。特别地，在一种可能的示例中，该过孔可以是设置在上基板202边缘处的半圆形孔。此外，由于该过孔是为了后续进行点胶操作形成第一粘胶207而设置的，因此，具体实现时，该过孔的尺寸可以根据点胶设备的针头的尺寸进行设置。

示例性地，上基板202上的过孔数量为两个，且两个过孔以上基板202的中心为中心呈对称分布时，芯片组合件200的结构示意图可如图7所示。图7中，两个第一粘胶207围绕上基板202的中垂线呈对称分布。

示例性地，上基板202上的过孔数量为一个，且该过孔设置在上基板202的中心处时，芯片组合件200的结构示意图可如图8所示。图8中，第一粘胶207通过在上基板202的中心处注入胶水形成。

此外，本申请实施例中，芯片组合件200中还可包括一个或多个第二粘胶，每个第二粘胶均用于连接上基板202的边缘和下基板204的边缘。当芯片组合件200中包括两个第二粘胶时，图8所示的芯片组合件200的结构示意图可如图9所示。

从图9可以看出，两个第二粘胶对称设置在靠近上基板202(或下基板204)的边缘的位置时，第二粘胶可以更有效地分散上基板202和下基板204之间的应力，从而更稳固地固定上基板202和下基板204的相对位置。

需要说明的是，本申请实施例中对第二粘胶的数量也不做具体限定，图9中仅以两个第二粘胶为例进行示意。实际实现时，第二粘胶的数量并不限定为图9中示意的两个。此外，第二粘胶的材料也可以为低流动性胶水，此处不再赘述。

需要说明的是，由于第一粘胶207的材料(比如低流动性胶水)可能会污染芯片组合件200中的辐射贴片(包括上层辐射贴片201和下层辐射贴片203)，因而第一粘胶207可以尽量选择设置于远离上层辐射贴片201和下层辐射贴片203的区域。

也就是说，在对上基板201进行开孔以设置第一粘胶207时，可以尽量选取远离上层辐射贴片201和下层辐射贴片203的位置进行开孔，这样第一粘胶207则会分布在远离辐射贴片的位置，避免第一粘胶207污染辐射贴片。

比如，对于图7所示的芯片组合件200，分别置于上基板201上的两个过孔中的第一粘胶207设置于远离上层辐射贴片201和下层辐射贴片203的位置；再比如，对于图8所示的芯片组合件200，上层辐射贴片201和下层辐射贴片203均采用天线阵列的形式，此时在对上基板201进行开孔以设置第一粘胶207时，可以尽量选取两个上层阵元之间的位置进行开孔，这样第一粘胶207可设置于两个上层阵元之间，可以避免第一粘胶207污染上层阵元和下层阵元。

此外，本申请实施例中，若芯片组合件200中包含多个第一粘胶207，用于设置多个第一粘胶207的多个过孔也可以分散分布在上基板202上的任意位置。只要这些位置不会干扰辐射贴片的正常工作、且一端设置于过孔中的第一粘胶207能够起到固定上基板202和下基板204的相对位置的作用即可。

需要说明的是，第一粘胶207可用于固定上基板202和下基板204的相对位置。也就是说，第一粘胶207是在上基板202和下基板204装配在一起之后才通过点胶等工艺形成的。因而，为了方便后续进行点胶操作，需事先在上基板202上钻孔，然后通过上基板202上钻出的过孔进行点胶，从而形成第一粘胶207。而对于第二粘胶，由于第二粘胶分布在靠近上基板202和下基板204的边缘侧的位置，因而可直接通过点胶工艺形成第二粘胶，不必在上基板202上进行打孔操作。

在本申请实施例提供的芯片组合件200中，还可以包括一个或多个第一绿油阻胶坝(绿油阻胶坝也可以称为绿油DAM)，每个第一绿油阻胶坝包括围绕一个锡球206设置的多个第一固定块，多个第一固定块中的一部分第一固定块设置于上基板202朝向下基板204的表面，多个第一固定块中的另一部分第一固定块设置于下基板204朝向上基板202的表面。也就是说，一个第一绿油阻胶坝可用于固定一个锡球206的位置。

其中，第一绿油阻胶坝可采用非阻焊层限定(non solder mask defined，NSMD)设计(也可以称为绿油大开窗设计)、阻焊层限定(solder mask defined，SMD)设计(也可以称为绿油小开窗设计)或无铜pad设计中的任一种设计。具体设计方案为现有技术，本申请实施例中不再赘述。

采用第一绿油阻胶坝固定锡球206，可以使得锡球206的位置更为稳固，从而更稳固地实现上基板202和下基板204的连接，实现上基板202和下基板204的相对位置的对准。此外，第一绿油阻胶坝可以在锡球206发生塌陷、变形时阻止锡球206中的材料(例如锡、铜、塑料等)溢出污染辐射贴片，从而避免溢出的材料对芯片组合件200的性能产生影响。

示例性地，在图9所示的芯片组合件200中设置两个第一绿油阻胶坝时，该芯片组合件200的结构可以如图10所示。

在本申请实施例提供的芯片组合件200中，还可以包括一个或多个第二绿油阻胶坝，每个第二绿油阻胶坝包括围绕一个第一粘胶207设置的多个第二固定块，多个第二固定块中的一部分第二固定块设置于上基板202朝向下基板204的表面，多个第二固定块中的另一部分第二固定块设置于下基板204朝向上基板202的表面。也就是说，一个第二绿油阻胶坝可用于固定一个第一粘胶207的位置。

其中，第二绿油阻胶坝可采用NSMD设计、SMD设计或无铜pad设计中的任一种设计。具体设计方案为现有技术，本申请实施例中不再赘述。

采用第二绿油阻胶坝固定第一粘胶207，可以使得第一粘胶207更为稳固，从而使得上基板202和下基板204的相对位置更为稳固。此外，第二绿油阻胶坝也可以防止第一粘胶207中的粘胶溢出污染芯片组合件200中的辐射贴片，避免溢出的材料对芯片组合件200的性能产生影响。

示例性地，在图9所示的芯片组合件200中设置一个第二绿油阻胶坝时，该芯片组合件200的结构可以如图11所示。

需要说明的是，若芯片组合件200中包含多个第一粘胶207，那么该芯片组合件200中也可以对应设置多个第二绿油阻胶坝，每个第二绿油阻胶坝用于固定一个第一粘胶207。

此外，若芯片组合件200中还包括第二粘胶，那么，芯片组合件200中还可针对第二粘胶设置一个或多个绿油阻胶坝，每个绿油阻胶坝包含多个用于固定第二粘胶的固定块。具体设置方式可参照前述第一绿油阻胶坝和第二绿油阻胶坝的设置方式中的相关描述，此处不再赘述。

结合以上介绍，在图9中所示的芯片组合件200中同时设置第一绿油阻胶坝、第二绿油阻胶坝以及用于固定第二粘胶的绿油阻胶坝时，该芯片组合件200的结构可以如图12所示。

此外，本申请实施例中，根据对芯片组合件200的不同布线和性能需求，下基板204可采用多层线路板。例如，在图2所示的芯片组合件200中，下基板204可采用两层线路板。

下基板204采用多层线路板时，可通过多层线路板的内部结构实现下层辐射贴片203和射频处理芯片205的连接，使得布线立体化、减小下基板204上的布线面积，从而降低下基板204的布线复杂度。

应理解，下基板204采用多层线路板时，对多层线路板的层数不做限定。例如可以是两层、三层、六层、八层等。

采用本申请实施例提供的芯片组合件200，通过一个或多个锡球206实现上基板202与下基板204的连接，并通过一个或多个第一粘胶207固定上基板202和下基板204的相对位置。由于在芯片组合件200中先通过一个或多个锡球206实现上基板202和下基板204的连接，因而在二者已连接的情况下，上层辐射贴片201与下层辐射贴片203的相对位置也可实现对准，不会出现前述增益降低、回波损耗变差、方向图恶化以及频偏较大的问题，且该芯片组合件200的覆盖频段可满足用户的使用需求，芯片组合件200的性能得以提高。

进一步地，通过芯片组合件200中的一个或多个第一粘胶207，可以固定上基板202和下基板204的相对位置。在锡球206在多次高温回流焊过程中由于热不稳定性导致塌陷、变形时，一个或多个第一粘胶207仍可使得上基板201和下基板203的相对位置维持在对准的状态，不会出现上基板201与下基板203的相对位置不稳定的问题，从而可以提高芯片组合件200的性能。

举例来说，由现有技术可知，上层辐射贴片201和下层辐射贴片203之间的间距(即高度差)会对芯片组合件200的频偏产生影响，对于工作在某个特定频段上的芯片组合件来说，上层辐射贴片201和下层辐射贴片203之间的间距为某一个数值时，通过该芯片组合件200进行数据收发时信号产生的频偏最小，为了描述简便，我们将这个数值称为“指定高度”。采用现有技术提供的封装天线，上基板和下基板通过锡球连接，即通过锡球实现二者的粘合，粘合后上基板和下基板的间距为“指定高度”。在该封装天线的制备工艺以及后续测试、应用过程中，需要经过多次高温回流焊操作，锡球会因高温而发生塌陷、变形，因而上基板和下基板的间距难以保持在“指定高度”。因此，通过该封装天线进行数据收发时，信号会产生较大的频偏，影响该封装天线的性能。而采用本申请实施例提供的芯片组合件200，通过锡球实现上基板202和下基板204的粘合，粘合后上基板202和下基板204的间距为“指定高度”。此外，由于第一粘胶207采用低流动性胶水，第一粘胶207在高温回流焊过程中可以起到固定上基板202和下基板204的相对位置的作用，因而上基板202和下基板204的间距可以保持在“指定高度”。因此，通过该芯片组合件200进行数据收发时，信号产生的频偏较小，该芯片组合件200与现有技术提供的封装天线相比，性能可以得到提高。

基于同一发明构思，本申请实施例还提供一种芯片组合件。该芯片组合件可视为图2所示的芯片组合件的一个具体示例。参见图13，该芯片组合件包括：

相对设置的上基板和下基板；

由多个上层阵元组成的上层辐射贴片，该上层辐射贴片设置于上基板背对下基板的表面；

由多个下层阵元组成的下层辐射贴片，该下层辐射贴片设置于下基板朝向上基板的表面；

通过焊锡凸块(solder bump)与下基板连接的射频处理芯片；

置于上基板和下基板之间的两个锡球，以及用于固定两个锡球的两个绿油DAM；

置于上基板和下基板之间的三个粘胶，以及用于固定三个粘胶的三个绿油DAM。

此外，该芯片组合件还可包括BGA，该BGA可用于将该芯片组合件与PCB连接。

其中，下基板为六层线路板，从而使得布线立体化、减小布线面积；下基板中设有馈电路径，射频处理芯片通过该馈电路径向下层辐射贴片馈电，下层辐射贴片向上层辐射贴片耦合馈电。此外，在该芯片组合件中，两个锡球用于实现上基板与下基板的连接，三个粘胶用于固定上基板和下基板的相对位置。

在图13所示的芯片组合件中，锡球可视为前述锡球206的一个具体示例；用于固定锡球的绿油DAM可视为前述第一绿油阻胶坝的一个具体示例；用于固定粘胶的绿油DAM可视为前述第二绿油阻胶坝的一个具体示例。图13所示的芯片组合件可视为图2所示的芯片组合件200的一个具体示例，图13所示的芯片组合件中未详尽描述的实现方式及技术效果可参见图2所示的芯片组合件200中的相关描述。

基于以上实施例，本申请实施例还提供一种芯片组合件的制备方法，该方法可用于制备前述芯片组合件200。参见图14，该方法包括如下步骤：

S1401：采用植球工艺在上基板的表面生长一个或多个锡球，得到第一样品。

其中，上层辐射贴片设置于上基板的表面。

S1402：采用上片设备将第一样品对准放置在下基板上，得到第二样品。

其中，上基板生长一个或多个锡球的表面对准下基板，下层辐射贴片设置于下基板朝向上基板的表面。

S1403：采用高温回流焊工艺对第二样品进行焊接，得到第三样品。

其中，高温回流焊工艺可以在回流炉子中进行。

S1404：在上基板上钻出一个或多个过孔，得到第四样品。

需要说明的是，S1404中在上基板钻出过孔的操作的执行顺序并没有严格的限定，该操作只要在S1405中进行点胶操作完成之前进行即可。例如，该操作也可在S1401中进行植球操作之前进行。

S1405：采用点胶工艺分别在该一个或多个过孔中进行点胶，形成包含一个或多个第一粘胶的第五样品。

其中每个第一粘胶的一端设置在一个过孔中，另一端与第二基板朝向第一基板的表面连接

具体地，点胶工艺的操作流程可参照底部填充(underfill)工艺的操作流程。

S1406：在下基板中未放置下层辐射贴片的表面倒装射频处理芯片，得到芯片组合件。

具体地，采用图14所示的制备方法制备芯片组合件时，通过每个步骤制备得到的样品或成品的示意图可以如图15所示。

可选地，在倒装射频处理芯片之前，还包括：在上基板和下基板之间、且靠近上基板的边缘和下基板的边缘处进行点胶，形成一个或多个第二粘胶。

通过上述方案形成的每个第二粘胶均可用于连接上基板的边缘和下基板的边缘。需要说明的是，通过图14所示的方法制备的芯片组合件中可包括多个粘胶，具体实现时，可采用上述点胶方案和S1405所述的方案形成多个粘胶(例如第一粘胶和第二粘胶)。

可选地，第一粘胶和第二粘胶的材料可以为低流动性胶水。

可选地，在采用点胶工艺分别在该一个或多个过孔中进行点胶，形成第五样品之后，还可对第五样品进行烘烤固化。

采用上述方案，进行点胶操作后对第五样品进行烘烤固化，可以使得第一粘胶更为稳固，进而固定上基板与下基板的相对位置。

此外，在上述制备过程中，还可在上基板和下基板上设置一个或多个第一绿油阻胶坝，每个第一绿油阻胶坝用于固定一个锡球，每个第一绿油阻胶坝包含多个第一固定块，多个第一固定块中的一部分第一固定块设置于上基板朝向下基板的表面，多个第一固定块中的另一部分第一固定块设置于下基板朝向上基板的表面。

在芯片组合件中设置一个或多个第一绿油阻胶坝，可以使得一个或多个锡球的位置更为稳固，从而更稳固地实现上基板和下基板的连接。此外，第一绿油阻胶坝可以在锡球发生塌陷、变形时阻止锡球中的材料(例如锡、铜、塑料等)溢出污染辐射贴片，避免溢出的材料对芯片组合件的性能产生影响。

同样地，在上述制备过程中，还可在上基板和下基板上设置一个或多个第二绿油阻胶坝，每个第二绿油阻胶坝用于固定一个第一粘胶，每个第二绿油阻胶坝包含多个第二固定块，多个第二固定块中的一部分第二固定块设置于上基板朝向下基板的表面，多个第二固定块中的另一部分第二固定块设置于下基板朝向上基板的表面。

在芯片组合件中设置第二绿油阻胶坝，可以使得第一粘胶更为稳固，从而使得上基板和下基板的相对位置更为稳固。此外，第二绿油阻胶坝也可以防止第一粘胶中的粘胶溢出污染芯片组合件中的辐射贴片，避免溢出的材料对芯片组合件的性能产生影响。

需要说明的是，图14所示的芯片组合件的制备方法可用于制备前述芯片组合件200，图14所示的制备方法中未详尽描述的实现方式及技术效果可参见芯片组合件200中的相关描述。

基于以上实施例，本申请实施例还提供一种终端设备，该终端设备包含上述芯片组合件200以及PCB，芯片组合件200设置在PCB的表面。具体地，PCB可通过BGA与芯片组合件200中的下基板204连接。

示例性地，该终端设备包括但不限于智能手机、智能手表、平板电脑、VR设备、AR设备、个人计算机、手持式计算机、个人数字助理。

其中，该终端设备所采用的通信制式包括但不限于码分多址接入(code divisionmultiple access，CDMA)、带宽码分多址接入(wide-band code division multipleaccess，WCDMA)、时分同步码分多址(time division-synchronous code divisionmultiple access，TD-SCDMA)、长期演进(long term evolution，LTE)、第五代(5thgeneration，5G)制式。

特别地，采用本申请实施例提供的终端设备，通过终端设备中的芯片组合件200可以在10GHz～40GHz频带实现高增益、大带宽的通信需求。

显然，本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请实施例的精神和范围。这样，倘若本申请实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (5)

1.一种芯片组合件，其特征在于，包括：

相对设置的第一基板和第二基板，所述第二基板中设有馈电路径；

第一辐射贴片，设置于所述第一基板朝向或背对所述第二基板的表面；

第二辐射贴片，设置于所述第二基板朝向所述第一基板的表面，所述第一辐射贴片与所述第二辐射贴片耦合；

射频处理芯片，设置于所述第二基板背对所述第一基板的表面，与所述第二基板电连接，用于通过所述馈电路径向所述第二辐射贴片馈电；

一个或多个锡球，每个所述锡球置于所述第一基板和所述第二基板之间，用于实现所述第一基板与所述第二基板的连接；

一个或多个第一粘胶，其中所述第一基板设有一个或多个过孔，每个所述第一粘胶的一端设置于所述过孔中，另一端与所述第二基板朝向所述第一基板的表面连接，用于固定所述第一基板和所述第二基板之间的相对位置；

每个所述第一粘胶与所述第一基板的粘接区域位于所述第一基板设置所述第一辐射贴片的区域之外、且每个所述第一粘胶与所述第二基板的粘接区域位于所述第二基板设置所述第二辐射贴片的区域之外；

所述芯片组合件还包括：一个或多个第二绿油阻胶坝，每个所述第二绿油阻胶坝包括围绕一个所述第一粘胶设置的多个第二固定块，所述多个第二固定块中的一部分第二固定块设置于所述第一基板朝向所述第二基板的表面，所述多个第二固定块中的另一部分第二固定块设置于所述第二基板朝向所述第一基板的表面。

2.如权利要求1所述的芯片组合件，其特征在于，还包括：

一个或多个第二粘胶，每个所述第二粘胶用于连接所述第一基板的边缘和所述第二基板的边缘。

3.如权利要求1或2所述的芯片组合件，其特征在于，还包括：

一个或多个第一绿油阻胶坝，每个所述第一绿油阻胶坝包括围绕一个所述锡球设置的多个第一固定块，所述多个第一固定块中的一部分第一固定块设置于所述第一基板朝向所述第二基板的表面，所述多个第一固定块中的另一部分第一固定块设置于所述第二基板朝向所述第一基板的表面。

4.如权利要求2所述的芯片组合件，其特征在于，所述第一粘胶和所述第二粘胶的材料为低流动性胶水。

5.一种终端设备，其特征在于，包括如权利要求1～4任一项所述的芯片组合件以及印刷电路板PCB，其中所述芯片组合件设置在所述PCB的表面。

Images