JP4463102B2 - 多層ストリップライン・アセンブリの相互接続及び相互接続方法 - Google Patents

Description

発明の分野
本発明は慨括的には、レーダーシステム回路および通信システム回路に関し、より詳細には、多層ストリップライン無線周波数（ＲＦ）回路および相互接続方法に関する。
発明の背景
当技術分野で知られているように、レーダーまたは通信システムは一般に、送信機、受信機、および、一般に反射器、放射器、またはアンテナ素子と呼ばれる少なくとも１つの導電性部材を有する給電回路を有するアンテナを含む。同様に知られているように、アレイアンテナは、モジュールを提供するために、複数の層が相互接続されている、アレイ状に配設された位相シフト素子および送信／受信（Ｔ／Ｒ）素子を有する複数のサブアセンブリ（部分アセンブリ）を含むことができる。ＲＦ信号は、位相シフトされ、同じ放射器を用いて受信または送信することができる。

アクティブ（能動）Ｔ／Ｒモジュールと放射器の間でＲＦ信号の伝送を可能にするために、レーダーおよび通信システムは、放射器とアクティブ送信／受信モジュールの間で送受信信号を結合する複数のＲＦ伝送線路回路（ストリップライン回路とも呼ぶ）を利用する。ＲＦストリップライン回路は従来、複数層のＲＦ回路板として設けられ、複数層のＲＦ回路板は、機械的な支持のために、積み重ねられ、共に接合（接着）され、メッキされたバイアと物理的に相互接続されたＲＦ伝送線路を含む。サブアセンブリの相互接続は、「ブラインド」バイア（すなわち、多層ラミネートの中に部分的にしか延びないストリップライン回路を相互接続するバイア）を穴あけし、メッキするときの制約のために必要とされる。

ストリップライン回路を相互接続する従来の手法は、比較的厳しい加工公差によって制限され、その結果、相互接続されることができるラミネート回路板層の数が制限される。回路を相互接続するための第１の知られている手法は、個々のＲＦ回路板を共にはんだ付けすることである。この手法は、バイアパッドの対間で、また、２枚の回路板のそれぞれの上のグランドプレーン間で相互接続機構を作るように試みる。バイアパッドのはんだ付けの信頼性は、はんだの流量を制御するのが難しいため制約がある。バイアとグランドプレーン間のリリーフ（逃げ）領域をはんだがブリッジ（橋絡）することによって、短絡が生ずることが時々ある。開（オープン）回路は、バイアパッドと他の回路要素への相互接続機構を接続するはんだ不足（はんだ欠乏(starvation)とも呼ばれる）から生ずることが時々ある。これらの信頼性の問題は、制御するのが難しい処理パラメータから生ずる。

従来のはんだ付け技法は、はんだ量、はんだ組成（すなわち、スズ−鉛（ＳｎＰｂ）パーセント組成）、はんだ流量、接合温度および圧力、および、回路板平坦度などの複数の処理パラメータを微調整する必要がある。さらに、はんだ接合部は、動作環境における熱サイクルからの疲労による破損を受けやすい。

過剰なはんだ量は、厳密に制御されない場合、短絡を引き起こす可能性がある。バイアパッド間ではんだが多すぎる場合、バイアをグランドに短絡するリスクが増加する。適切なはんだ量がないと、バイアパッド間のエリアにはんだが欠乏し、開回路またはＲＦ遷移不足を引き起こすリスクを増加させる。はんだ組成は、はんだの引張り強さおよび溶融点を制御する。たとえば、鉛のより高いパーセンテージ（たとえば、９０％）によって、可鍛性の（すなわち、もろくなく、亀裂を受けにくい）はんだが生ずるが、溶融点を大幅に上昇させる（たとえば、２７５℃から３０２℃へ）。より高い溶融点は、ストリップライン・サブアセンブリの作製により高温を用いることを必要とする。逆に、より高いパーセンテージ（たとえば、９０％）のスズ組成によって、引張り強さの増加（しかし、もろさの増加）および溶融点の低さ（たとえば、１８３〜２１０℃）が生ずる。さらに、使用可能な溶融点の制限された範囲は、アセンブリが処理されることができる回数を制限する。それぞれの順次処理工程は、以前の工程からのはんだを再溶融させることを避けるために、比較的低温で行われなければならない。この制限は、確実にサブアセンブリにおいて相互接続されることができるＲＦ回路の数を制限し、したがって、レーダーシステムのアンテナまたは通信システムのアンテナの機能を制限する。

板（ボード）の平坦度を制御するときの難しさは、相互接続されるどの２枚の板も完璧に平坦でないために、はんだ付け処理の問題を悪化させる。はんだ付けの制限は、はんだが、相互接続される板の上の接続部間の間隙を確実に橋絡するために、２枚のプリント配線板（ＰＷＢ）が平坦で、かつ、平行である（たとえば、０．００３’’（インチ）〜０．００４’’内）ことを要求する。０．００３’’〜０．００４’’内の平坦度を有する板を提供することは、ＰＷＢの設計および作製中に比較的厳しい公差を要求する。平坦度の制限の一部は、プレスにおいてＰＷＢを共にはんだ付けすることによって解決される可能性があるが、より高い圧力によって、はんだ流量が多くなる。この付加的なはんだ流量によって、信号パッドとグランドプレーン間で短絡が生ずる可能性がある。接合温度は、はんだ流量に影響を与え、同様に、時間−温度プロファイルの精密な制御を要求する。たとえば、はんだの固体から液体への遷移後に、急勾配でのレートの温度減衰が存在しなければならない。さもないと、はんだのスズが酸化し、はんだ接合が弱くなる。

別の従来の手法（ピン手法と呼ばれる）において、ピンがバイア内にはんだ付けされる。この手法は、ピンを用いて、バイア間の間隙を橋絡して、相互接続機構を提供することによって、板の平坦度の制限による困難さを緩和しようと試みる。ピンは、１つのＰＷＢ上で、バイアの中にはんだ付けされるか、または、接合される。次に、ＰＷＢが組み立てられる際に、ピンは、対向するＰＷＢ上の適合バイアに嵌合して、ＲＦ回路を接続する。バイアパッドはんだ付け手法の場合に先に述べたのと同じ処理制限によって、ピン手法の信頼性は低下する。さらに、ピン手法は、ピンが穴のほとんどを満たすために、ピンアライメント、ピンおよびバイアの寸法公差、および、はんだ量などの処理変動に非常に敏感である。

適切なピンアライメントによって、ピンは、係合する板のバイア内部で確実に上昇するようになる。バイアドリルサイズ、メッキ、およびピン直径が、ピンがバイア内にしっかりと嵌合するかどうかを決めるため、ピンおよびバイアの寸法公差は比較的厳しい。はんだ付け処理中に、ガスが逃げるのを可能にするために、従来手法では、通気穴が必要とされることが時々ある。上述した処理変動の全ては、レーダーまたは通信アンテナのＲＦ性能を著しく低下させる可能性のある、予測できない寄生回路リアクタンスの一因となる。

さらなる従来の手法において、いわゆるＺ軸粘着性膜（接着フィルム）を用いて、ポリテトラフルオロエチレン（ＰＴＦＥ）ＲＦ伝送線路回路の複数の層が相互接続される。この手法は、バイアパッド間において粘着性膜の精密な切断および設置を必要とする。さらに、この手法は、温度サイクル、湿気、塩霧などによる、機械的にかつ／または環境上誘導される破損を受ける。

多くの従来のフェーズドアレイシステムの高コストでかつ制限された信頼性は、プラットフォーム、用途、および周波数にわたるシステムの使用を制限してきた。多くの軍事用レ−ダーおよび通信システムは、軽量でかつ低プロファイルのタイルアレイと組み合わされた高い機能性（たとえば、複数ビーム、複数周波数帯域）を必要とする。従来のシステムは、半硬質同軸ケーブルおよびエポキシを組み込むことが多い複雑なフロントエンドを有する。対照的に、タイルアレイは、集積度の高いフェーズドアレイを生産することに対する低コストの代替法を提供する。タイルアレイの作製は、複数の板（ボード）層および対応する多数の垂直相互接続機構のバッチ処理生産に基づく。商業用途、たとえば、携帯電話市場の場合の「スマートアンテナアレイ」において、ＲＦアンテナアレイおよび関連する給電回路部品を低コストで低プロファイルで高信頼性のパッケージに集積化することが望ましいことが多い。Ｌ帯からＫａ帯までの、レーダーおよび商業無線用途は、高い機能集積および低コストを要求する。ＲＦ伝送線路ならびに受動および能動デバイスを収容するタイルアレイベースの多層ラミネートは小型でかつ低コストの解決策を提供する。

したがって、多層ラミネート・アセンブリにおいてストリップライン回路を相互接続する信頼性のある低コストの方法を提供することが望ましいであろう。その後のサブアセンブリが、重要な寸法に影響を与えることも、予測できない寄生回路リアクタンスを導入することもなく、繰り返して積み重ねられることを可能にする方法を提供することがさらに望ましいであろう。
発明の概要
本発明によれば、多層ストリップライン・アセンブリ相互接続機構は、第１の表面および複数の中実の（ソリッド）金属ボールを受け入れるようになされた、第１の表面上に第１の複数のバイアを配設されている第１ストリップライン・サブアセンブリを含む。相互接続機構はさらに、対応する第１の複数のバイアと位置合わせするようになされた、第１の表面上に第２の複数のバイアを配設されている第２ストリップライン・サブアセンブリを含む。リフローされたはんだは、第２の複数のバイアおよび対応する第１の複数のバイアに濡れる（wet）。こうした構成を用いると、信頼性が向上し、ＲＦ損失が低減し、信号対雑音比（Ｓ／Ｎ）が向上し、機械的完全性のある、低コストの複数ＲＦストリップライン回路が実現される。

本発明のさらなる態様によれば、多層ストリップライン無線周波数（ＲＦ）回路を相互接続する方法は、第１の表面上に複数のバイアを配設されている第１ストリップライン・サブアセンブリ、および、第１の表面上に複数のバイアを配設されている第２ストリップライン・サブアセンブリを設けることを含む。本方法はさらに、第１ストリップライン・サブアセンブリの第１の表面上に配設された複数のバイアのうちの選択されたバイアの中に複数のソリッド金属ボールのそれぞれを挿入すること、第１ストリップライン・サブアセンブリの第１の表面上に配設された複数のバイアのうちの選択されたバイアの中に、ある量のはんだを挿入すること、および、複数のソリッド金属ボールのそれぞれが、第１ストリップライン・サブアセンブリの第１の表面上に配設された複数のバイアのうちの対応するバイアと流体接続するように、第１ストリップライン・サブアセンブリ上で第１の温度で上記量のはんだをリフローすることを含む。本方法はさらに、第２ストリップライン・サブアセンブリの第１の表面上にエポキシシートを配設すること、第２ストリップライン・サブアセンブリの第１の表面上に配設された複数のバイアの選択されたバイアの中に導電性エポキシを定量供給すること、および、エポキシシートが硬化するように、第１ストリップライン・サブアセンブリの第１の表面を第２ストリップライン・サブアセンブリの第１の表面に第２の温度で接合することを含むことができる。第２の温度は上記第１の温度より低くなければならない。

こうした技法を用いると、複数ＲＦストリップライン回路を繰り返しが可能な接合工程で相互接続する費用効果的な方法は、穴あけ、銅メッキ、エッチング、および、テフロンベースまたはセラミック・ラミネートの積層、ならびに、表面実装技法を組み合わせることによって提供される。本発明の処理は、高性能な多層ＲＦ回路を提供し、パーツの型および処理工程の数を最小にし、通気穴を必要としない。さらに、処理制御公差（たとえば、温度、圧力、はんだおよびエポキシの量、はんだ組成、ボールの正確な場所、およびバイア寸法）が緩和される可能性がある。この技法はまた、一定の寸法に対しての作用を最小にしながら、また、予測できない寄生回路リアクタンスを導入することなく、繰り返してサブアセンブリを積み重ねる（スタック）方法を提供することによって、比較的多数のユニットセルを複数の接合工程において積層することを可能にする。

一実施形態において、導電性熱硬化性エポキシを用いて、エポキシおよびエポキシシートが提供される。熱硬化の特性によって、繰り返すことができる手順が、複数のサブアセンブリを共に接合して、タイルフェーズアレイ構造を実現することを可能にする。ボールグリッドアレイ相互接続（ＢＧＡＩ）構成は、Ｌ帯からＫａ帯までを含む範囲にわたって動作する、高性能で、低コストで、軽量で、低プロファイルのタイルフェーズドアレイの実現を可能にする。複数層を付加される構成は、給電回路および放射層における機能の追加を可能にし、たとえば、アナログ−デジタル（Ａ／Ｄ）変換器および、従来の相互接続機構を用いて提供されることができるよりも複雑なビーム形成回路部品を含むことができる。熱硬化性材料の使用によって、高性能レーダーおよび通信システムによって要求される集積度の高いＲＦ回路の生産が可能になる。

本発明の上述の特徴、ならびに、本発明自体は、以下の図面の説明からより完全に理解することができる。
発明の詳細な説明
本発明のレーダーシステムを述べる前に、本明細書において、特定のアレイ形状（すなわち、リニアアレイまたはプレーナアレイ）を有するアンテナアセンブリが時々参照されることに留意すべきである。もちろん、当業者は、本明細書に述べる技法が、種々のサイズおよび形状のアンテナアセンブリに適用可能であることを理解するであろう。そのため、以下で述べられる説明は、矩形アセンブリの文脈で発明の概念を述べるが、当業者は、限定はしないが、任意の形状のプレーナアレイアンテナ、ならびに、円筒形、円錐形、球形、および任意の形状のコンフォーマルアレイアンテナを含む他のサイズおよび形状のアレイアンテナに概念を同様に適用できることを理解するであろう。

本明細書では、特定の型、サイズ、および形状の放射素子を含むアレイアンテナもまた、時々参照される。たとえば、１つの型の放射素子は、四角形および特定の周波数（たとえば、１０ＧＨｚ）での動作に適合するサイズを有する、いわゆる、パッチアンテナ素子である。他の形状および型のアンテナ素子がまた用いられてもよいこと、および、１つまたは複数の放射素子のサイズは、ＲＦ周波数範囲の任意の周波数（たとえば、約１ＧＨｚ〜約１００ＧＨｚの範囲にある任意の周波数）で動作するために選択されてもよいことを、当業者は認識するであろう。本発明のアンテナで用いられてもよい放射素子の型は、限定はしないが、ノッチ素子、ダイポール、スロット、または、当業者に知られている任意の他の放射素子を含む。

ここで図１を参照すると、例示的な通信システム・アンテナアセンブリ１００は、複数のボールグリッドアレイ相互接続（ＢＧＡＩ）１２ａ〜１２ｍ（全体がＢＧＡＩ １２と呼ばれる）によって相互接続される複数のＰＷＢサブアセンブリ１０ａ〜１０ｎ（全体がサブアセンブリ１０と呼ばれる）を含む。ＢＧＡＩ １２ａの部分は、複数のソリッド金属ボール５２ｂ〜５２ｄを含む。サブアセンブリ１０はそれぞれ、複数のボード層１４ａ〜１４ｊを含む。アンテナアセンブリ１００は、複数のユニットセル１６ａ〜１６ｎを含む。ユニットセルは、限定はしないが、矩形、四角形、三角形、放射形、および、らせん形パターンを含む任意のパターンで配列することができる。熱硬化性材料の使用によって、複数の相互接続機構が可能になるため（図２〜図７に関連してより詳細に述べられる）、また、サブアセンブリ１０間のアライメント公差が緩和され、知られているプリント配線板（ＰＷＢ）処理の範囲内であるため、本発明のＢＧＡＩ １２を用いると、従来の相互接続手段より多くのサブアセンブリ１０を相互接続することができる。本明細書では、通信システム・アンテナアセンブリについて言及するが、本発明の相互接続方法を用いて、レーダーシステムアンテナを含む種々のアセンブリを作製することができることを当業者は理解するであろう。

ここで図２および図２Ａを参照すると、第１ストリップライン・サブアセンブリ１０ａは、第２ボード層１４ｂ上に配設された第１ボード層１４ａを含む。第１層ボード層１４ａは、複数のメッキされたバイア２０ａ〜２０ｎ（全体がバイア２０と呼ばれる）を含む。明確にするために、第１ストリップライン・サブアセンブリ１０ａおよび単一バイア２０ａの部分のみが示される。バイア２０ａは、環状パッド２２ａを含む。第１ボード層１４ａはさらに、第１ボードコア２６上に配設される第１グランドプレーン２４と、第１ボードコア２６上に配設され、メッキされたバイア２０ａに結合するストリップライン回路２８とを含む。ストリップライン・サブアセンブリ１０ａは、第１ボード層１４ａと第２ボード層１４ｂの間に配設される非導電性粘着（接着）性層３０を含む。第２ボード層１４ｂは、第２ボードコア３２および第２ボードコア３２上に配設される第２グランドプレーン３４を含む。サブアセンブリの構造は、追加のボード層、ならびに、ボードコア、非導電性粘着剤、バイア、および、ストリップライン回路の他の構成を含む可能性があることが、当業者によって理解されるであろう。たとえば、第２ボードコアは、複数のバイア（図示せず）を含むことができる。

１つの特定の実施形態において、サブアセンブリ１０ａは、多層ＲＦストリップライン回路、銅グランドプレーン２４、３４、およびポリテトラフルオロエチレン（ＰＴＦＥ）ボードコア２６、３２を含む。サブアセンブリは、限定はしないが、セラミック繊維充填ＰＴＦＥ、ガラス繊維充填ＰＴＦＥ、織布ガラス強化ＰＴＦＥ、熱硬化性ポリマー複合ボードアセンブリ、または、ガラス強化炭化水素／セラミックボード・アセンブリを含む可能性があることが当業者によって理解されるであろう。以下で詳細に述べられる相互接続方法を用いて、ハード（セラミック）ＰＴＦＥボードアセンブリとソフトＰＴＦＥボードアセンブリの両方を接続することができる。ストリップライン・サブアセンブリ１０は、従来のプリント配線板（ＰＷＢ）処理を用いて作製することができる。

ここで図２Ａ（図２のサブアセンブリの平面図であり、同じ参照数字は同じ要素を指す）を参照すると、第１ストリップライン・サブアセンブリ１０ａは、環状パッド２２を有する複数のメッキされたバイア２０ａ〜２０ｎ（全体がバイア２０と呼ばれる）を含む第１層ボード層１４ａを含む。環状パッド２２はそれぞれ、バイア２０をグランドプレーン２４から絶縁する、第１グランドプレーン２４の絶縁領域３６によって囲まれる。バイア２０は、ＢＧＡＩ １２（図１）のためのベースを形成する。

ここで図３（同じ参照数字は図２の同じ要素を指す）を参照すると、第１ストリップライン・サブアセンブリ１０ａは、一時的に、はんだペーストマスク４０を第１グランドプレーン２４の上部に付着させることによって、相互接続のために準備される。マスク４０が付着された後、比較的少量のはんだペースト４２は、バイア２０ａの中に導入され、ソリッド金属ボール（図示せず）をバイア２０に相互接続するのに用いられる。一実施形態において、はんだペースト４２は、それぞれのバイア２０の表面を調製するために、はんだとはんだフラックスの両方を含む。はんだペースト４２は、たとえば、知られている表面実装技術（ＳＭＴ）処理を用いて、塗布されることができる。あるいは、バイア２０は、知られているプリント配線板（ＰＷＢ）処理を用いてはんだメッキされることができる。

ここで図４（同じ参照数字は図２の同じ要素を指す）を参照すると、複数のソリッド金属ボール５２ａ〜５２ｎ（はんだボール５２とも呼ばれ、全体が、ソリッド金属ボール５２と呼ばれる）は、最初に一時的に、はんだボールマスク５０を第１グランドプレーン２４の上部に付着させることによって、複数のバイア２０の上部分に配設される。明確にするために、単一のバイア２０ａと単一のソリッド金属ボール５２のみが示される。マスク５０が付着された後、ソリッド金属ボール５２（ここでは、たとえば、はんだペースト（または、はんだメッキ）に容易に濡れる、複数のスズ−鉛合金の金属ボール）は、図８に示す流れ図と共により詳細に述べられる、知られている表面実装技術（ＳＭＴ）処理を用いて、バイア２０につき１つずつ導入される。

ここで図２と共に図５（同じ参照数字は同じ要素を指す）を参照すると、第２ストリップライン・サブアセンブリ１０ｂは、第２ボード層１４ｄ上に配設された第１層ボード層１４ｃを含む。第１層ボード層１４ｃは、複数のメッキされたバイア２０ａ’〜２０ｎ’（全体がバイア２０’と呼ばれる）を含み、それぞれのバイア２０’は環状パッド２２’を有する。明確にするために、単一バイア２０’のみが示される。第１層ボード層１４ｃはさらに、第１ボードコア２６’上に配設される第１グランドプレーン２４’および第１ボードコア２６’上に配設されるストリップライン回路２８’を含む。第２ストリップライン・サブアセンブリ１０ｂは、第１ボード層１４cと第２ボード層１４ｄの間に配設される非導電性粘着性層３０’を含む。第２ボード層１４ｄは、第２ボードコア３２’、第２ボードコア３２’上に配設される第２グランドプレーン３４’を含み、複数のバイア（図示せず）を含むことができる。

複数のバイア２０’の場所は、第１ストリップライン・サブアセンブリ１０ａの複数のバイア２０の場所に対応する。バイア２０’は、第１ストリップライン・サブアセンブリ１０ａの対応するバイア２０より大きな直径を有する。一実施形態において、バイア２０’の直径ｄ_３は、ソリッド金属ボールの直径ｄ_２（図４）より約１０ミルだけ大きく、ソリッド金属ボール５２の直径ｄ_２は、バイア２０の直径ｄ_１（図２）より約５ミルだけ大きい。

ここで図６を参照すると、相互接続のために準備された第２ストリップライン・サブアセンブリ１０ｂは、第１グランドプレーン２４’の上部に配設される導電性エポキシシート６２を含み、それぞれのバイア２０’の中に配設される導電性エポキシ６０の部分は、対応するソリッド金属ボール５２（図４）を受け入れるように適合している。一実施形態において、エポキシシート６２は、市販の導電性エポキシによって提供され、約２〜４ミルの厚みを有するＡｂｌｅｆｉｌｍ（登録商標）５０２５Ｅ、および、同じ導電性特性および熱的特性を有するＡｂｌｅｆｉｌｍ（登録商標）８４−１ＬＭＩをエポキシペースト６０として用いることができる。Ａｂｌｅｆｉｌｍ（登録商標）製品は、National Starch and Chemical Companyによって製造されている。エポキシシート６２は、サブアセンブリ１０ａと１０ｂの間の空隙を満たす構造を提供する。Ａｂｌｅｆｉｌｍ（登録商標）５０２５Ｅ、および、Ａｂｌｅｆｉｌｍ（登録商標）８４−１ＬＭＩは、熱硬化性材料であり、初めての加熱および圧縮後に一度硬化し、そのことが、これらの材料を複数ステップの積層処理に対して実用性を持たせる。さらに、Ａｂｌｅｆｉｌｍ（登録商標）５０２５Ｅについての硬化サイクルは、接合温度における最大時間に比較的影響を受けない（すなわち、最小時間は、１５０℃で１時間である）。熱硬化性導電性エポキシの使用は、さらなる利点、すなわち、（１）ｘ、ｙ、およびｚ軸における電気的および熱的伝導性が優れており、（２）バイアの近くにおいて短絡が起こる可能性が比較的小さく、ボードの平坦度があまり問題ならないように（大きなボードが共に接合されることを可能にする）、接合中の搾り出し(しみ出し)が最小になり、（３）ＮＡＳＡ脱ガス要件を満たし、ＭＩＬ−ＳＴＤ−８８３（方法５１１）に適合しており、（４）エポキシは、打ち抜き、または、レーザ切断になじむということになる。一実施形態において、導電性エポキシペーストはまず、それぞれのバイア２０’の中に供給される。次に、事前に穴あけされた導電性エポキシシートは、エポキシシートをボードと位置合わせする基準穴(ツーリングホール)を用いて、層２４’の上に設置される。導電性エポキシは、中空先端針を通して定量供給されるか、あるいは、ふるいにかけて(スクリーン処理して)バイアの中に入れられる。エポキシ６０および導電性エポキシペースト６２材料として他のタイプの熱硬化性材料を用いることができることは当業者によって理解されるであろう。

バイア２０’の直径（導電性エポキシを有する）を第１サブアセンブリ１０ａのバイア２０より大きくすることによって、ソリッド金属ボール５２が、より大きなバイアの内部へさらに延びることが可能になり、接合用の表面積が増え、ボードブアセンブリ間のアライメント公差が許容される。そのため、相互接続アライメントは、バイアパッド間の接合またはピンのアライメントおよびはんだ付けの微妙な制御に依存しない。１つの特定の実施形態において、たとえば、タイルベースのサブアレイは、Ｘ帯周波数の比較的密な（０．５２０インチ×０．６００インチ）ユニットセル三角形格子において、０．０１２６インチ径のバイア、０．０１５インチ径のソリッドボール、および、０．０２５インチ径のバイアを使用する。

ここで図７（同じ参照数字は図４および図６の同じ要素を指す）を参照すると、相互接続されたアセンブリ７０は、図６の第２ストリップライン・サブアセンブリ１０ｂに接合した図４の第１ストリップライン・サブアセンブリ１０ａを含む。ソリッド金属ボール５２は、導電性エポキシ６０を用いてメッキされたバイア２０’に接合され、導電性エポキシ６０は、ソリッド金属ボール５２ならびにバイア２０’の側壁および底面に電気的に接触する。第１ストリップライン・サブアセンブリ１０ａの第１銅グランド２４は、導電性エポキシシート６２によって接合されて、第２ストリップライン・サブアセンブリ１０ｂの第１銅グランド２４’との機械的および電気的相互接続機構を形成する。

ここで図８を参照すると、流れ図（フローチャート）は、本発明に従って、２つのＲＦストリップライン・サブアセンブリを相互接続する例示的な工程を示す。ステップ２００にて、手順が始まる。ステップ２０２にて、第１ストリップライン・サブアセンブリ１０ａ（図２）は、多層積み重ね（スタック）用の標準的なＰＷＢ処理を用いて作製される。ステップ２０４にて、連続するサブアセンブリ間の必要とされる相互接続機構に対応して、バイア２０（図２）が設けられる。

ステップ２０６にて、はんだペーストマスク４０（図３）は、第１グランドプレーン２４の上部に一時的に付着させられる。マスク４０は、複数のアライメントピン（図示せず）を用いることによって、第１サブアセンブリ１０ａと位置合わせする。ステップ２０８にて、マスク４０を用いて、第１ストリップライン・サブアセンブリ１０ａ上でバイアの上部にはんだペースト４２を付着させるために、ＳＭＴ技法が用いられ、その後、ステップ２１０にて、マスク４０は除去される。一実施形態において、はんだペースト４２ははんだとはんだフラックスを加えたものを含む。別の実施形態において、バイア２０は、知られているＰＷＢ処理を用いてはんだメッキされることができる。はんだボールマスク５０は、サブアセンブリ１０ａがリフロー炉を通過するときに、ソリッド金属ボール５２を所定場所に保持する。はんだペースト４２（または、はんだメッキ）内のはんだが、溶融し始めると、ソリッド金属ボール５２は、バイア２０と流体接続し、バイアの壁がソリッド金属ボール５２の移動を妨げるまで、ボールのサイズおよび重量に応じてバイア２０の中にさらに降下する。はんだは、ボールとバイア２０の壁の間に流れ、接合を提供する。

ステップ２１２にて、はんだボールマスク５０（図４）は、第１グランドプレーン２４の上部に一時的に付着させられる。マスク５０は、複数のアライメントピンを用いることによって、第１サブアセンブリ１０ａと位置合わせする。ステップ２１４にて、ＳＭＴ技法を用いて、第１ストリップライン・サブアセンブリ１０ａ上でそれぞれのバイア２０の中にソリッド金属ボール５２を振動させて入れる。マスク５０の穴は、バイア２０当たり１つのソリッド金属ボール５２のみを許容する。一実施形態において、バイアは全てはんだボールを収容する。

ステップ２１６にて、ソリッド金属ボール５２が付着した第１ストリップライン・サブアセンブリ１０ａはリフロー炉内で処理される。はんだペースト４２およびソリッド金属ボール５２が、バイア２０の側壁を濡らすのに十分に溶融するが、ほぼ球形を保持するようにさせるために時間および温度パラメータが設定される。他の従来の技法と違って、リフロー処理に通気が必要とされないことに留意されたい。

ステップ２２０にて、第２ストリップライン・サブアセンブリ１０ｂ（図５）は、多層スタック用の標準的なＰＷＢ処理を用いて作製される。ステップ２２２にて、第１ストリップライン・サブアセンブリ１０ａ上のバイア２０に対応してバイア２０’が設けられる。付着したソリッド金属ボール５２を有するバイア２０およびバイア２０’は、相互接続処理が完了すると、連続するサブアセンブリ間で必要とされる相互接続機構を形成する。ステップ２２４にて、導電性エポキシ６０（図６）はバイア２０’の中に供給される。

ステップ２２６にて、導電性エポキシシート６２（図７）は、第２ストリップライン・サブアセンブリ１０ｂ上に配設される。導電性エポキシシート６２は、複数のアライメントピン（図示せず）を用いることによって、第２サブアセンブリ１０ｂと位置合わせする。ステップ２２８にて、第１ストリップライン・サブアセンブリ１０ａの突き出るソリッド金属ボール５２は、複数のアライメントピン（図示せず）を用いて、第２サブアセンブリ１０ｂのより広いバイア２０’と位置合わせする。流れ図において、ステップ２２０〜ステップ２２６は、ステップ２０２〜ステップ２１８の後に示されているが、通常、ステップ２２０〜ステップ２２７は、ステップ２０２〜ステップ２１８と平行して、かつ／または、それと独立に行われることを理解すべきである。

ステップ２３０にて、位置合わせされた第１および第２のサブアセンブリ１０ａ、１０ｂは、使用されている熱硬化性材料について指定される制御された既知の温度および圧力で接合される。２つのサブアセンブリ１０ａ、１０ｂはここで、機械的、電気的に相互接続される。温度および圧力は、熱硬化性材料（すなわち、エポキシ６０および導電性エポキシシート６２）を硬化させるために、厳密に制御される必要はない。一旦硬化すると、熱硬化性材料は、同じ温度および圧力のその後の接合作業によって影響を受けない。熱硬化性材料のこの特性によって、結合したサブアセンブリ１０ａ、１０ｂのその後の相互接続機構が、追加のサブアセンブリ１０とさらに接合されることが可能になる。ステップ２０２〜２３０は、追加のサブアセンブリ１０について繰り返することができ、通信システム・アンテナアセンブリ１００が実現される。

サブアセンブリの一方の表面上にソリッド金属ボール５２を有する複数のサブアセンブリ１０を設けることによって、複数のサブアセンブリ１０が単一工程で接合されることができることが当業者によって理解されるであろう。あるいは、個々のサブアセンブリが、一回につき１つのサブアセンブリ１０ずつ、相互接続されたアセンブリ７０（図７）に接合されて、相互接続されたアセンブリ７０上に追加の回路部品層を形成することができる。代替の実施形態において、追加の受動部品（たとえば、サーキュレータ、アイソレータ）および能動部品（たとえば、Ａ／Ｄ変換器、ＡＳＩＣ、低雑音増幅器）は、ＰＴＦＥボードコア２６と３２（図２）の間に設置され、複数のボールグリッドアレイ相互接続機構１２（図１）によって相互接続された多層ラミネートに集積化することができる。

本発明の１つの独創的な概念は、第１サブアセンブリの中に配設された第１バイア、第２サブアセンブリの中に配設された第２バイア、および、第１バイアと第２バイアの間に配設され、第１バイアを第２バイアと電気的に接続するようになされた金属ボールを有する相互接続機構を含む。さらに、金属ボールは、第１バイアを第２バイアと位置合わせするのを容易にし、こうした位置合わせは、第２バイアに第１バイアより大きな直径を与えることによって改良することができる。最後に、金属ボールとバイアの周囲に配設される導電性エポキシは、バイアと金属ボールの間の電気的伝導性を確保する。

本明細書で引用された出版物および参考資料は全て、その全体が参照により本明細書に明白に援用される。
本発明の好ましい実施形態を述べたが、実施形態の概念を組み込む他の実施形態を使用してもよいことが、ここで当業者に明らかになるであろう。したがって、これらの実施形態は、開示される実施形態に限定されるべきではなく、特許請求の範囲の精神およびその範囲によってのみ制限されるべきである。

本発明に従って相互接続されたシステムの複数のサブアセンブリの断面図である。 相互接続する前の、図１の第１サブアセンブリの断面図である。 図２の第１サブアセンブリの平面図である。 はんだペーストを加えることを示す、図２の第１サブアセンブリの断面図である。 マスクおよびはんだボールを加えることを示す、図２の第１サブアセンブリの断面図である。 本発明による、組み立ての準備前の第２サブアセンブリの断面図である。 バイアの中に導電性エポキシを加え、導電性エポキシシートを加えた後の、図５の第２サブアセンブリの断面図である。 図４の第１サブアセンブリと図６の第２サブアセンブリとの相互接続機構の断面図である。 本発明による、２つのＲＦストリップライン・サブアセンブリを相互接続する工程を示す流れ図である。

Claims (25)

1. 多層ストリップライン無線周波数（ＲＦ）回路を相互接続する方法であって、
   第１ストリップライン・サブアセンブリを設け、該第１ストリップライン・サブアセンブリは、その第１の表面上に第１の複数のバイアを配設され、
   第２ストリップライン・サブアセンブリを設け、該第２ストリップライン・サブアセンブリは、その第１の表面上に第２の複数のバイアを配設され、
   前記第１の複数のバイアのうち選択されたバイアの中に、ある量のはんだを配置し、
   前記第１の複数のバイアのうち選択されたバイアの中に複数のソリッド金属ボールのそれぞれを配置し、
   前記複数のソリッド金属ボールのそれぞれが、前記第１の複数のバイアのうちの対応するバイアと流体接触するように、前記第１ストリップライン・サブアセンブリ上で第１の温度で前記ある量のはんだをリフローさせ、
   前記第２ストリップライン・サブアセンブリの前記第１の表面上にエポキシシートを配設し、
   前記第２の複数のバイアの選択されたバイアの中に導電性エポキシを供給し、
   前記エポキシシートが固定されるように、前記第１ストリップライン・サブアセンブリの前記第１の表面を前記第２ストリップライン・サブアセンブリの前記第１の表面に第２の温度で接合し、前記第２の温度は前記第１の温度より低い、
   ことを含む方法。
2. 前記エポキシシートは熱硬化性エポキシを含む請求項１に記載の方法。
3. 前記熱硬化性エポキシは導電性である請求項２に記載の方法。
4. 前記ある量のはんだははんだペーストを含む請求項１に記載の方法。
5. 前記第１ストリップライン・サブアセンブリの前記第１の表面上にはんだペーストマスクを設けることをさらに含む請求項１に記載の方法。
6. 前記複数のソリッド金属ボールが、前記第２ストリップライン・サブアセンブリの対応するバイアに隣接するように、前記第１ストリップライン・サブアセンブリの前記第１の表面を前記第２ストリップライン・サブアセンブリの前記第１の表面と位置合わせすることをさらに含む請求項１に記載の方法。
7. 前記接合は、所定温度および所定圧力で接合することを含む請求項１に記載の方法。
8. 第３サブアセンブリを前記２つの接合したサブアセンブリに接合させることをさらに含む請求項１に記載の方法。
9. 複数のソリッド金属ボールのそれぞれの配置は、ソリッド金属ボールを振動させて入れることを含む請求項１に記載の方法。
10. 前記導電性エポキシは熱硬化性エポキシである請求項１に記載の方法。
11. 複数のソリッド金属ボールのそれぞれの配置は、１つのバイアにつき１つのボールのみを許容するマスクを設けることを含む請求項１に記載の方法。
12. 前記ある量のはんだは前記第１の複数のバイア上のはんだメッキを含む請求項１に記載の方法。
13. 多層ストリップライン無線周波数（ＲＦ）回路を相互接続する方法であって、
    第１の表面上に第１の複数のバイアを配設された第１ストリップライン・サブアセンブリを設け、
    第１の表面上に第２の複数のバイアを配設された第２ストリップライン・サブアセンブリを設け、
    前記第１の複数のバイアにはんだを塗布し、
    複数のソリッド金属ボールを設け、
    前記第１ストリップライン・サブアセンブリ上で前記はんだをリフローさせ、
    前記第２ストリップライン・サブアセンブリの前記第１の表面上に導電性エポキシシートを設置し、
    前記第２の複数のバイアの中に導電性エポキシを供給し、
    前記複数のソリッド金属ボールのそれぞれが、前記第２の複数のバイアの対応するバイアに隣接するように、前記第１ストリップライン・サブアセンブリの前記第１の表面を前記第２ストリップライン・サブアセンブリの前記第１の表面と位置合わせし、
    前記第１ストリップライン・サブアセンブリの前記第１の表面を前記第２ストリップライン・サブアセンブリの前記第１の表面に接合する、
    ことを含む方法。
14. 前記はんだの塗布は、
    前記第１ストリップライン・サブアセンブリの前記第１の表面上に配設されるマスクを設け、
    前記第１の複数のバイアの中にはんだペーストを配置する、
    ことを含む請求項１３に記載の方法。
15. 前記はんだの塗布は前記第１の複数のバイアをはんだメッキすることを含む請求項１３に記載の方法。
16. 多層ストリップライン・アセンブリ相互接続であって、
    第１の表面を有する第１ストリップライン・サブアセンブリと、
    前記第１ストリップライン・サブアセンブリの前記第１の表面に配設された第１の複数のバイアと、
    第１の複数のソリッド金属ボールであって、それぞれは前記第１の複数のバイアのそれぞれに配設される、第１の複数のソリッド金属ボールと、
    第１の表面を有する第２ストリップライン・サブアセンブリと、
    前記対応する第１の複数のソリッド金属ボールと位置合わせするように適応された、前記第２ストリップライン・サブアセンブリの前記第１の表面に配設された第２の複数のバイアと、
    前記第１の複数のソリッド金属ボールのそれぞれが前記第１の複数のバイアのうちの対応するバイアに流体接触するように、前記第１のストリップライン・アセンブリ上で第１の温度でリフローされたはんだであって、該リフローされたはんだは前記第２の複数のバイア及び前記第１複数のソリッド金属ボールに濡れている、リフローされたはんだと、
    前記第２ストリップライン・サブアセンブリの前記第１表面上に配設されたエポキシシートと、
    を備え、前記第１ストリップライン・サブアセンブリの前記第１の表面は、前記エポキシシートが固定されるように、前記第１の温度より低い第２の温度で前記第２ストリップライン・サブアセンブリの前記第１の表面に接合されている、多層ストリップライン・アセンブリ相互接続。
17. 前記リフローされたはんだは導電性エポキシを含む請求項１６に記載の多層ストリップライン・アセンブリ相互接続。
18. 前記リフローされたはんだは、前記第２の複数のバイア上のはんだメッキを含む請求項１６に記載の多層ストリップライン・アセンブリ相互接続。
19. 前記第１および第２の複数のバイアに結合された複数のストリップライン回路をさらに備える請求項１６に記載の多層ストリップライン・アセンブリ相互接続。
20. 前記第１ストリップライン・サブアセンブリは、
    第２の表面およびそこに配設された第３の複数のバイアと、
    第２の複数のソリッド金属ボールであって、各々が前記第３の複数のバイアのそれぞれのバイアの中に配設される、第２の複数のソリッド金属ボールと、
    を含む請求項１６に記載の多層ストリップライン・アセンブリ相互接続。
21. 多層ストリップライン・アセンブリ相互接続であって、
    第１の表面を有する第１ストリップライン・サブアセンブリと、
    前記第１ストリップライン・サブアセンブリの前記第１の表面に配設された第１の複数のバイアと、
    第１の複数のソリッド金属ボールであって、それぞれは前記第１の複数のバイアのそれぞれに配設される、第１の複数のソリッド金属ボールと、
    第１の表面を有する第２ストリップライン・サブアセンブリと、
    前記対応する第１の複数のソリッド金属ボールと位置合わせするように適応された、前記第２ストリップライン・サブアセンブリの前記第１の表面に配設された前記第１の複数のバイアよりもそれぞれ大きい直径を有する第２の複数のバイアと、
    前記第１の複数のソリッド金属ボールのそれぞれが前記第１の複数のバイアのうちの対応するバイアに流体接触するように、前記第１のストリップライン・アセンブリ上で第１の温度でリフローされたはんだであって、該リフローされたはんだは前記第２の複数のバイア及び前記第１複数のソリッド金属ボールに濡れている、リフローされたはんだと、
    前記第２ストリップライン・サブアセンブリの前記第１の表面上に配設されたエポキシシートと、
    を備え、前記第１ストリップライン・サブアセンブリの前記第１表面は、前記エポキシシートが固定されるように、前記第１の温度より低い第２の温度で前記第２ストリップライン・サブアセンブリの前記第１の表面に接合されている、多層ストリップライン・アセンブリ相互接続。
22. 前記リフローされたはんだは導電性エポキシを含む請求項２１に記載の多層ストリップライン・アセンブリ相互接続。
23. 前記リフローされたはんだは、前記第２の複数のバイア上のはんだメッキを含む請求項２１に記載の多層ストリップライン・アセンブリ相互接続。
24. 前記第１および第２の複数のバイアに結合された複数のストリップライン回路をさらに備える請求項２１に記載の多層ストリップライン・アセンブリ相互接続。
25. 前記第１ストリップライン・サブアセンブリは、
    第２の表面およびそこに配設された第３の複数のバイアと、
    第２の複数のソリッド金属ボールであって、各々が前記第３の複数のバイアのそれぞれのバイアの中に配設される、第２の複数のソリッド金属ボールと、
    を含む請求項２１に記載の多層ストリップライン・アセンブリ相互接続。

Images