KR20050013210A - 다층 스트립라인 무선 주파수 회로 및 상호 접속 방법 - Google Patents

다층 스트립라인 무선 주파수 회로 및 상호 접속 방법

Info

Publication number
KR20050013210A
KR20050013210A KR10-2004-7020353A KR20047020353A KR20050013210A KR 20050013210 A KR20050013210 A KR 20050013210A KR 20047020353 A KR20047020353 A KR 20047020353A KR 20050013210 A KR20050013210 A KR 20050013210A
Authority
KR
South Korea
Prior art keywords
assembly
stripline
sub
passages
solder
Prior art date
Application number
KR10-2004-7020353A
Other languages
English (en)
Other versions
KR101023991B1 (ko
Inventor
프젤라안젤로
크라우더조셉엠.
듀퓨이패트리샤에스
펠리샤미셀씨.
Original Assignee
레이티언 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레이티언 캄파니 filed Critical 레이티언 캄파니
Publication of KR20050013210A publication Critical patent/KR20050013210A/ko
Application granted granted Critical
Publication of KR101023991B1 publication Critical patent/KR101023991B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/088—Stacked transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10234—Metallic balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Waveguide Connection Structure (AREA)

Abstract

다층 스트립라인 조립체(70) 상호 접속체는 제1 표면과 제1 표면에 배치되고 복수개의 고체 금속 볼(52)을 수납하도록 구성된 복수개의 제1 통로(20)를 갖는 제1 스트립라인 부-조립체(10a)를 포함한다. 상호 접속체는 복수개의 제1 통로(20)와 정렬되도록 구성된 제2 부-조립체의 제1 표면에 배치된 복수개의 제2 통로(20')를 갖는 제2 스트립라인 부-조립체(10B)를 포함한다. 리플로된 납땜(60)은 복수개의 제2 통로(20') 및 대응하는 복수개의 고체 금속 볼(52)에 습윤된다.

Description

다층 스트립라인 무선 주파수 회로 및 상호 접속 방법{MULTILAYER STRIPLINE RADIO FREQUENCY CIRCUITS AND INTERCONNECTION METHODS}
기술 분야에서 공지된 바와 같이, 레이더 또는 통신 시스템은 일반적으로 송신기와, 수신기와, 일반적으로 반사기, 래디에이터 또는 안테나 소자로 지칭되는 적어도 하나의 도전성 부재를 구비한 공급 회로를 갖는 안테나를 포함한다. 또한, 공지된 바와 같이, 어레이 안테나는 모듈들을 제공하도록 복수개의 층이 상호 접속된 배열로 배치되는 위상 변이 소자(이하, 이상 소자) 및 송/수신(T/R) 소자를 갖는 복수개의 부-조립체를 포함할 수 있다. RF 신호는 동일한 래디에이터를 사용하여 이상 및 송수신될 수 있다.
능동 T/R 모듈 및 래디에이터 사이에서 RF 신호의 전송을 가능하도록 하기 위해, 레이더 및 통신 시스템은 래디에이터 및 능동 송/수신 모듈 사이의 송수신 신호를 결합하는 복수개의 RF 전송 라인 회로(스트립라인 회로로도 지칭됨)를 이용한다. RF 스트립라인 회로는 일반적으로 기계적 지지를 위해 적층되어 서로 접합되며 도금된 통로에 의해 물리적으로 상호 접속된 RF 전송 라인을 포함하는 다층 RF 회로 기판으로서 마련된다. 부-조립체의 상호 접속은 "블라인드(blind)" 통로(즉, 다층 적층물 내로 단지 부분적으로 연장되는 스트립라인 회로를 상호 접속하는 통로)에 대한 드릴 가공 및 도금의 한계 때문에 필요하다.
스트립라인 회로를 상호 접속하기 위한 종래의 방법은 비교적 정교한 공정 공차에 의해 제한됨으로써 상호 접속될 수 있는 적층된 회로 기판층의 수는 제한된다. 회로들을 상호 접속하는 첫 번째 공지된 방법은 개개의 RF 회로 기판을 서로 납땜하는 것이다. 이 방법은 통로 패드쌍 사이 그리고 두 개의 회로 기판 각각의 위에 있는 접지면들 사이의 상호 접속을 시도한다. 납땜 플로우는 그 제어가 어렵기 때문에 통로 패드들의 납땜 신뢰성은 제한된다. 경우에 따라, 통로 및 접지면 사이의 릴리프 영역을 연결하는 납땜에 의해 단락 회로가 발생하기도 한다. 경우에 따라, 통로 패드들을 접속하는 납땜의 부족(납땜 결핍으로도 지칭됨) 및 다른 회로 소자들에 대한 상호 접속으로 인해 개방 회로가 발생하기도 한다. 이와 같은 신뢰성 문제는 제어가 어려운 공정 매개 변수에 기인한다.
종래의 납땜 기술은 납땜 체적, 납땜 조성[즉, 주석-납(SnPb) 함량 조성], 납땜 플로우, 접합 온도 및 압력, 회로 기판 편평도와 같은 여러 공정 매개 변수에 대한 미세한 조율을 필요로 한다. 또한, 납땜 조인트는 작업 환경에서의 온도 주기성에 기인하는 피로로 인한 파괴를 수용할 수 있어야 한다.
과도한 납땜 체적은 정밀하게 제어되지 않을 시 단락 회로를 야기할 수 있다. 통로 패드들 사이에 납땜의 양이 너무 많은 경우, 접지에 대한 통로의 단락위험성이 증가된다. 납땜 체적이 모자랄 경우에는 통로 패드들 사이의 영역에는 납땜이 너무 모자라서 개방 회로 또는 열악한 RF 전이를 일으킬 위험성이 증가한다. 납땜 조성은 납땜의 인장 강도 및 융점을 제어한다. 예컨대, 납땜 함량(예컨대, 90%)이 높을수록 납땜의 가단성은 커지지만(즉, 취성이 적어지고 균열에 대한 민감도가 줄어듬), 융점은 크게 증가한다(예컨대, 275에서 302 ℃로 증가). 융점이 높을수록 스트립라인 부-조립체의 제작에 사용되는 온도가 더 높아져야 한다. 반대로, 주석 함량(예컨대, 90%)이 높을수록 인장 강도는 높아지고(그러나 보다 취성으로 되고) 융점은 저하된다(예컨대, 183 내지 210 ℃). 또한, 사용 가능한 융점의 제한된 범위로 인해 조립체를 생산할 수 있는 횟수는 제한된다. 각각의 순차적인 처리 단계는 선행 단계로부터의 납땜 재용융을 방지하기 위해 비교적 낮은 온도에서 수행되어야 한다. 이러한 한계는 부-조립체에서 신뢰성있게 상호 접속될 수 있는 RF 회로의 수를 제한하며, 따라서 레이다 시스템 안테나 또는 통신 시스템 안테나의 기능을 제한한다.
기판 편평도 제어의 난이성은 상호 접속되는 두 개의 기판중 어느 것도 완벽하게 편평하지 않기 때문에 납땜 공정 문제를 악화시킨다. 납땜이 상호 접속되는 기판 상의 연결부 사이의 간격을 확실히 연결하기 위해 납땜 한계는 두 개의 인쇄 회로 기판(PWB)이 편평해야 할 것과 예컨대 0.003 " 내지 0.004 " 내에서 평행해야 할 것을 요구한다. 0.003 " 내지 0.004 " 내의 편평도를 갖는 기판에 제공하기 위해서는 PWB의 설계 및 제작 중 비교적 까다로운 공차가 필요하다. 일부 편평도 한계는 프레스에서 PWB를 서로 납땜함으로써 해결될 수 있지만, 압력이 높을수록 납땜 플로우는 많아진다. 이런 추가적인 납땜 플로우로 인해 신호 패드와 접지면 사이에는 단락이 발생한다. 접합 온도는 납땜 플로우에 영향을 미치며 시간-온도 프로파일에 대한 정밀 제어도 필요로 한다. 예컨대, 고체로부터 액체로의 납땜 전이후 온도 구배는 완만해야만 한다. 그렇지 않을 경우, 납땜의 주석은 산화되어서 납땜 조인트를 약화시킨다.
핀 방식(pin approach)으로 지칭되는 다른 종래 방법에서는 핀들이 통로 내로 납땜된다. 이 방식은 상호 접속을 제공하도록 통로 사이의 간극을 연결하기 위해 핀을 사용함으로써 기판 편평도 한계로 인한 어려움을 완화하고자 하는 것이다. 핀은 하나의 PWB 상에서 통로 내로 납땜되거나 접합된다. 그 후, PWB가 조립됨에 따라, 핀들은 RF 회로를 접속하기 위해 대향된 PWB 상의 대응 통로 내로 끼워진다. 핀 방식 신뢰성은 상기 통로 패드 납땜 방식에서 언급한 동일 공정 한계로 인해 감소된다. 또한, 핀 방식에서 핀은 대부분의 구멍을 채우기 때문에, 이 방식은 핀 정렬, 핀 및 통로 치수 공차 및 납땜 체적과 같은 공정 편차에 특히 민감하다.
적절한 핀 정렬은 핀이 결합 기판의 통로 내에서 올라갈 수 있도록 한다. 핀이 통로 내로 정확하게 끼워졌는지 여부는 통로 드릴 크기, 도금 및 핀 직경에 의해 결정되기 때문에, 핀 및 통로 치수 공차는 비교적 엄격하다. 종래 방식에서는 경우에 따라 가스가 납땜 공정 동안 빠져나갈 수 있도록 하기 위해 통기 구멍이 필요하기도 하다. 모든 상술한 공정 편차는 레이더 또는 통신 안테나의 RF 성능을 크게 악화시킬 수 있는 예측 불가능한 기생 회로 리액턴스 발생의 원인이 된다.
다른 종래 방식에서는 소위 Z-축 접착막이 폴리테트라풀루오로에틸렌(PTFE)RF 전송 라인 회로의 복수개의 층을 상호 접속하기 위해 사용된다. 이런 방식은 접착막의 정밀한 절단과 통로 패드 사이의 정밀한 배치를 요구한다. 또한, 이 방식은 온도 주기, 습도, 염무 등으로 인해 기계적 및/또는 환경적으로 유발되는 파괴를 겪는다.
많은 종래의 고가이고 신뢰성이 제한적인 위상 배열 시스템은 플랫폼, 용도 및 주파수에 있어 그 용도가 제한적이다. 많은 군사용 레이더 및 통신 시스템은 경량 및 저 프로파일 타일 배열(tile array)과 함께 높은 기능성(예컨대, 다중 비임, 다중 주파수 대역)을 필요로 한다. 종래 시스템은 경우에 따라 반(semi)-강성 동축 케이블 및 에폭시를 합체시킨 복잡한 전방 단부를 갖는다. 반대로, 타일 배열은 고집적 위상 배열을 제공하는 대신 저가로 제공된다. 타일 배열 제조는 복수 기판층의 배치 공정 생산 및 대응되게 아주 많은 수의 수직 상호 접속에 기초한다. 상용품에서, 예컨대 휴대폰 시장에서의 "스마트 안테나 배열"의 경우, 경우에 따라 RF 안테나 배열 및 관련 공급 회로 소자를 저비용, 저 프로파일, 고 신뢰도 포장으로 합체하는 것이 바람직하다. L-대역으로부터 Ka-대역에서의 레이더 및 상용 무선 응용품은 계속 고기능 통합 및 저비용화로 가는 추세에 있다. 콤팩트하고 저비용인 해결책으로서 RF 전송 라인과 수동 및 능동 소자를 포함하는 타일 어레이 기반 다층 적층물이 제안된다.
따라서, 다층 적층 조립체의 스트립라인 회로를 상호 접속하는 신뢰성있고 저렴한 방법을 제공하는 것이 바람직할 것이다. 또한, 임계 치수에 영향을 미치거나 예측 불능의 기생 회로 리액턴스를 도입하지 않고도 후속되는 부-조립체가 반복해서 적층될 수 있도록 하는 방법을 제공하는 것이 바람직할 것이다.
본 발명은 일반적으로 레이더 시스템 회로 및 통신 시스템 회로에 관한 것으로, 보다 상세하게는 다층 스트립라인 무선 주파수(RF) 회로 및 상호 접속 방법에 관한 것이다.
도1은 본 발명에 따른 상호 접속된 시스템의 다중 부-조립체의 단면도이다.
도2는 상호 접속전 도1의 제1 부-조립체의 단면도이다.
도2A는 도2의 제1 부-조립체의 평면도이다.
도3은 납땜 반죽이 첨가된 도2에 도시된 제1 부-조립체의 단면도이다.
도4는 마스크 및 납땜 볼이 첨가된 도2에 도시된 제1 부-조립체의 단면도이다.
도5는 본 발명에 따른 조립체를 제공하기 전 제2 부-조립체의 단면도이다.
도6은 통로 및 도전성 에폭시 시트에 도전성 에폭시가 첨가된 후 도5의 제2 부-조립체의 단면도이다.
도7은 도4의 제1 부-조립체 및 도6의 제2 부-조립체의 상호 접속체의 단면도이다.
도8은 본 발명에 따른 두 개의 RF 스트립라인 부-조립체를 상호 접속하는 단계를 도시한 플로우 다이어그램이다.
본 발명에 따르면, 다층 스트립라인 조립체 상호 접속체는 제1 표면과, 복수개의 고체 금속 볼을 수용하도록 구성되고 제1 표면에 배치된 복수개의 제1 통로를 갖는 제1 스트립라인 부-조립체를 포함한다. 상호 접속체는 제2 스트립라인 부-조립체를 추가로 포함하며, 제2 스트립라인 부-조립체는 복수개의 제1 통로에 대응하여 정렬되도록 구성되어 제2 스트립라인 부-조립체의 제1 표면에 배치된 복수개의 제2 통로를 갖는다. 리플로된 납땜이 복수개의 제2 통로 및 대응하는 복수개의 제1 통로에 습윤된다. 이런 배열 구조를 가짐으로써, 신뢰성이 개선되고 RF 손실이 감소되고 신호 대 소음(S/N) 비율이 개선되고 기계적 완결성을 갖는 저렴한 다중 RF 스트립라인 회로가 마련된다.
본 발명의 다른 태양에 따르면, 다층 스트립라인 무선 주파수(RF) 회로를 상호 접속하는 방법은 제1 스트립라인 부-조립체를 제공하는 단계와, 제1 스트립라인 부-조립체의 제1 표면 상에 복수개의 통로를 배치하는 단계와, 제2 스트립라인 부-조립체를 제공하고 제2 스트립라인 부-조립체의 제1 표면 상에 복수개의 통로를 배치하는 단계를 포함한다. 본 방법은 제1 스트립라인 부-조립체의 제1 표면 상에 배치된 복수개의 통로에서 선택된 하나 하나의 통로에 복수개의 고체 금속 볼 각각을 충진하는 단계와, 제1 스트립라인 부-조립체의 제1 표면 상에 배치된 복수개의 통로 중 선택된 하나의 통로 내에 다량의 납땜을 충진하는 단계와, 복수개의 고체 금속 볼 각각이 제1 스트립라인 부-조립체의 제1 표면 상에 배치된 복수개의 통로의 대응하는 통로와 유체 접촉하도록 제1 온도에서 제1 스트립라인 부-조립체 상에 납땜을 리플로시키는 단계를 추가로 포함한다. 본 방법은 제2 스트립라인 부-조립체의 제1 표면 상에 에폭시 시트를 배치하는 단계와, 제2 스트립라인 부-조립체의 제1 표면 상에 배치된 복수개의 통로에서 선택된 하나 하나의 통로 내로 도전성 에폭시를 분배하는 단계와, 에폭시 시트가 경화되도록 제2 온도에서 제2 스트립라인 부-조립체의 제1 표면에 제1 스트립라인 부-조립체의 제1 표면을 접합하는 단계를 추가로 포함할 수 있다. 제2 온도는 제1 온도보다 낮아야 한다.
이런 기술에 의해, 드릴 가공 기술과, 구리 도금 기술과, 테프론계 또는 세라믹 적층물의 에칭 및 적층 기술과, 표면 장착 기술을 결합함으로써 반복되는 접합 단계에서 다중 RF 스트립라인 회로를 상호 접속하기 위한 저렴한 방안이 마련된다. 본 발명의 공정은 고성능 다층 RF 회로를 제공하고, 부품 종류 및 공정 단계 수를 최소화하고, 배기구들을 필요로 하지 않는다. 또한, 공정 제어 공차(예컨대, 온도, 압력, 납땜 및 에폭시의 체적, 납땜 조성, 볼의 정확한 위치 및 통로 치수)는 완화될 수 있다. 본 기술은 또한, 치수에 영향을 되도록 적게 미치고 예측 불능의 기생 회로 리액턴스를 일으키지 않고도 부-조립체를 반복해서 적층하는 방법을 제공함으로써 다중 접합 단계에서 비교적 많은 수의 단위 셀을 적층하는 방법도 제공한다.
일 실시예에서, 에폭시 및 에폭시 시트로서는 도전성 열경화 에폭시가 사용된다. 열경화성으로 인해 많은 부-조립체를 반복해서 서로 접합할 수 있는 절차는 타일 위상 배열 구조를 실현할 수 있다. 볼 글리드 배열 상호 접속(BGAI) 배열 구조는 L-대역에서 최대 Ka-대역을 관통하는 범위에서 작동하는 고성능, 저비용, 경량 및 저 프로파일의 타일 위상 배열을 실현할 수 있게 한다. 추가 다층 배열은 공급 회로 및 방열기 층에 추가 기능을 제공하고, 예컨대 아날로그 대 디지털(A/D) 컨버터와, 종래의 상호 접속체에 제공될 수 있는 것보다 복잡한 비임 형성 회로를 포함할 수 있다. 열 경화재를 사용함으로써 고성능 레이더 및 통신 시스템에 요구되는 고집적 RF 회로를 생산할 수 있다.
본 발명 뿐만 아니라 본 발명의 상술한 특징은 도면에 대한 다음의 설명으로부터 보다 완전하게 이해될 수 있다.
본 발명의 레이더 시스템을 설명하기에 앞서, 본 명세서에서 기술한 내용은 특별한 배열 형태(즉, 선형 배열 또는 면형 배열)를 갖는 안테나 조립체에 대한 것임을 명시하고자 한다. 물론 기술 분야의 당업자라면 본 명세서에서 설명된 기술이 다양한 크기 및 형상의 안테나 조립체에 적용 가능함을 명확히 알 것이다. 따라서, 비록 후술하는 설명이 직사각형 조립체를 내용으로 하는 발명 개념에 대한 것이지만, 기술 분야의 당업자라면 이들 발명 개념이, 다음에 제한되지 않고, 원통형, 원추형, 구형 및 임의 형상으로 된 정각 어레이 안테나 뿐만 아니라 임의 형상의 평면형 배열을 포함하는 다른 크기 및 형상의 어레이 안테나에도 동등하게 적용됨을 알 것이다.
본 명세서에서는 또한 특별한 종류, 크기 및 형상의 방사 소자를 포함하는 어레이 안테나가 기술되고 있다. 예컨대, 한 종류의 방사 소자는 소위 정사각형 형상 및 특별한 주파수(예컨대, 10 GHz)에서의 작업에 적절한 크기의 소위 패치형 안테나 소자이다. 기술 분야의 당업자라면 그 밖의 종류 및 형상의 안테나 소자가 사용될 수도 있으며 하나 이상의 방사 소자의 크기는 RF 주파수 범위에 속하는 모든 주파수(예컨대 약 1 GHz 내지 약 100 GHz 범위의 모든 주파수)에서 작업하도록 선택될 수 있음을 알 것이다. 본 발명의 안테나에 사용될 수 있는 방사 소자의 종류는 다음에 제한되지 않지만 노치 소자, 쌍극자, 슬롯 또는 기술 분야의 당업자에게 공지된 모든 그 밖의 방사 소자를 포함한다.
도1을 참조하면, 예시적인 통신 시스템 안테나 조립체(100)는 복수개의 볼 그리드 배열 상호 접속체(BGAI)(12a 내지 12m)[일반적으로 BGAI(12)로 칭함]에 의해 상호 접속된 복수개의 PWB 부-조립체(10a 내지 10n)[일반적으로 부-조립체(10)로 칭함]를 포함한다. BGAI(12)의 일부는 복수개의 납땜 금속 볼(52b 내지 52d)을 포함한다. 각각의 부-조립체(10)는 다중 기판층(14a 내지 14j)를 포함한다. 안테나 조립체(100)는 복수개의 단위 셀(16a 내지 16n)을 포함한다. 단위 셀들은 다음에 제한되지 않지만, 직사각형, 정사각형, 삼각형, 방사형 및 나선형 패턴을 포함하는 임의의 패턴으로 배열될 수 있다. 본 발명에서는 열 경화재를 사용함으로써 다중 상호 접속이 가능하게 되고(도2 내지 도7을 참조하여 보다 상세히 설명함) 부-조립체(10) 사이의 정렬 공차가 완화되고 공지된 인쇄 회로 기판(PWB) 공정에 속하기 때문에, 종래의 접속 수단을 사용하는 경우에 비해 더 많은 부-조립체(10)가 본 발명의 BGAI(12)를 사용하여 상호 접속될 수 있다. 비록 본 명세서에서는 통신 시스템 안테나 조립체에 대하여 기술하고 있으나, 기술 분야의 당업자라면 본 발명의 상호 접속 방법이 레이더 시스템 안테나를 포함하는 다양한 조립체를 제조하기 위해 사용될 수 있음을 알 것이다.
도2 및 도2A를 참조하면, 제1 스트립라인 부-조립체(10a)는 제2 기판층(14b) 상에 배치된 제1 기판층(14a)을 포함한다. 제1층 기판층(14a)은 도금된 복수개의 통로(20a 내지 20n)[일반적으로 통로(20)로 지칭됨]를 포함한다. 명확한 도시를 위해, 스트립라인 부-조립체(10a)의 일부와 하나의 통로(20a)만이 도시되어 있다.통로(20a)는 환형 패드(22a)를 포함한다. 제1층 기판층(14a)은 제1 기판 코어(26) 상에 배치된 제1 접지면(24)과, 제1 기판 코어(26) 상에 배치되어 도금된 통로(20a)에 결합된 스트립라인 회로(28)를 추가로 포함한다. 스트립라인 부-조립체(10a)는 제1 기판층(14a)과 제2 기판층(14b) 사이에 배치된 비도전성 접착제 층(30)을 포함한다. 제2 기판층(14b)은 제2 기판 코어(32)와, 제2 기판 코어(32) 상에 배치된 제2 접지면(34)를 포함한다. 기술 분야의 당업자라면 부-조립체의 구조는 추가적인 기판층과, 다른 구성의 기판 코어, 비도전성 접착제, 통로 및 스트립라인 회로를 포함할 수 있음을 알 것이다. 예컨대, 제2 기판 코어는 복수개의 통로(도시 안됨)를 포함할 수 있다.
하나의 특별한 실시예에서, 부-조립체(10)는 다층 RF 스트립라인 회로와, 구리 접지면(24, 34)과, 폴리테트라플루오로에틸렌(PTFE) 기판 코어(26, 32)를 포함한다. 기술 분야의 당업자라면, 부-조립체는, 다음에 제한되지 않지만, 세라믹-섬유 충진 PTFE, 유리-섬유 충진 PTFE, 직조-유리 강화 PTFE, 열경화성 중합체 복합 기판 조립체 또는 유리 강화 탄화수소/세라믹 기판 조립체를 포함할 수 있다. 이하 상세히 설명하는 상호 접속 방법은 경질(세라믹) 및 연질 PTFE 기판 조립체 모두를 접속하는 데 사용될 수 있다. 스트립라인 부-조립체(10a)는 종래의 인쇄 회로 기판(PWB) 공정을 사용하여 제조될 수 있다.
유사 인용 부호가 유사 요소를 지시하는 도2의 부-조립체(10)의 평면도인 도2A를 참조하면, 제1 스트립라인 부-조립체(10a)는 환형 패드(22)를 갖는 도금된 복수개의 통로(20a 내지 20n)[일반적으로 통로(20)로 지칭됨]를 포함하는 제1층 기판층(14a)을 포함한다. 각각의 환형 패드(22)는 제1 접지면(24)으로부터 통로(20)를 고립시키는 제1 접지면(24) 내의 절연 영역(36)으로 둘러싸인다. 통로(20)는 BGAI(12)의 기부를 형성한다(도1).
유사 인용 부호가 도2의 유사 요소를 지시하는 도3을 참조하면, 제1 스트립라인 부-조립체(10a)는 제1 접지면(24)의 상부에 납땜 반죽 마스크(40)를 임시 부착함으로써 상호 접속되도록 마련된다. 마스크(40)가 부착된 후, 통로(20)에 대한 고체 금속 볼(도시 안됨)의 상호 접속을 위해 사용될 비교적 소량의 납땜 반죽(42)이 통로(20a) 내로 도입된다. 일 실시예에서, 납땜 반죽(42)은 각 통로(20)의 표면을 마련하기 위해 납땜 및 납땜 플럭스 모두를 포함한다. 납땜 반죽(42)은 예컨대 공지된 표면 장착 기술(SMT) 공정을 이용하여 도포될 수 있다. 대안으로서, 통로(20a)는 공지된 인쇄 회로 기판(PWB) 공정을 이용하여 납땜 도금된다.
유사 인용 부호가 도2의 유사 요소를 지시하는 도4를 참조하면, 제1 접지면(24)의 상부에 납땜 볼 마스크(50)를 최초로 임시 부착함으로써 복수개의 고체 금속 볼(52a 내지 52n)[납땜 볼(52)로도 지칭되며 일반적으로 고체 금속 볼(52)로서 지칭됨]이 복수개의 통로(20)의 상부에 배치된다. 명확한 도시를 위해, 하나의 통로(20a) 및 하나의 고체 금속 볼(52)이 도시되어 있다. 마스크(50)가 부착된 후, 본 명세서에서는 예컨대 납땜 반죽(또는 납땜 도금)에 쉽게 습윤되는 복수개의 주석-납 합금 금속 볼인 고체 금속 볼(52)이, 도8에 도시된 플로우 다이어그램과 함께 이하 상세히 설명된 바와 같이, 공지된 표면 장착 기술(SMT) 공정을 이용하여 통로(20)마다 하나씩 도입된다.
도2와 함께 유사 인용 부호가 유사 요소를 지시하는 도5를 참조하면, 제2 스트립라인 부-조립체(10b)는 제2 기판층(14d) 상에 배치된 제1층 기판층(14c)을 포함한다. 제1층 기판층(14c)은 도금된 복수개의 통로(20a' 내지 20n')[일반적으로 통로(20')로서 지칭됨]를 포함하며, 이때 각각의 통로(20')는 환형 패드(22')를 갖는다. 명확한 도시를 위하여, 하나의 통로(20')만이 도시되어 있다. 제1층 기판층(14c)은 제1 기판 코어(26') 상에 배치된 제1 접지면(24')과, 제1 기판 코어(26') 상에 배치된 스트립라인 회로(28')를 추가로 포함한다. 제2 스트립라인 부-조립체(10b)는 제1 기판층(14c) 및 제2 기판층(14d) 사이에 배치된 비도전성 접착제 층(30')을 포함한다. 제2 기판층(14d)은 제2 기판 코어(32'), 제2 기판 코어(32') 상에 배치된 제2 접지면(34')을 포함하며, 복수개의 통로(도시 안됨)를 포함할 수 있다.
복수개의 통로(20')의 위치는 제1 스트립라인 부-조립체(10a)의 복수개의 통로(20)의 위치에 대응한다. 통로(20')는 제1 스트립라인 부-조립체(10a) 내의 대응하는 통로(20)보다 큰 직경을 갖는다. 일 실시예에서, 통로(20')의 직경(d3)은 고체 금속 볼의 직경(d2)(도4)보다 대략 0.0254 cm(10 mil, 0.01 inch)만큼 크며, 고체 금속 볼(52)의 직경(d2)은 통로(20)의 직경(d1)(도2)보다 대략 0.0127 cm(5 mils, 0.005 inch)만큼 크다.
도6을 참조하면, 상호 접속을 위해 마련된 제2 스트립라인 부-조립체(10b)는 제1 접지면(24') 상에 배치된 도전성 에폭시 시트(62)와, 각각의 통로(20')가 대응하는 고체 금속 볼(52)을 수납하도록 구성된 통로(20')에 배치된 도전성 에폭시(60)의 일부를 포함한다(도4). 일 실시예에서, 에폭시 시트(62)는 상용 도전성 에폭시인, 두께가 대략 0.005 내지 0.01 cm(2 내지 4 mil, 0.002 내지 0.004 inch)인 에이블필름(Ablefilm)(등록상표) 5025E에 의해 제공되며, 유사한 도전성 및 열적 성질을 갖는 에이블필름(등록상표) 84-1LMI가 에폭시 반죽(60)으로 사용될 수 있다. 에이블필름(등록상표) 제품은 내셔널 스타치 앤 케미컬 콤패니(National Starch and Chemical Company)에 의해 제조된다. 에폭시 시트(62)는 부-조립체(10a, 10b) 사이의 공동을 충전하는 구조를 제공한다. 에이블필름(등록상표) 5025E 및 84-1LMI은 열 경화성 물질들로서, 이들 물질은 이들 재료가 다단 적층 공정에서 사용 가능하도록 열과 압력이 한 번 가해진 후 경화된다. 또한, 에이블필름(등록상표) 5025E의 경우, 경화 주기는 접합 온도에서의 최대 시간에 비교적 영향을 받지 않는다(즉, 최소 시간은 150 ℃에서 1시간이다). 열 경화 도전성 에폭시를 사용함으로써 얻어지는 추가적인 장점은, (1) x, y 및 z 축에서 전기적 및 열적 도전성이 뛰어나며, (2) 접합 동안 압착이 최소화됨으로써 통로에 근접하여 단락이 발생할 가능성이 비교적 적어지고 기판 평활도가 덜 문제가 되며(대형 기판들이 서로 접합될 수 있음), (3) NASA 아웃-개싱(out-gassing) 요구를 충족하고 MIL-STD-883 [메소드(Method) 511] 적응성이 있으며, (4) 에폭시에 펀치 또는 레이저 절단 공정을 하기가 수월하다는 것이다. 일 실시예에서, 처음에는 도전성 에폭시 반죽이 각각의 통로(20') 내로 배분된다. 그 후, 에폭시 시트를 기판에 정렬하는 가공 구멍이 구비된 사전 드릴 가공된 도전성 에폭시 시트가 층(24') 위에 배치된다. 도전성 에폭시는 중공형 포인트 니들을 통해 배분되거나, 대안으로서 통로 내로 체질된다. 기술 분야의 당업자라면 다른 종류의 열경화재가 에폭시(60) 및 도전성 에폭시 반죽(62) 물질로서 사용될 수 있음을 알 것이다.
(도전성 에폭시를 구비한) 통로(20')의 직경을 제1 부-조립체(10a)의 통로(20)의 직경보다 크게 만듦으로써 고체 금속 볼(52)은 접합을 위한 표면 면적이 증가된 큰 통로 내측으로 더욱 확장될 수 있으며 기판 부-조립체 사이의 정렬 공차를 허용한다. 따라서, 상호 접속 정렬 구조는 통로 패드들 사이의 접합이나 핀의 정렬 및 납땜에 대한 정밀 제어에 의존하지 않는다. 예컨대, 하나의 특별한 실시예에서, 타일 기반 서브어레이(Tile Based Subarray)는 X-대역 주파수에서 비교적 정교한 단위 셀 삼각 격자(0.520 inch X 0.600 inch)에서 0.0126-inch 직경 통로, 0.015-inch 직경 납땜 볼 및 0.025-inch 직경 통로를 사용한다.
유사 인용 부호가 도4 및 도6의 유사 요소를 지시하는 도7을 참조하면, 상호 접속된 조립체(70)는 도6의 제2 스트립라인 부-조립체(10b)에 접합된 도4의 제1 스트립라인 부-조립체(10a)를 포함한다. 고체 금속 볼(52)은 고체 금속 볼(52)과 통로(20')의 측벽 및 바닥과 전기 접촉하는 도전성 에폭시(60)를 이용하여 도금된 통로(20')에 접합된다. 제1 스트립라인 부-조립체(10a)의 제1 구리 접지부(24)는 제2 스트립라인 부-조립체(10b)의 제1 구리 접지부(24')와 기계적 그리고 전기적 상호 접속체를 형성하도록 도전성 에폭시 시트(62)에 의해 접합된다.
도8을 참조하면, 본 발명에 따르는 두 개의 RF 스트립라인 부-조립체를 상호 접속하는 예시적인 단계들이 플로우 다이어램에 도시되어 있다. 절차는 단계 200에서 시작된다. 단계 202에서, 제1 스트립라인 부-조립체(10a)(도2)가 다층 적층을 위한 표준 PWB 공정을 이용하여 제조된다. 단계 204에서, 연속되는 부-조립체 사이에 필요한 상호 접속체에 대응하여 통로(20)(도2)들이 마련된다.
단계 206에서, 납땜 반죽 마스크(40)(도3)가 제1 접지면(24)의 상부에 일시 부착된다. 마스크(40)는 복수개의 정렬 핀(도시 안됨)을 이용하여 제1 부-조립체(10a)와 정렬된다. 단계 208에서, 납땜 반죽(42)이 마스크(40)를 이용하여 제1 스트립라인 부-조립체(10a) 상의 통로의 상부에 SMT 기술에 의해 도포되고, 그 후, 단계 210에서 마스크(40)가 제거된다. 일 실시예에서, 납땜 반죽(42)은 납땜 부가 플럭스를 포함한다. 다른 실시예에서, 통로(20)는 공지된 PWB 공정을 이용하여 납땜 도금될 수 있다. 납땜 볼 마스크(50)는 부-조립체(10a)가 리플로 오븐을 통해 이동할 때 고체 금속 볼(52)을 적소에 유지한다. 납땜 반죽(42)(또는 납땜 도금)의 납땜이 일단 녹기 시작하면, 고체 금속 볼(52)은 통로(20)와 유체 접촉하고, 통로의 벽이 고체 금속 볼(52)의 운동과 대면할 때까지 고체 금속 볼의 크기 및 중량의 기능으로서 통로(20) 내로 더 떨어진다. 납땜은 유동해서 볼 및 통로(20)의 벽들 사이에 접합부를 제공한다.
단계 212에서, 납땜 볼 마스크(50)(도4)가 제1 접지면(24)의 상부에 임시 부착된다. 마스크(50)는 복수개의 정렬 핀을 사용하여 제1 부-조립체(10a)와 정렬된다. 단계 214에서, SMT 기술을 사용함으로써 고체 금속 볼(52)이 제1 스트립라인 부-조립체(10a) 상의 각각의 통로(20) 내로 체질된다. 마스크(50)의 구멍들로 인해 통로(20)마다 단지 하나의 고체 금속 볼(52)만이 수용된다. 일 실시예에서, 모든 통로는 납땜 볼을 수납한다.
단계 216에서, 고체 금속 볼(52)이 부착된 제1 부-조립체(10a)가 리플로 오븐에서 가공된다. 시간 및 온도 매개 변수는 납땜 반죽(42)과 납땜 금속 볼(52)이 통로(20)의 측벽들을 습윤시키기 충분하도록 용융되지만 사실상 구형 형상을 보유하도록 설정된다. 종래 기술과 달리, 리플로 공정에는 배기구가 요구되지 않는다.
단계 220에서, 제2 스트립라인 부-조립체(10b)(도5)가 다층 적층을 위한 표준 PWB 공정을 이용하여 제조된다. 단계 222에서, 제1 스트립라인 부-조립체(10a) 상의 통로(20)에 대응하는 통로(20')가 마련된다. 고체 금속 볼(52)이 부착된 통로(20) 및 통로(20')는 상호 접속 공정이 완료될 때 연속되는 부-조립체 사이의 요구되는 상호 접촉체를 형성한다. 단계 224에서, 도전성 에폭시(60)(도6)가 통로(20') 내로 분배된다.
단계 226에서, 도전성 에폭시 시트(62)(도7)가 제2 스트립라인 부-조립체(10b) 상에 배치된다. 도전성 에폭시 시트(62)는 복수개의 정렬 핀(도시 안됨)을 이용하여 제2 부-조립체(10b)와 정렬된다. 단계 228에서, 제1 스트립라인 부-조립체(10a)의 돌출된 고체 금속 볼(52)은 복수개의 정렬 핀(도시 안됨)을 이용하여 제2 스트립라인 부-조립체(10b)의 보다 넓은 통로(20')와 정렬된다. 비록 플로우 다이어그램에서는 단계 220 내지 단계 226가 단계 202 내지 단계 218 다음에 나타나 있지만, 통상적으로 단계 220 내지 단계 226는 단계 202 내지 단계 218와 동시에 또는 독립적으로 수행된다.
단계 230에서, 정렬된 제1 및 제2 부-조립체(10a, 10b)는 사용되는 열경화재에 특정된 제어되고 공지된 온도 및 압력에서 접합된다. 두 개의 부-조립체(10a, 10b)는 기계적으로 그리고 전기적으로 상호 접속된다. 온도와 압력은 열경화재[즉, 에폭시(60) 및 도전성 에폭시 시트(62)]에 맞도록 정확하게 제어될 필요는 없다. 일단 설정되면, 열경화재는 후속되는 접합 작업에서 동일한 온도 및 압력에 의해 영향을 받지 않는다. 열경화재의 이러한 성질로 인해 결합된 부-조립체(10a, 10b)의 후속하는 상호 접속이 또다른 부-조립체(10)와 추가로 접합될 수 있게 된다. 단계 202 내지 단계 230은 통신 시스템 안테나 조립체(100)를 제공하기 위해 추가적인 부-조립체(10)를 이용하여 반복될 수 있다.
기술 분야의 당업자라면 다중 부-조립체(10)가 부-조립체의 일 표면 상에 고체 금속 볼(52)이 있는 복수개의 부-조립체(10)를 제공함으로써 한 번의 단계에서 접합될 수 있음을 알 것이다. 대안으로서, 개개의 부-조립체들은 상호 접속 조립체(70) 상에 추가적인 회로 소자의 층을 형성하도록 한 번에 하나의 부-조립체(10)가 상호 접속 조립체(70)(도7)에 접합될 수 있다. 다른 실시예에서, 추가적인 수동 소자(예컨대, 순환자(circulator), 아이솔레이터(isolator)]와 능동 소자[예컨대, A/D 컨버터, ASIC, 저소음 증폭기]가 PTFE 기판 코어(26, 32)(도2) 사이에 위치되어서, 복수개의 볼 그리드 배열 상호 접속체(12)(도1)에 의해 상호 접속된 다층 적층물 내로 합체된다.
본 발명에서의 하나의 발명적 개념은 제1 부-조립체에 배치된 제1 통로와, 제2 부-조립체에 배치된 제2 통로와, 제1 및 제2 통로 사이에 배치되고 제2 통로에 제1 통로를 전기 접속하도록 구성된 금속 볼을 갖는 상호 접속체를 포함한다. 또한, 금속 볼은 제1 통로와 제2 통로의 정렬을 용이하게 하며, 이런 정렬은 제2 통로의 직경을 제1 통로의 직경보다 크게 함으로써 개선될 수 있다. 마지막으로 금속 볼 및 통로 주변에 배치된 도전성 에폭시는 통로 및 금속 볼 사이의 전도도를 보장한다. 본 명세서에서 언급된 모든 공보 및 인용은 그 전체 내용이 명백히 인용으로서 본 명세서에 합체된다.
본 발명의 바람직한 실시에에 대하여 설명하였지만, 기술 분야의 당업자라면 그 개념을 포함하는 그 밖의 실시예도 사용될 수 있음을 알 것이다. 따라서, 이들 실시예는 개시된 실시예에 제한되는 것이 아니라 첨부된 특허청구범위의 정신 및 범위에 의해서만 제한되는 것임을 명백히 하고자 한다.

Claims (21)

  1. 다층 스트립라인 무선 주파수(RF) 회로를 상호 접속하는 방법에 있어서,
    복수개의 제1 통로가 제1 스트립라인 부-조립체의 제1 표면 상에 배치된 제1 스트립라인 부-조립체를 제공하는 단계와,
    복수개의 제2 통로가 제2 스트립라인 부-조립체의 제1 표면 상에 배치된 제2 스트립라인 부-조립체를 제공하는 단계와,
    복수개의 제1 통로에서 선택된 하나 하나의 통로 내에 다량의 납땜을 충진하는 단계와,
    복수개의 제1 통로에서 선택된 하나 하나의 통로 내에 복수개의 고체 금속 볼 각각을 충진하는 단계와,
    복수개의 고체 금속 볼 각각이 복수개의 제1 통로의 대응하는 통로와 유체 접촉하도록 제1 온도에서 제1 스트립라인 부-조립체 상에 다량의 납땜을 리플로시키는 단계와,
    제2 스트립라인 부-조립체의 제1 표면 상에 에폭시 시트를 배치하는 단계와,
    복수개의 제2 통로에서 선택된 하나 하나의 통로에 도전성 에폭시를 분배하는 단계와,
    에폭시 시트가 경화되도록 제2 온도에서 제2 스트립라인 부-조립체의 제1 표면에 제1 스트립라인 부-조립체의 제1 표면을 접합하는 단계를 포함하며, 제2 온도는 제1 온도보다 낮은 것을 특징으로 하는 상호 접속 방법.
  2. 제1항에 있어서, 에폭시 시트는 열경화성 에폭시로 구성되는 것을 특징으로 하는 상호 접속 방법.
  3. 제2항에 있어서, 열경화성 에폭시는 도전성인 것을 특징으로 하는 상호 접속 방법.
  4. 제1항에 있어서, 다량의 납땜은 납땜 반죽을 포함하는 것을 특징으로 하는 상호 접속 방법.
  5. 제1항에 있어서, 제1 스트립라인 부-조립체의 제1 표면 상에 부착되는 납땜 반죽 마스크를 제공하는 단계를 추가로 포함하는 것을 특징으로 하는 상호 접속 방법.
  6. 제1항에 있어서, 복수개의 고체 금속 볼이 제2 스트립라인 부-조립체의 대응하는 통로에 인접하도록 제2 스트립라인 부-조립체의 제1 표면과 제1 스트립라인 부-조립체의 제1 표면을 정렬시키는 단계를 추가로 포함하는 것을 특징으로 하는 상호 접속 방법.
  7. 제1항에 있어서, 접합은 열과 압력을 가하며 접합하는 단계를 포함하는 것을특징으로 하는 상호 접속 방법.
  8. 제1항에 있어서, 두 개의 접합된 부-조립체에 제3 부-조립체를 접합하는 단계를 포함하는 것을 특징으로 하는 상호 접속 방법.
  9. 제1항에 있어서, 복수개의 고체 금속 볼 각각을 충진하는 단계는 고체 금속 볼을 체질하는 단계를 포함하는 것을 특징으로 하는 상호 접속 방법.
  10. 제1항에 있어서, 에폭시는 열경화성 에폭시인 것을 특징으로 하는 상호 접속 방법.
  11. 제1항에 있어서, 복수개의 고체 금속 볼 각각을 충진하는 단계는 하나의 통로에 대해 단지 하나의 볼만을 허용하는 마스크를 제공하는 단계를 포함하는 것을 특징으로 하는 상호 접속 방법.
  12. 제1항에 있어서, 다량의 납땜은 복수개의 제1 통로 상의 납땜 도금을 포함하는 것을 특징으로 하는 상호 접속 방법.
  13. 다층 스트립라인 무선 주파수(RF) 회로를 상호 접속하는 방법에 있어서,
    복수개의 제1 통로가 제1 표면 상에 배치된 제1 스트립라인 부-조립체를 제공하는 단계와,
    복수개의 제2 통로가 제1 표면 상에 배치된 제2 스트립라인 부-조립체를 제공하는 단계와,
    복수개의 제1 통로에 납땜을 도포하는 단계와,
    복수개의 고체 금속 볼을 제공하는 단계와,
    제1 스트립라인 부-조립체 상에 납땜을 리플로시키는 단계와,
    제2 스트립라인 부-조립체의 제1 표면 상에 에폭시 시트를 배치하는 단계와,
    복수개의 제2 통로 내로 도전성 에폭시를 분배하는 단계와,
    복수개의 고체 금속 볼의 각각이 복수개의 제2 통로의 대응하는 통로에 인접하도록 제2 스트립라인 부-조립체의 제1 표면과 제1 스트립라인 부-조립체의 제1 표면을 정렬하는 단계와,
    제2 스트립라인 부-조립체의 제1 표면에 제1 스트립라인 부-조립체의 제1 표면을 접합하는 단계를 포함하는 것을 특징으로 하는 상호 접속 방법.
  14. 제13항에 있어서, 납땜 도포 단계는,
    제1 스트립라인 부-조립체의 제1 표면 상에 배치되는 마스크를 제공하는 단계와,
    복수개의 제1 통로에 납땜 반죽을 충진하는 단계를 포함하는 것을 특징으로 하는 방법.
  15. 제13항에 있어서, 납땜 도포 단계는 복수개의 제1 통로를 납땜 도금하는 단계를 포함하는 것을 특징으로 하는 방법.
  16. 제1 표면을 갖는 제1 스트립라인 부-조립체와,
    제1 스트립라인 부-조립체의 제1 표면에 배치된 복수개의 제1 통로와,
    각각 복수개의 제1 통로의 각각에 배치되는 복수개의 제1 고체 금속 볼과,
    제1 표면을 갖는 제2 스트립라인 부-조립체와,
    대응하는 복수개의 제1 고체 금속 볼과 정렬되도록 구성되는 제1 부-조립체의 제1 표면에 배치된 복수개의 제2 통로와,
    복수개의 제2 통로 및 복수개의 제1 고체 금속 볼에 습윤되는 리플로된 납땜을 포함하는 것을 특징으로 하는 다층 스트립라인 조립체 상호 접속체.
  17. 제16항에 있어서, 리플로된 납땜은 도전성 에폭시를 포함하는 것을 특징으로 하는 다층 스트립라인 조립체 상호 접속체.
  18. 제16항에 있어서, 리플로된 납땜은 복수개의 제2 통로 상의 납땜 도금을 포함하는 것을 특징으로 하는 다층 스트립라인 조립체 상호 접속체.
  19. 제16항에 있어서, 복수개의 제1 및 제2 통로에 결합되는 복수개의 스트립라인 회로를 추가로 포함하는 것을 특징으로 하는 다층 스트립라인 조립체 상호 접속체.
  20. 제16항에 있어서, 제1 스트립라인 부-조립체는 제2 표면 및 제2 표면에 배치된 복수개의 제3 통로와, 각각 복수개의 제3 통로 각각에 배치되는 복수개의 제2 고체 금속 볼을 포함하는 것을 특징으로 하는 다층 스트립라인 조립체 상호 접속체.
  21. 제1 부-조립체에 배치되는 제1 통로와,
    제2 부-조립체에 배치되는 제2 통로와,
    제1 통로 및 제2 통로 사이에 배치되고 제2 통로와 제1 통로를 전기 접속시키도록 구성되는 금속 볼을 포함하는 것을 특징으로 하는 상호 접속체.
KR1020047020353A 2002-06-27 2003-05-23 다층 스트립라인 무선 주파수 회로 및 상호 접속 방법 KR101023991B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/185,853 2002-06-27
US10/185,853 US6731189B2 (en) 2002-06-27 2002-06-27 Multilayer stripline radio frequency circuits and interconnection methods
PCT/US2003/016479 WO2004004434A1 (en) 2002-06-27 2003-05-23 Multilayer stripline radio frequency circuits and interconnection methods

Publications (2)

Publication Number Publication Date
KR20050013210A true KR20050013210A (ko) 2005-02-03
KR101023991B1 KR101023991B1 (ko) 2011-03-28

Family

ID=29779752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047020353A KR101023991B1 (ko) 2002-06-27 2003-05-23 다층 스트립라인 무선 주파수 회로 및 상호 접속 방법

Country Status (9)

Country Link
US (1) US6731189B2 (ko)
EP (1) EP1520455B1 (ko)
JP (1) JP4463102B2 (ko)
KR (1) KR101023991B1 (ko)
AT (1) ATE463151T1 (ko)
AU (1) AU2003233683B2 (ko)
DE (1) DE60331915D1 (ko)
TW (1) TWI254482B (ko)
WO (1) WO2004004434A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651465B1 (ko) * 2005-08-09 2006-11-29 삼성전자주식회사 전자 회로 모듈 및 집적 회로 장치의 제작 방법과 그를이용한 전자 회로 모듈

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4497761B2 (ja) * 2001-07-18 2010-07-07 キヤノン株式会社 画像処理装置及びインデックス作成方法
TWI247903B (en) * 2004-10-22 2006-01-21 Advanced Semiconductor Eng Electrical test device having isolation slot
EP1820235B1 (en) * 2004-12-01 2008-07-23 Telefonaktiebolaget LM Ericsson (publ) A stripline arrangement and a method for production thereof
DE102005033306B3 (de) * 2005-07-16 2006-08-03 Atmel Germany Gmbh Monolithisch integrierte Schaltung mit integrierter Entstörvorrichtung
US7755457B2 (en) * 2006-02-07 2010-07-13 Harris Corporation Stacked stripline circuits
US7638867B2 (en) * 2006-06-02 2009-12-29 Intel Corporation Microelectronic package having solder-filled through-vias
US7348932B1 (en) 2006-09-21 2008-03-25 Raytheon Company Tile sub-array and related circuits and techniques
US9019166B2 (en) 2009-06-15 2015-04-28 Raytheon Company Active electronically scanned array (AESA) card
US9172145B2 (en) 2006-09-21 2015-10-27 Raytheon Company Transmit/receive daughter card with integral circulator
US8279131B2 (en) * 2006-09-21 2012-10-02 Raytheon Company Panel array
US7671696B1 (en) 2006-09-21 2010-03-02 Raytheon Company Radio frequency interconnect circuits and techniques
NL1032636C2 (nl) * 2006-10-06 2008-04-08 Thales Nederland Bv Een werkwijze voor het verbinden van printplaten en een meerlaagse printplaatsamenstelling.
US7982684B2 (en) * 2006-12-06 2011-07-19 The Boeing Company Method and structure for RF antenna module
US7773033B2 (en) * 2008-09-30 2010-08-10 Raytheon Company Multilayer metamaterial isolator
US7859835B2 (en) * 2009-03-24 2010-12-28 Allegro Microsystems, Inc. Method and apparatus for thermal management of a radio frequency system
US8537552B2 (en) * 2009-09-25 2013-09-17 Raytheon Company Heat sink interface having three-dimensional tolerance compensation
US8508943B2 (en) 2009-10-16 2013-08-13 Raytheon Company Cooling active circuits
US20110212639A1 (en) * 2010-02-26 2011-09-01 Jeffrey Paquette Circuit card assembly connector and interconnection system
US8427371B2 (en) 2010-04-09 2013-04-23 Raytheon Company RF feed network for modular active aperture electronically steered arrays
US9306262B2 (en) 2010-06-01 2016-04-05 Raytheon Company Stacked bowtie radiator with integrated balun
US8363413B2 (en) 2010-09-13 2013-01-29 Raytheon Company Assembly to provide thermal cooling
US8810448B1 (en) 2010-11-18 2014-08-19 Raytheon Company Modular architecture for scalable phased array radars
US8355255B2 (en) 2010-12-22 2013-01-15 Raytheon Company Cooling of coplanar active circuits
US9124361B2 (en) 2011-10-06 2015-09-01 Raytheon Company Scalable, analog monopulse network
US8780561B2 (en) 2012-03-30 2014-07-15 Raytheon Company Conduction cooling of multi-channel flip chip based panel array circuits
US20140008110A1 (en) * 2012-07-03 2014-01-09 Apple Incl Pcb manufacturing process and structure
US9974159B2 (en) 2015-11-18 2018-05-15 Raytheon Company Eggcrate radio frequency interposer
WO2018112175A1 (en) 2016-12-16 2018-06-21 Raytheon Company Polarization versatile radiator
JP2019016716A (ja) * 2017-07-07 2019-01-31 国立大学法人 鹿児島大学 積層基板及び金属ボールの実装方法
IL308118A (en) * 2018-02-28 2023-12-01 Raytheon Co Radio frequency push connections
US11876278B2 (en) 2021-03-29 2024-01-16 Raytheon Company Balun comprising stepped transitions between balance and unbalance connections, where the stepped transitions include ground rings of differing lengths connected by caged vias
US11870142B2 (en) 2021-09-17 2024-01-09 Raytheon Company Tile to tile RF grounding

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3193789A (en) 1962-08-01 1965-07-06 Sperry Rand Corp Electrical circuitry
US3867759A (en) 1973-06-13 1975-02-25 Us Air Force Method of manufacturing a multi-layered strip transmission line printed circuit board integrated package
ZA804558B (en) 1979-08-18 1981-09-30 Int Computers Ltd Multilayer circuit structures
JPS58140143A (ja) * 1982-02-15 1983-08-19 Seiko Epson Corp 複合型半導体装置
US4685210A (en) 1985-03-13 1987-08-11 The Boeing Company Multi-layer circuit board bonding method utilizing noble metal coated surfaces
JPH01237477A (ja) 1988-03-17 1989-09-21 Mitsubishi Electric Corp 光ファイバ・センサ
JPH03101194A (ja) * 1989-09-13 1991-04-25 Japan Radio Co Ltd 多層プリント配線基板の接続方法
JPH06110746A (ja) 1992-09-29 1994-04-22 Toshiba Corp 計算機システム装置
JPH0828583B2 (ja) 1992-12-23 1996-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ
JPH07321437A (ja) * 1994-05-25 1995-12-08 Hitachi Ltd 実装構造
WO1996027282A1 (en) * 1995-03-02 1996-09-06 Circuit Components Incorporated A low cost, high performance package for microwave circuits in the up to 90 ghz frequency range using bga i/o rf port format and ceramic substrate technology
ATE211586T1 (de) * 1995-10-16 2002-01-15 Siemens Nv Polymeres höcker-matrix-gehäuse für mikrowellen- schaltungsanordnungen
US5796170A (en) * 1996-02-15 1998-08-18 Northern Telecom Limited Ball grid array (BGA) integrated circuit packages
US6239385B1 (en) * 1998-02-27 2001-05-29 Agilent Technologies, Inc. Surface mountable coaxial solder interconnect and method
US6023029A (en) 1998-03-19 2000-02-08 International Business Machines Corporation Use of blind vias for soldered interconnections between substrates and printed wiring boards
US6215377B1 (en) * 1998-05-26 2001-04-10 Microsubstrates Corporation Low cost wideband RF port structure for microwave circuit packages using coplanar waveguide and BGA I/O format
US6154176A (en) * 1998-08-07 2000-11-28 Sarnoff Corporation Antennas formed using multilayer ceramic substrates
JP2001096795A (ja) * 1999-09-29 2001-04-10 Kyocera Corp 光プリンタヘッド
AU2001227912A1 (en) * 2000-01-13 2001-07-24 Alpha Industries, Inc. Microwave ic package with dual mode wave guide

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651465B1 (ko) * 2005-08-09 2006-11-29 삼성전자주식회사 전자 회로 모듈 및 집적 회로 장치의 제작 방법과 그를이용한 전자 회로 모듈

Also Published As

Publication number Publication date
US20040000979A1 (en) 2004-01-01
AU2003233683A1 (en) 2004-01-19
JP2005531155A (ja) 2005-10-13
TWI254482B (en) 2006-05-01
EP1520455A1 (en) 2005-04-06
DE60331915D1 (de) 2010-05-12
KR101023991B1 (ko) 2011-03-28
AU2003233683B2 (en) 2006-02-23
EP1520455B1 (en) 2010-03-31
US6731189B2 (en) 2004-05-04
JP4463102B2 (ja) 2010-05-12
TW200408161A (en) 2004-05-16
ATE463151T1 (de) 2010-04-15
WO2004004434A1 (en) 2004-01-08

Similar Documents

Publication Publication Date Title
KR101023991B1 (ko) 다층 스트립라인 무선 주파수 회로 및 상호 접속 방법
EP2986088B1 (en) Printed circuit board, manufacturing method thereof and radio-frequency device
CN107046170B (zh) 主动扫描式相控阵列天线系统的可扩展平面封装架构
EP1515389B1 (en) Multilayer high frequency device with planar antenna thereon and manufacturing method thereof
TWI508362B (zh) 積體波導封裝之系統及方法
CN102446906B (zh) 集成电路器件及其制造方法
US7985926B2 (en) Printed circuit board and electronic component device
US9525200B2 (en) Multi-layer substrate and method of manufacturing multi-layer substrate
CN113013154B (zh) 平板相控阵天线收发组件一体化封装管壳
TW201618377A (zh) 具有整合循環器的發送／接收子卡
US20200367357A1 (en) Flat-wire copper vertical launch microwave interconnection method
JP2005117139A (ja) マイクロ波モジュール、及びこれを用いたアレーアンテナ装置
JP7291292B2 (ja) アディティブ製造技術（ａｍｔ）反転パッドインタフェース
CN116505245A (zh) 一种组合式亚毫米波相控阵天线及其工作方法
CN113285222B (zh) 一种多层微带印制天线底部垂直互连结构及焊接方法
CN114126206A (zh) 印制电路板及其制作方法、板级架构和电子设备
CN110401005B (zh) 封装天线及其制备方法、和移动通信终端
CN107026666B (zh) 无线通信组件
CN113543471A (zh) 一种有源电路印制板、相控阵天线及其制作工艺
KR20240051801A (ko) 안테나 기판 및 이를 포함하는 안테나 패키지
CN114509725A (zh) 一种雷达板及其制备方法、毫米波雷达
Vendier et al. Microwave 3D concept for beam forming networks
WO2020200458A1 (en) Antenna device and method of its fabrication

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 10