KR20020011384A - 박막 피에조 저항 센서의 제조 방법 - Google Patents

Abstract

도핑된 반도체 표면의 선택적인 레이저 활성화를 이용한 처리에 의해 반도체 피에조 저항 센서를 형성한다. 기판은 다이어프램 또는 벨로우즈 등의 가요성 부재이다. 먼저, 절연 유전층이 기판에 도포된다. 그 다음, 고도의 저항으로 도핑된 반도체 재료층이 유전층의 상부면에 피착된다. 정렬 장치를 이용하여, 반도체 재료의 선택된 영역을 레이저 어닐링하여, 어닐링된 영역이 센서로서 사용하기에 적당한 저항을 갖는 하나 이상의 피에조 저항 센서를 형성한다. 그 다음, 금속 컨택트가 센서의 단부 부분에 도포되어 센서에 대한 전기적 접속을 형성한다. 도핑된 반도체층의 어닐링되지 않은 부분은 형성된 피에조 저항 센서들 간의 절연체로서 작용한다.

Description

박막 피에조 저항 센서의 제조 방법{METHOD OF MAKING THIN FILM PIEZORESISTIVE SENSOR}

당 기술 분야에서는 도핑된 실리콘 등의 반도체 재료가 피에조저항 특성을 갖는 것으로 잘 알려져 있다. 이는 단순히, 반도체 재료가 벤딩 등의 변형을 받을 때 반도체 재료의 전기 저항이 변화하는 것을 의미한다. 저항 변화에 의해, 반도체 재료에 가해지는 압력을 정확하게 측정할 수 있다. 이러한 재료 및 그 특성을 피에조 저항 센서로서 사용할 수 있다.

이러한 장치를 제조하는 한 가지 방법으로서 단순히 도핑된 실리콘 한 조각을 취해 그것을 접착제에 의해 변형 수용 부재에 본딩하는 방법이 있다. 변형 수용 부재는 전형적으로 가요성 금속 시트, 벨로우즈(bellows) 또는 다이어프램(diaphragm)이다. 변형 수용 부재의 대향측은 측정되고 있는 매질에 노출되어 있다. 멤브레인을 굴곡시킴으로써 변형이 도입되고, 이에 따라 게이지 상에서 저항이 변한다. 이러한 접착 센서 기술의 주요한 결점은 출력 드리프트에 민감하다는 것이다. 센서가 노후화됨에 따라, 반도체 재료와 변형 수용 부재간의 본딩도 변한다.

마국 특허 제.5,518,951호에는 금속 시트, 벨로우즈 또는 다이어프램 등의 변형 수용 부재에 직접적으로 2개 이상의 절연성 실리콘층을 도포함으로써 형성되는 센서를 개시하고 있다. 저항 측정 장치와 피에조 저항 센서로 형성될 부분 간의 접속을 위한 금속 컨택트가 선택된 소정 위치에 형성된다. 그 다음, 비도전성 도핑층이 금속 컨택트들 간의 특정한 위치에서 선택적으로 활성화되어 저항 센서를 형성한다. 적당한 파장의 레이저를 이용하여 층 내의 도핑제를 활성화 및 도전성 상태로 활성화시킨다. 이에 의해, 금속 컨택트들 간의 층이 가열되고, 어닐링되고 재결정됨함으로써, 도핑 원자가 도전 상태로 되어 금속 컨택트들 사이에 피에조 저항 센서가 형성된다.

'951 특허의 센서 제조 기술은 많은 개선의 여지가 있다. 금속 컨택트를 배치한 후에 저항을 형성함으로써, 저항이 컨택트의 인접 에지 사이에만 형성될 수 있다. 레이저가 도달할 수 있는 경우에는 활성화가 발생함에 따라, 저항과 금속 컨택트 간의 접촉 영역이 패드의 엣지지와 저항 사이에 형성된 얇은 접촉선보다도 작게되는 경우가 종종있다. 90°보다도 작은 각도로 레이저를 도핑된 층의 표면에 배치한다고 해도, 컨택트와 저항 사이의 접촉 영역을 넓게 하는 것이 곤란하다. 열적 왜곡이 이 얇은 접속을 파괴시켜 저항을 고장나게 할 수 있다.

따라서, 열적 왜곡에 견딜 수 있고 고체적 제조시에 형성될 수 있는 보다 견고한 디자인이 요구된다.

<발명의 요약>

박막 반도체 피에조 저항 센서를 형성하기 위한 본 발명의 방법에 의해, 피에조저항 센서를 제조하는 종래 기술의 곤란성 및 문제점이 해결된다. 선택된 재료의 기판 형태의 변형 수용 부재는 측정될 매질의 변화에 따라 유연하게 되는 다이어프램으로서 기능한다. 굴곡은 전형적으로 매질의 압력 또는 온도 변화에 의해 야기된다. 본 발명의 양호한 실시예에서는, 기판이 가요성 다이어프램이고, 다이어프램 상의 피에조저항 센서를 통해 측정되는 기판의 변위에 의해 압력 변화, 힘의 변화, 온도 변화, 무게 변화 등의 표시를 제공한다.

피착 처리를 이용하여, 비도전성 반도체층을 다이프램의 세정된 표면 상에 피착한다. 피착 기술을 정확하고 일관성있게 이용하여 피착된 모든 층들의 원하는 두께를 제어함으로써 일관성있는 설계 허용오차를 갖는 센서의 대량 생산이 가능하게 된다. 먼저, 얇은 유전성 절연층인 질화 실리콘 또는 산화 실리콘을 다이어프램 표면 상에 피착한다. 피에조저항 센서를 형성하기 위해, 도핑된 비정질/다결정 실리콘층을 유전층 상에 기상 피착한다. 피착된 후의 이 층은 저항성이 높으며 피에조 저항 특성이 낮다.

그 다음, 비도전성의 도핑된 실리콘층이 하나 이상의 선택된 위치에서 활성화되어, 하나 이상의 피에조 저항 센서가 형성된다. 층 내에 존재하는 도핑 원자를 활성화하는 데에는 레이저가 이용된다. 그 다음, 피에조 저항 센서들 간의 접속을 위한 금속 컨택트가 스퍼터링법 또는 증착법을 이용하여 피에조 저항 센서 상의 도핑된 막의 선택된 위치에 배치된다. 컨택트 배치를 위한 쉐도우 마스크 패턴이 도핑된 층 상에 배치되어, 금속이 적합한 컨택트 위치에 피착될 수 있게 한다. 이 마스크는 기판 상에 형성된 정렬 수단(alignment feature)을 이용하여 피에조 저항 센서와 정렬된다. 이 정렬 수단은 노치(notch), 러그(lug) 또는 마크와 같은 기계적 장치들로, 그에 기준하여 센서 및 금속 패드들이 형성될 수 있는 것이다. 이로 인해, 기판 상의 다양한 층들과 구성 요소들의 위치가 정밀하고 서로 일치하게 된다.

선택적으로, 패시베이션층이 더 피착될 수 있다. 이 패시베이션층은 센서를 부식시키고 성능에 영향을 미치는 불순물을 밀봉한다.

본 발명은 반도체 피에조 저항 게이지(piezorersistive gauge)에 관한 것으로, 특히 절연성의 가요성 기판 상에 피착된 박막의 도핑된 반도체 재료의 선택된 부분이 레이저 어닐링 처리에 의해 활성화되는 방법에 의해 제조된 피에조 저항 센서에 관한 것이다.

도 1의 1A 내지 1F는 본 발명에 따른 공정의 각 단계에서의 박막 센서의 부분적인 개략 단면도.

도 2는 본 발명에 의해 제조된 박막 센서의 압력 감지 응용의 측면도.

도 3은 본 발명에 의해 정의되는 휘스톤 브리지 회로의 개략적인 평면도.

도 4는 도1의 1A 내지 1F에 의해 도시된 센서의 제조 공정에 대한 흐름도.

편의상, 본 발명의 박막 피에조 저항 센서의 제조 방법은 단 하나의 센서의 제조와 관련하여 설명될 것이다. 그러나, 본 발명의 방법은, 공지된 반도체 웨이퍼 제조 기술과 결합하여, 다수의 센서를 동시에 제조하는 데에도 유리하게 이용될 수 있음에 유의해야 한다. 또한, 본 발명의 바람직한 실시예는 실리콘계 재료를이용한 센서 제조를 개시하고 있지만, 센서는 유사한 성질을 갖는 게르마늄 등을 포함한 다른 반도체 타입 재료를 이용하여 형성될 수 있음에 유의해야 한다.

이제, 도 1A 내지 1F와 도 4를 참조하여, 박막 피에조 저항 센서를 제조하는 데에 이용되는 제조 방법을 설명한다. 도 1A 내지 1F에는, 본 발명에 따른 공정의 각 제조 단계에서의 박막 피에조 저항 센서가 일련의 개략 단면도로서 도시되어 있다. 도 4는 도 1A 내지 1F의 제조 단계에 대응하는 흐름도를 나타내고 있다.

선택된 재료로 이루어진 기판(1) 형태의 변형 수용 부재(strain-receiving member)는 본 발명의 센서를 지지한다. 도 1A에 도시된 것과 같은 기판(1)은, 스테인레스 강, 니켈, 해스탤로이(hastalloy), 인코넬(inconel), 크롬 또는 티타늄과 같은 가요성의 금속 물질로 형성되는 것이 바람직하지만, 압력 및 고온의 변화에 따라 구부러지고 센서가 측정할 것과 호환가능한 재료이기만 하다면, 세라믹 등의 다른 선택된 재료로 이루어질 수 있다.

예를 들어, 도 2에 도시된 압력 센서 응용에서, 금속 기판(1)은 개구(27)를 덮어 유체 흐름(29)에서의 압력 변화에 따라 구부러지는 압력 다이어프램을 제공한다. 또한, 본 발명의 공정에 의해 제조되는 센서는 토크 센서, 부하 셀(load cell) 및 가속도계와 같이 다수의 다른 힘 측정 응용에도 적용될 수 있음에 유의해야 한다.

도 1A 및 도 4의 흐름 단계(31)에 도시된 것과 같은 본 발명의 제1 단계에서, 기판(1)의 상단면(3)은 후속하는 층들의 피착을 위해 준비된다. 기판(1)의 상단면(3)은 우선 적합한 두께로 그라인딩된 후, 절연층의 본딩을 촉진하기 위한 평탄한 마감 재료(finish)로 랩핑된다. 랩핑후, 기판(1)은 그 표면으로부터 랩핑 화합물과 유체를 세정해내는 것에 의해 클리닝된다. 다음으로, 랩핑된 표면은 습식 처리에서 패시베이션되고 다시 클리닝된다. 최종적으로, 기판(1)이 건조 챔버에서 베이킹되어, 랩핑 또는 클리닝 처리 시에 남아있는 수분 또는 습기가 제거된다.

도 1B 및 도 4의 단계(33)에 도시되어 있는 제2 단계에서, 비도전성의 절연층(5)이 기판(1)의 상단면(3)에 피착된다. 이 층(5)은 질화 실리콘(Si₃N₄), 이산화 실리콘(SiO₂), 이들의 조합, 또는 유사한 성질을 갖는 임의 다른 절연 유전층으로 형성될 수 있다. 이산화 실리콘이 그 우수한 접착성으로 인해 바람직하다.

층 피착의 바람직한 방법은 플라즈마 증강된 화학적 기상 증착법(PECVD)에 의한다. 스퍼터링되거나 열적으로 성장된 산소도 이용될 수 있긴 하지만, 이 피착 처리는 제어된 방식으로 반도체 재료의 박막을 피착하는 데에 있어서 플라즈마 증강에 의한 열 분해를 이용한다. PECVD 공정의 동작은 미국 특허 제5,518,951호에 개시되어 있는 바와 같이 본 기술 분야에 공지되어 있으며, 그 교시 전체가 본 명세서에 포함된다.

피착 방법의 파라미터는 장치에 대해 원하는 성질, 용도 및 구성에 따라 달라질 수 있다. 한정이 아닌 설명의 목적으로, 본 방법의 각 단계에서 이용되는 적층 공정의 파라미터는 실제의 특정예로서 제공될 것이다. 또한, 다이어프램 재료와 호환 가능하고 반도체 재료의 피착에 적합한 임의 처리가 바람직한 실시예에서 이용되는 처리를 대체할 수 있다.

바람직한 처리 및 바람직한 재료를 이용하여 절연층(5)을 피착하기 위해, 산화 실리콘, 실란(SiH₄) 및 일산화질소 1-2％를 챔버에 도입시킨다. 챔버는 250℃의 낮은 온도, 바람직하게는 약 300℃의 온도와 1000mTorr의 높은 압력, 바람직하게는 약 360mTorr의 압력으로 설정된다. 약 50분간 13.5㎒의 주파수로 50W의 플라즈마 에너지를 인가하면, 3.5 내지 5 마이크론 두께의 산화막이 형성된다.

선택적으로, 하나 이상의 절연층을 장치에 제공할 수 있지만, 이들은 불필요하다. 이들 부가적인 층은 제1 절연층과 동일한 재료로 형성되거나, 서로 호환 가능하고 절연층(5)과 절연층(5) 상의 부가적 층을 서로 결합하는 상이한 재료로 형성될 수 있다.

절연층(5)을 형성한 후, 도 1C 및 도 4의 단계(35)에서 도시된 바와 같이, 절연층(5) 상에, 도핑된 비정질/다결정 실리콘층(7)을 기상 피착시킨다. 다결정 실리콘층(7)의 일부분들이 결국에는 설명될 공정 단계에 따라 피에조 저항 센서 게이지로 마침내 형성될 것이다. 그러나, 피착 후의 비정질/다결정 실리콘층(7)은 저항성이 높아, 피착된 유전성 절연층(5)과 동일한 낮은 피에조 저항 특성을 나타낸다. 본 발명의 양호한 실시예에서, 비정질/다결정 실리콘층(7)은 붕소로 도핑된다. 그러나, 층(7)은 다른 재료로 도핑되거나 임의의 다른 도핑 반도체 재료로 이루어질 수도 있다는 것에 주목해야 한다.

도핑층(7)은 절연층(5)을 증착하는 데 사용되는 것과 동일한 PECVD 장치를 이용하여 기상 피착된다. 0.5 미크론의 두께로 된 붕소 도핑 재료를 PECVD 시스템을 이용하여 피착시키기 위해서는, 챔버 내에 도핑 실란을 45 SCCM의 유속으로 도입시킨다. 이 챔버는 약 300 ℃의 온도와, 약 300 내지 1000 밀리토르의 압력으로 설정되어 있다. 13.5 MHz 주파수의 30W의 플라즈마 에너지가 소정 시간 동안 인가되어 소망의 막 두께가 피착된다.

그 후, 도 1D 및 도 4의 단계(37)에서 도시된 바와 같이, 본 발명의 방법에 따라 하나 이상의 피에조 저항 센서가 도핑층(7) 내에 형성된다. 이들 하나 이상의 피에조 저항 센서를 생성하기 위해, 도핑층은 어닐링 처리를 통해 선택적으로 활성화되고 도전성 및 피에조 저항성이 될 필요가 있다. 도핑층(7)을 어닐링시켜 피에조 저항 센서를 형성하기 위해서는, 예를 들어 YAG 레이저 또는 아르곤 레이저와 같은 레이저 빔을 사용하여 도핑층(7) 내의 특정 위치에 형성될 하나 이상의 개별 피에조 저항 센서(21)를 추적하는 것이 바람직하다. 레이저는 층(7) 위를 통과하여 소정의 미리 선택된 영역 또는 영역들에서 다결정층(7)을 가열하도록 조사된다. 레이저에 의해 발생된 열은 레이저가 도달되지 않아 임의의 인접한 피에조 저항 센서들 사이에서 절연체로 기능하는 다결정층(7)의 나머지 부분은 남겨두고 레이저 바로 아래 영역을 어닐링한다.

층(7)에 가해지는 레이저의 전력 및 시간과 같은 동작 조건은, 레이저 에너지가 비정질/다결정층에 의해 흡수되어 그 층을 어닐링하도록 선택되어야 한다. 도핑층(7) 내로의 레이저 스트립의 전체 길이는 2개의 패드들간의 길이이면 바람직할 수 있다. 도핑층 내의 레이저 스트립의 전체 길이는 센서의 최종 길이의 적어도 1.25배인 것이 바람직하다. 그렇게 함으로써, 완전한 비파괴성 컨택트를 제조하는 금속 패드들 아래로 센서를 소정 거리 연장시킬 수 있다.

도핑층(7) 내에서의 피에조 저항 센서의 적절한 위치 파악을 원조하기 위해서는, 고정된 위치에서 다이아프램의 표면을 위치 정합시키고 유지시키기 위한 정렬 장치를 형성하는 것이 바람직하다. 그렇게 함으로써, 서로 직접 도전으로 연결되도록 다양한 층들, 특히 피에조 저항 센서 및 금속 패드 형성을 항상 위치 정합시킬 수 있다. 이것을 달성하기 위한 한 방법은, 도 3에 도시된 바와 같이 다이아프램 표면의 엣지에 노치(30)를 형성하는 것이다. 이러한 노치(30)는 본 발명의 박막 센서 장치의 형성 중에 고정된 위치에서 다이아프레임을 유지하도록 홀더(도시되지 않음)내의 대응 접합부에 결합되도록 설계될 수 있다. 대안적으로, 다이아프레임 표면 상에서의 층의 적절한 정렬 및 위치 정합을 보장하기 위해, 러그와 같은 다른 장치, 정렬 마크, 2개 이상의 노치 또는 다른 이러한 장치가 사용될 수도 있다.

센서를 형성한 후, 도핑층(7)과 금속 패드(11) 사이의 적합한 결합이 보장되도록 도핑층(7) 표면을이 세정해야 한다. 이것은 도 4의 단계(39)에 도시되어 있다. 플라즈마 세정, RF 세정 또는 습식 화학 에칭과 같은 몇몇 상이한 방법이 사용될 수 있다.

도 1E 및 도 4의 단계(41)에서 도시된 바와 같이, 하나 이상의 센서(21)의 각 단부에 대응하는 미리 선택된 위치에서의 도핑층(7) 상에 금속 컨택트 패드(11)를 피착시킨다. 컨택트 패드(11)를 적절히 배치시키고 형성시키기 위해, 컨택트 패드(11) 위치에 대한 쉐도우 마스크 패턴(13)을 도핑층(7) 상에 배치시키고 정렬장치(30)를 이용하여 정렬시키거나 위치 정합시킨다. 쉐도우 마스크 패턴(13)에 의해 원치 않는 금속(11a)이 도핑층(7) 표면 상에 피착되는 것이 방지된다. 바람직하게는, 접합층, 즉 NiCr 또는 Ti를 먼저 피착시키고 이어서 컨택트 패드(11)를 피착시킨다. 이 금속 패드는 알루미늄/1% 실리콘 혼합물 또는 금으로 형성되며 약 1.0 미크론의 두께로 피착되는 것이 바람직하다. 그 후, 도핑층(7) 표면 상에 금속 패드(11)를 남긴채 마스크(13) 및 원치않는 금속(11a)을 제거시킨다.

상기 단계에 이어서, 도 1F 및 도 4의 단계(43)에서 도시된 바와 같이, 패시베이션층(15)을 도핑 및 레이저 어닐링된 층(7)에 기상 피착시키거나 수동 도포시킨다. 패시베이션층(15)은 실리콘 표면으로부터의 불순물 및 오염물을 밀폐시켜 주위 영향으로부터 장치를 보호한다.

도 3을 참조하면, 4개의 저항기를 갖는 휘트스톤 브리지 회로(25)가 비정질/다결정층(7) 내에 형성된 점선으로 도시되어 있다. 이 회로(25) 내의 각 저항기는 피에조 저항 센서 소자로서 기능한다. 금속 컨택트(11)는 전자 저항 측정 기구를 회로(25)에 결합시킬 수 있다. 레이저가 도달되지 않은 도핑층(7)의 부분은 본질적으로 저항성이 높은 상태로 남아있어, 아래에 있는 절연층과 함께 저항과 다이어프램 사이 그리고 개개의 인접한 저항들 간의 절연체로서 역할을 한다. 따라서, 종래 기술에서 요구되었던 층 영역의 형성 또는 제거를 위한 고 비용의 포토리소그래피 단계가 필요하지 않다. 휘스톤 브리지 센서 회로를 개시하였지만, 본 발명의 방법은 도핑층(7)에 임의 타입의 피에조 저항 센서 소자 또는 회로 설계를 형성하는데 사용될 수 있다는 것을 이해해야 한다.

본 방법의 양호한 실시예 및 본 발명의 장치를 도면 및 상세한 설명에서 설명하였지만, 본 발명은, 개시된 실시예에 제한되지 않고, 본 발명의 범주에서 벗어나지 않는 한도 내에서 수많은 변형이 있을 수 있다는 것을 이해해야 한다.

Claims (13)

1. 피에조 저항 반도체 센서 게이지를 형성하기 위한 방법에 있어서,

   대향하고 있는 두 면을 갖는 기판의 적어도 제1 면을 준비하는 단계와,

   상기 기판의 제1 면 상에 유전성 절연층을 피착시키는 단계와,

   상기 유전성 절연층의 상부 상에 도핑된 반도체 층-상기 반도체 층은 피착 후 높은 비저항을 가짐-피착시키는 단계와,

   상기 도핑된 반도체 층에서의 선택된 하나 이상의 영역들을 상기 선택된 영역들에서의 상기 반도체 층의 비저항이 감소되도록 어닐링시킴으로써 어닐링된 상기 반도체 층을 포함하는 하나 이상의 센서 게이지가 상기 선택된 영역들 내에 형성되는 단계와,

   상기 어닐링 단계에서 생긴 표면 산화물 및/또는 오염물질들을 제거시키는 단계와,

   상기 반도체 층의 상기 선택된 영역들에 인접하여 전기 컨택트들-상기 컨택트들은 상기 하나 이상의 선택된 영역들의 적어도 일부 상에 배치됨-을 형성하는 단계

   를 포함하는 방법.
2. 제1항에 있어서, 상기 기판은 그 기판면들 중 적어도 하나에 형성된 정렬 수단을 갖는 방법.
3. 제1항에 있어서, 상기 기판은 그 기판면들 중 적어도 하나에 형성된 정렬 수단을 가지며, 상기 정렬 수단은 노치, 러그, 및 마크로 이루어지는 그룹으로 형성된 기계적인 장치인 방법.
4. 제1항에 있어서, 상기 기판 준비 단계는 적어도 상기 제1 면을 그라인딩하는 단계, 랩핑하는 단계, 세정하는 단계, 및 건조시키는 단계를 포함하는 방법.
5. 제1항에 있어서, 상기 유전성 절연층을 피착시키는 단계는 플라즈마 증강된 화학 기상 피착 처리를 통해 질화 실리콘, 이산화 실리콘 및 이들의 혼합물로 이루어진 그룹에서 선택된 재료로 형성된 절연층을 기상 피착시키는 단계를 포함하는 방법.
6. 제1항에 있어서, 상기 전기 컨택트들을 제공한 후에 상기 전기 컨택트들 및 상기 도핑된 반도체 층 상에 패시베이션 층을 제공하는 단계를 더 포함하는 방법.
7. 제1항에 있어서, 상기 유전성 절연층의 상부 상에 도핑된 반도체 층을 피착시키는 단계는 플라즈마 증강된 화학 기상 피착 처리를 통해 도핑된 비정질/다결정 실리콘 재료층을 기상 피착시키는 단계를 포함하는 방법.
8. 제1항에 있어서, 상기 반도체 층의 부분들을 어닐링하는 단계는 상기 도핑된 반도체 층의 하나 이상의 선택된 부분들 상에 레이저 빔을 조사시켜 상기 도핑된 반도체 층이 높은 도전율을 갖도록 어닐링시킴으로써 상기 센서를 형성하는 단계를 포함하는 방법.
9. 제1항에 있어서, 상기 기상 피착 단계는 플라즈마 증강된 화학 기상 피착 처리를 통해 행해지는 방법.
10. 개구를 커버하는 가요성 기판을 구비한 피에조 저항 센서에 있어서,

    상기 개구는 매질과 유동성으로 연결되어 있으며, 상기 가요성 기판은 상기 매질의 변화에 따라 유연해 질 수 있으며, 상기 기판은 정렬 장치와 제1 및 제2 면을 가지며, 상기 제1 면 상에는 유전성 절연층이 형성되어 있으며, 상기 유전성 절연층은 상기 유전성 절연층의 상부면에 일체로 결합된 고 저항성의 도핑된 반도체 재료층을 가지며, 상기 반도체 재료층은 어닐링되어 도전성의 피에조 저항 센서를 형성하는 하나 이상의 부분을 가지며, 상기 센서는 제1 및 제2 단, 상기 반도체 재료층의 표면에 결합되어 상기 제1 및 제2 단 각각을 피복하는 금속 컨택트들, 상기 금속 컨택트들간의 전기 코넥터, 및 전기 저항 측정용 장치를 포함하는 피에조 저항 센서.
11. 제10항에 있어서, 상기 센서는 압력차를 모니터링하는 데 사용되며, 상기 매질은 기체 및 액체로 이루어진 그룹에서 선택되는 피에조 저항 센서.
12. 제10항에 있어서, 상기 유전성 절연층 및 상기 반도체 재료층은 기상 피착 처리에 의해 형성되는 피에조 저항 센서.
13. 제10항에 있어서, 상기 반도체 재료층과 상기 금속 컨택트들 상에 도포된 패시베이션층을 더 포함하는 피에조 저항 센서.