KR20020009098A - 반도체 장치의 비아홀 형성 방법 - Google Patents
반도체 장치의 비아홀 형성 방법 Download PDFInfo
- Publication number
- KR20020009098A KR20020009098A KR1020000042413A KR20000042413A KR20020009098A KR 20020009098 A KR20020009098 A KR 20020009098A KR 1020000042413 A KR1020000042413 A KR 1020000042413A KR 20000042413 A KR20000042413 A KR 20000042413A KR 20020009098 A KR20020009098 A KR 20020009098A
- Authority
- KR
- South Korea
- Prior art keywords
- via hole
- film
- forming
- etching
- teos
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims abstract description 30
- 239000002184 metal Substances 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 238000001312 dry etching Methods 0.000 claims abstract description 13
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims abstract description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000003292 glue Substances 0.000 description 3
- 241000258957 Asteroidea Species 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 238000010943 off-gassing Methods 0.000 description 2
- 229920002472 Starch Polymers 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 235000019698 starch Nutrition 0.000 description 1
- 239000008107 starch Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 건식 식각을 사용하는 비아홀의 형성 방법에 관한 것으로, 제 1 금속 배선이 형성된 반도체 기판 상에 제 1 PE-TEOS막, 유동성 산화막 및 제 2 PE-TEOS막을 차례로 적층시켜 층간절연막을 형성한다. 포토레지스트 패턴을 식각 마스크로 제 1 금속 배선이 노출되도록 층간절연막을 건식 식각하여 비아홀을 형성한다. 비아홀 개구부를 RF 식각하여 비아홀의 상부 직경이 하부 직경에 비해 확장되도록 한다. 이와 같은 방법에 의하면, 비아홀 형성시 건식 식각만을 사용하므로 층간절연막에 결함이 발생하는 것을 방지할 수 있고, 공정 단계를 축소시킬 수 있다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로는 하부 금속 배선과 상부 금속 배선을 접속시키기 위한 비아홀 형성 방법에 관한 것이다.
반도체 장치에서 단위 소자들을 전기적으로 연결시키는 금속 배선이 다층 구조로 형성되면서, 하부 금속 배선과 상부 금속 배선을 연결하기 위해 비아를 형성한다. 이때, 하부 금속 배선과 상부 금속 배선을 절연시키기 위한 층간절연막으로 유동성 산화막(flowable oxide; FOX)을 사용한다. 유동성 산화막은 갭 필링(gap filling) 및 평탄화 특성이 우수하고 유전율이 낮다는 장점이 있지만, 흡습성이 강하고 아웃개싱(outgassing)이 발생하는 문제가 있다.
이하, 도 1a 내지 도 1f 및 도 2를 참조하여 종래 기술의 문제점을 설명한다.
도 1a 내지 도 1f는 종래 기술에 의한 비아홀 형성 방법을 설명하기 위한 단면도들이고, 도 2 는 종래 기술의 문제점을 설명하기 위한 비아홀의 단면도이다.
도 1a를 참조하면, 제 1 금속 배선(12)이 형성된 반도체 기판(10) 전면에 제 1 PE-TEOS(plasma enchanced tetraethylorthosilicate)막(14), 유동성 산화막(15) 및 제 2 PE-TEOS막(16)을 차례로 적층하여 제 1 금속 배선(12)을 덮는 층간절연막(17)을 형성한다.
도 1b 내지 1d를 참조하면, 제 2 PE-TEOS막(16) 상에 포토레지스트막을 형성한 후 패터닝하여 비아홀(23)을 형성하기 위한 포토레지스트 패턴(20)을 형성한다. 포토레지스트 패턴(20)을 식각 마스크로 사용하여 제 2 PE-TEOS막(16)의 상부를 습식 식각하여 언더컷(22)을 형성한다. 이는 비아홀(23)의 개구부를 충분히 넓게 형성하기 위한 것으로, 비아를 형성하는 후속 공정에서 비아홀(23) 내부를 보이드 없이 채우기가 용이해진다. 이어서, 제 2 PE-TEOS막(16), 유동성 산화막(15) 및 제 1 PE-TEOS막(14)을 차례로 건식 식각하여 제 1 금속 배선(12)의 소정 영역을 노출시키는 비아홀(23)을 형성한다.
도 1e를 참조하면, 포토레지스트 패턴(20)을 제거한 후, RF(radio frequency) 식각으로 비아홀(23)의 내측벽 및 비아홀(23) 바닥에 노출된 제 1 금속 배선(12)의 표면을 식각한다. 그러면, 습식 식각 및 건식 식각을 진행하면서 형성된 비아홀(23) 내측벽의 굴곡이 완만해지고, 제 1 금속 배선(12)의 상부에 형성된 산화막이 제거된다.
도 1f를 참조하면, 비아홀(23)을 포함하는 반도체 기판(10) 전면에 글루 레이어(glue layer)인 티타늄막(24)을 형성한 후 티타늄막(24) 상에 제 2 금속 배선용 도전막(25), 예를 들어 알루미늄막을 형성한다.
이후, 패터닝 공정으로 도전막(25)을 식각하여 비아홀(23)을 채우는 비아 및 비아를 덮는 제 2 금속 배선을 형성한다.
이와 같은 종래 기술에 의하면, 도 2에 도시된 바와 같이, 비아홀(23)의 개구부를 확장시키기 위한 습식 식각시에 사용되는 용액 성분들이 제 2 PE-TEOS막(16)의 내부에 형성된 핀홀(pin hole)들을 통하여 유동성 산화막(15)으로 침투하게 된다. 그러면, 식각 용액들에 의해 유동성 산화막(15)의 일부분이 불가사리 형태로 식각되는 불가사리 결함이 생성된다.
이후, 불가사리 결함이 형성된 비아홀(23) 내부에 알루미늄막(25)을 형성하면 유동성 산화막(15)의 결함 부위에서 발생하는 아웃개싱(outgassing)에 의해 알루미늄막(25)이 팽창하여 인접한 알루미늄 배선 간에 브리지(bridge)가 유발된다.
뿐만 아니라, 식각 용액들에 의해 유동성 산화막(15)이 식각된 부분에는 글루 레이어인 티타늄막(24)이 제대로 형성되지 못한다. 따라서, 비아홀(23)을 채우는 알루미늄막(25)을 형성할 때, 비아홀(23)의 내부가 완전히 채워지지 않는 불량이 발생하게 된다.
본 발명은 상술한 제반 문제를 해결하기 위해 제안된 것으로, 습식 식각을 사용하지 않고 건식 식각만을 사용하는 비아홀 형성 방법을 제공하는 데 그 목적이 있다.
도 1a 내지 도 1f은 종래 기술에 의한 비아홀 형성 방법을 설명하기 위한 단면도들이다.
도 2는 종래 기술의 문제점을 설명하기 위한 비아홀의 단면도이다.
도 3a 내지 도 3e는 본 발명의 실시예에 의한 비아홀 형성 방법을 설명하기 위한 단면도들이다.
*도면의 주요 부분에 대한 부호의 설명
10, 100 : 반도체 기판 12, 102: 제 1 금속 배선
14, 104 : 제 1 PE-TEOS막 15, 105 : 유동성 산화막
16, 106 : 제 2 PE-TEOS막 20, 120 : 포토레지스트 패턴
23, 122 : 비아홀 24, 124 : 티타늄막
25, 125 : 도전막
(구성)
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 비아홀 형성 방법은, 반도체 기판의 소정 영역에 금속 배선을 형성하고 금속 배선을 덮는 층간절연막을 형성한다. 이때, 층간절연막은 제 1 PE-TEOS막, 유동성 산화막 및 제 2 PE-TEOS막을 차례로 적층시켜 형성한다. 상기 층간절연막 상에 포토레지스트 패턴을 형성한 후 상기 포토레지스트 패턴을 식각마스크로 상기 층간절연막을 건식 식각하여 상기 금속 배선의 소정 영역을 노출시키는 오프닝을 형성한다. RF 식각을 사용하여 상기 오프닝의 개구부를 경사지게 식각하여 상기 오프닝의 상부 직경이 하부 직경에 비해 상대적으로 크게 형성되도록 한다. 따라서, 건식 식각만을 사용하는공정으로 비아홀을 형성할 수 있게 된다.
(실시예)
이하, 도 3a 내지 도 3e를 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3a 내지 도 3e는 본 발명의 실시예에 의한 비아홀 형성 과정을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 반도체 기판(100)의 소정 영역에 제 1 금속 배선(102)을 형성한다. 제 1 금속 배선(102)을 포함하는 반도체 기판(100) 전면에 콘포말한 제 1 PE-TEOS막(104)을 형성한다. 제 1 PE-TEOS막(104) 상에 유동성 산화막(105)을 형성하여 평탄화한 후 유동성 산화막(105) 상에 제 2 PE-TEOS막(106)을 형성한다. 그러면, 제 1 금속 배선(102)을 전기적으로 절연시키기 위한 층간절연막(107)이 완성된다.
도 3b 및 3c를 참조하면, 제 2 PE-TEOS막(106) 상에 포토레지스트막을 형성한 후 패터닝하여 포토레지스트 패턴(120)을 형성한다. 포토레지스트 패턴(120)을 식각 마스크로 사용하여 제 2 PE-TEOS막(106), 유동성 산화막(105) 및 제 1 PE-TEOS막(104)을 차례로 건식 식각하여 제 1 금속 배선(102)의 소정 영역을 노출시키는 비아홀(122)을 형성한다. 이후, 산소 플라즈마 애싱(O2plasma ashing) 공정으로 포토레지스트 패턴(120)을 제거한다.
도 3d를 참조하면, 본 발명의 특징으로, 비아홀(122)의 개구부를 이루는 제 2 PE-TEOS막(106)의 상부를 건식 식각하여, 비아홀(122)의 개구부를 확장시키는 공정을 진행한다. 건식 식각은 예를 들어, 아르곤 가스를 사용하는 RF(radio frequency) 식각으로 실시한다. 이때, RF 식각의 공정 조건들을 조절하여, 비아홀(122)의 개구부가 경사지게 식각될 수 있도록 한다. 구체적으로, 통상적인 RF 식각 공정에 비해 공정 압력은 증가시키고, 반도체 기판(100)에 인가되는 바이어스는 감소시키는 것이 바람직하다.
비아홀(122)의 개구부를 확장시키기 위한 RF 식각 공정이 종료되면, 비아홀(122)의 내측벽 및 노출된 제 1 금속 배선(102) 상에 형성된 산화막을 제거하기 위한 추가 RF 식각을 진행한다. 이러한 추가 식각 공정은 비아홀(122)의 개구부를 확장시키기 위해 진행되었던 식각 공정에 비해 공정 압력은 감소시키고 반도체 기판(100)에 인가되는 바이어스는 증가시킨 조건 하에서 진행하는 것이 바람직하다. 그러면, 비아홀(122) 내측벽의 굴곡이 완만해지고, 제 1 금속 배선(102)의 표면에 형성된 산화막도 제거된다.
도 3e를 참조하면, 개구부가 확장된 비아홀(122)이 형성된 결과물 전면에 글루 레이어인 티타늄막(124)을 콘포말하게 형성한다. 티타늄막(124) 상에 비아홀(122)을 채우도록 도전막(125), 예를 들어 알루미늄막을 형성한다.
이후, 도전막(125) 및 티나늄막(124)을 패터닝하여 비아홀(122) 내부를 채우는 비아 및 비아를 덮는 제 2 금속 배선을 형성한다.
종래 기술에 의하면, 비아홀을 형성하는 공정이 비아홀의 개구부를 확장시키기 위한 습식 식각 및 후속 건식 식각을 통하여 진행되어, 습식 식각시의 식각 용액이 층간절연막을 손상시키는 문제가 발생하였다. 이에 반해, 본 발명은 RF 식각의 공정 조건을 변화시켜 비아홀(122)의 개구부가 확장되도록 함으로써, 건식 식각만을 사용하여 비아홀(122)을 형성할 수 있게 된다.
본 발명은 건식 식각만을 사용하여 비아홀을 형성함으로써, 층간절연막이 손상되는 것을 방지할 수 있으므로, 소자의 신뢰성을 향상시키는 효과가 있다.
또한, 기존의 습식 식각과 건식 식각을 사용하는 경우에 비해 공정 단계를 축소시킬 수 있으므로, 공정을 단순화하고 생산성을 향상시키는 효과가 있다.
Claims (3)
- 반도체 기판의 소정 영역에 금속 배선을 형성하는 단계;상기 금속 배선을 포함하는 상기 반도체 기판 전면에 층간절연막을 형성하는 단계;상기 층간절연막 상에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 층간절연막을 건식 식각하여 상기 금속 배선의 소정 영역을 노출시키는 오프닝을 형성하는 단계;상기 포토레지스트 패턴을 제거하는 단계; 및상기 오프닝의 개구부를 경사지게 건식 식각하여 상기 오프닝의 상부 직경이 하부 직경에 비해 상대적으로 크게 형성되도록 하는 단계를 포함하는 반도체 장치의 비아홀 형성 방법.
- 제 1 항에 있어서,상기 층간절연막은 제 1 PE-TEOS(plasma enhanced tetraethylorthosilicate)막, 유동성 산화막(flowable oxide) 및 제 2 PE-TEOS막을 적층시켜 형성하는 것을 특징으로 하는 반도체 장치의 비아홀 형성 방법.
- 제 1 항에 있어서,상기 건식 식각은 아르곤 가스를 사용하는 RF(radio frequency) 식각으로 진행하는 것을 특징으로 하는 반도체 장치의 비아홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000042413A KR20020009098A (ko) | 2000-07-24 | 2000-07-24 | 반도체 장치의 비아홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000042413A KR20020009098A (ko) | 2000-07-24 | 2000-07-24 | 반도체 장치의 비아홀 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020009098A true KR20020009098A (ko) | 2002-02-01 |
Family
ID=19679554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000042413A KR20020009098A (ko) | 2000-07-24 | 2000-07-24 | 반도체 장치의 비아홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020009098A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707576B1 (ko) * | 2005-06-03 | 2007-04-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 비아홀 형성 방법 |
| CN110880503A (zh) * | 2018-09-05 | 2020-03-13 | 三星电子株式会社 | 集成电路器件 |
-
2000
- 2000-07-24 KR KR1020000042413A patent/KR20020009098A/ko not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707576B1 (ko) * | 2005-06-03 | 2007-04-13 | 동부일렉트로닉스 주식회사 | 반도체 소자의 비아홀 형성 방법 |
| CN110880503A (zh) * | 2018-09-05 | 2020-03-13 | 三星电子株式会社 | 集成电路器件 |
| US10879244B2 (en) | 2018-09-05 | 2020-12-29 | Samsung Electronics Co., Ltd. | Integrated circuit device |
| US11329044B2 (en) | 2018-09-05 | 2022-05-10 | Samsung Electronics Co., Ltd. | Integrated circuit device |
| US11776962B2 (en) | 2018-09-05 | 2023-10-03 | Samsung Electronics Co., Ltd. | Method of manufacturing integrated circuit device |
| CN110880503B (zh) * | 2018-09-05 | 2024-03-08 | 三星电子株式会社 | 集成电路器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6313026B1 (en) | Microelectronic contacts and methods for producing same | |
| KR100707576B1 (ko) | 반도체 소자의 비아홀 형성 방법 | |
| US5407862A (en) | Method for manufacturing fine-structured stacked connection layer | |
| JPH05267209A (ja) | 集積回路におけるコンタクトビア製造方法 | |
| JP2003142576A (ja) | 半導体装置およびその製造方法 | |
| KR20020009098A (ko) | 반도체 장치의 비아홀 형성 방법 | |
| KR100684432B1 (ko) | 금속-절연체-금속 커패시터의 제조 방법 | |
| KR100528070B1 (ko) | 콘택 플러그 및 스텍 비아 제조 방법 | |
| KR20010113152A (ko) | 반도체 장치의 비아홀 형성 방법 | |
| KR100720518B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100395907B1 (ko) | 반도체소자의 배선 형성방법 | |
| JP2001291766A (ja) | 半導体装置およびその製造方法 | |
| KR100338115B1 (ko) | 반도체소자의금속층형성방법 | |
| JP3196847B2 (ja) | 配線構造及びその製造方法 | |
| KR100870332B1 (ko) | 반도체 소자의 컨택트 홀 형성 방법 | |
| KR100439477B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR100480591B1 (ko) | 다마신 공정에 의해 평탄화된 다층 배선 구조를 갖는 반도체장치의 제조방법 | |
| KR20000015122A (ko) | 반도체 소자의 바이어 컨택 형성 방법 | |
| KR100443515B1 (ko) | 비아홀 형성 방법 | |
| KR100338605B1 (ko) | 반도체디바이스의콘택홀형성방법 | |
| KR100253326B1 (ko) | 반도체소자의 제조방법 | |
| KR100480580B1 (ko) | 질소가스를사용하여반도체소자의비아홀을형성하는방법 | |
| KR100532749B1 (ko) | 반도체 소자의 다층 금속 배선의 제조 방법 | |
| KR20050045375A (ko) | 듀얼 다마신 패턴 형성 방법 | |
| KR19990018380A (ko) | 반도체 장치의 금속 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |