KR200152648Y1 - 반도체 디바이스 트래이 - Google Patents

반도체 디바이스 트래이 Download PDF

Info

Publication number
KR200152648Y1
KR200152648Y1 KR2019950014412U KR19950014412U KR200152648Y1 KR 200152648 Y1 KR200152648 Y1 KR 200152648Y1 KR 2019950014412 U KR2019950014412 U KR 2019950014412U KR 19950014412 U KR19950014412 U KR 19950014412U KR 200152648 Y1 KR200152648 Y1 KR 200152648Y1
Authority
KR
South Korea
Prior art keywords
semiconductor device
tray
arc
lead
protruding
Prior art date
Application number
KR2019950014412U
Other languages
English (en)
Other versions
KR970003264U (ko
Inventor
김진확
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR2019950014412U priority Critical patent/KR200152648Y1/ko
Publication of KR970003264U publication Critical patent/KR970003264U/ko
Application granted granted Critical
Publication of KR200152648Y1 publication Critical patent/KR200152648Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67333Trays for chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

본 고안은 다수개의 반도체디바이스를 수납하기 위한 반도체디바이스 트래이에 관한 것으로, 중심부분에는 반도체디바이스 저면과 접촉되는 돌출된 바닥면이 형성되고, 가장자리 부분에는 반도체디바이스 리드가 삽입되는 리드삽입홈이 형성된 각각의 호와, 반도체 디바이스 몸체의 각 모서리에 대응하는 호 내측벽에 형성되어 상기 반도체 디바이스를 지지고정시키는 돌출안내부를 포함하여 이루어진 것이 특징이다.
따라서, 본 고안에서는 디바이스가 돌출 안내부를 따라 정확한 위치에 놓임으로써 리드의 휨 방지는 물론, 잘못 놓여 디바이스 윗부분이 트래이보다 높게 올라오는 일이 없어 적재시 트래이와 트래이 사이의 틈이 발생하는 것을 줄일 수 있다. 이는 사람이 손으로 정리해 주는 과정을 없앰으로써 인력절감의 효과도 거둘 수 있다.

Description

반도체 디바이스 트래이
제1도는 종래의 반도체 디바이스 트래이를 도시한 도면.
제2도는 본 고안의 반도체 디바이스 트래이를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
11,21 : 반도체 디바이스 12,22 : 호(壕) 바닥면
13,23 : 리드 삽입홈 24 : 돌출 안내부
본 고안은 다수개의 반도체디바이스를 수납하기 위한 반도체디바이스(Tray)에 관한 것으로, 특히 트래이에 디바이스가 잘못 놓이게 되어 리드의 휨이나 불필요한 정리 작업을 해야 하는 것을 방지하기에 적당하도록 한 반도체 디바이스 트래이에 관한 것이다.
제1도는 종래의 반도체 디바이스 트래이를 도시한 도면으로,(a)는 종래의 반도체 디바이스 트래이 일부의 평면도이고, (b)와 (c)는 A-A'의 단면도로써 특히 (c)도는 디바이스가 정위치에 놓이지 않은 경우를 도시한 것이다.
도면을 참조하여 간단히 설명하면, 제1도 (a)와 (b)에서 알 수 있는 것과 같이 종래의 반도체 디바이스 트래이는 반도체 디바이스(11)가 삽입되어 저면(12)에 반도체 디바이스의 바닥면이 접하는 다수개의 정열된 호(壕)로써 호 내부에 리드 삽입홈(13)이 형성된 형태이다.
그런데 종래의 반도체 디바이스 트래이는 제1도의 (c)에 도시한 바와 같이, 핸들러 오차에 의해 디바이스(11)가 정위치에 놓이지 않을 경우, 또는 유동에 의해 디바이스(11)가 정위치에서 이탈할 경우에 리드가 휘어지게 되는 문제점이 있다. 즉 이러한 정위치에서 이탈은 제1도의 (c)의 오른쪽의 디바이스(11)와 같이 디바이스(11)가 트래이 상으로 불거지는 경우가 발생하고 따라서 다수개의 트래이를 겹치게 적재할 시에 리드의 휨의 발생과, 또한 적재상태의 불안정을 야기하게 된다.
따라서 작업자가 일일이 손으로 정리를 하여야 하는 불편한 점이 있었다.
본 고안은 이와 같은 문제점을 감안하여 안출된 것으로, 디바이스가 디바이스 호에 놓여진 상태에서 정위치에서 이탈하는 것을 방지하여 정위치 이탈에 따른 상술한 종래의 반도체 디바이스 트래이의 문제점을 해소하고자 한다.
본 고안은 다수개의 반도체디바이스를 수납하기 위한 반도체디바이스 트래이에 있어서, 중심부분에는 반도체디바이스 저면과 접촉되는 돌출된 바닥면이 형성되고, 가장자리 부분에는 반도체디바이스 리드가 삽입되는 리드삽입홈이 형성된 각각의 호와, 반도체 디바이스의 각 모서리에 대응하는 호 내측벽에 형성되어 상기 반도체 디바이스를 지지고정시키는 돌출안내부를 포함하여 이루어진 것이 특징이다.
여기에서, 돌출 안내부는 호의 안쪽으로 향하는 경사가 형성되며, 반도체 디바이스 저면이 호 바닥면에 접할 시에 반도체 디바이스의 각 모서리에 접하도록 형성된다.
이하 첨부한 도면을 참조하여 본 고안의 일실시예를 상세히 설명하면 다음과 같다.
제2도는 본 고안의 반도체 디바이스 트래이의 일부를 도시한 도면으로, (a)는 본 고안의 반도체 디바이스 트래이 일부의 평면도이고, (b)는 B-B'의 단면도이고, (c)는 C-C'의 단면도이고, (d)는 제1도의 20 부분을 확대도시한 사시도이다.
본 고안의 트래이는 제1도의(a) 내지(d)와 같이, 반도체디바이스가 수납되는 공간인 다수개인 호와, 호 주변에 형성된 돌출안내부(24)로 구성된다.
호에는 반도체디바이스(21) 저면과 접촉되는 돌출된 바닥면(22)이 형성되고, 그 가장자리 부분에는 반도체디바이스 리드가 삽입되는 리드삽입홈(23)이 형성된다.
돌출안내부(24)는 반도체 디바이스의 각 모서리에 대응하는 호 내측벽에 형성되어 반도체 디바이스를 지지고정시키는 역할을 한다.
돌출안내부(24)는 호의 안쪽으로 향하는 경사지게 형성되며, 제2도(c)에서 알 수 있는 것과 같이, 반도체 디바이스(21) 저면이 호 바닥면(22)에 접할 시에 반도체 디바이스(21)의 각 모서리에 접하도록 형성하면 된다.
따라서, 오차에 의해 약간 다른 위치에 놓더라도 경사진 돌출 안내부(24)를 따라 반도체 디바이스(21)가 미끄러져 들어감으로써 정확한 위치에 놓일 수 있고, 또한 이동시에도 디바이스의 흔들림을 줄일 수 있다.
첨부한 도면에서는 QFP(Quad Flat Package) 타입을 실시예로 도시하였으나, SOP(Small Outline Package) 타입에도 본 고안은 적용된다.
본 고안은 다음과 같은 개선효과가 있다.
디바이스가 돌출 안내부를 따라 정확한 위치에 놓임으로써 리드의 휨 방지는 물론, 잘못 놓여 디바이스 윗부분이 트래이보다 높게 올라오는 일이 없어 적재시 트래이와 트래이 사이의 틈이 발생하는 것을 줄일 수 있다. 이는 사람이 손으로 정리해 주는 과정을 없앰으로써 인력절감의 효과도 거둘 수 있다.

Claims (3)

  1. 다수 개의 반도체디바이스를 수납하기 위한 반도체디바이스 트래이에 있어서, 중심부분에는 반도체디바이스 저면과 접촉되는 돌출된 바닥면(22)이 형성되고, 가장자리 부분에는 반도체디바이스 리드가 삽입되는 리드삽입홈(23)이 형성된 각각의 호와, 상기 반도체 디바이스(21)의 각 모서리에 대응하는 상기 호 내측벽에 각각 형성 되어, 상기 디바이스 각 모서리와 접촉되면서 상기 반도체 디바이스를 지지 고정시키는 돌출안내부(24)를 포함하여 이루어진 반도체 디바이스 트래이(Tray).
  2. 제1항에 있어서, 상기 돌출안내부(24)는 상기 호의 안쪽으로 향하는 경사가 형성된 것이 특징인 반도체 디바이스 트래이(Tray).
  3. 제2항에 있어서, 상기 돌출 안내부(24)는 상기 반도체 디바이스(21) 저면이 상기 호 바닥면에 접할 시에 상기 반도체 디바이스의 각 모서리에 접하는 것이 특징인 반도체 디바이스 트래이(Tray).
KR2019950014412U 1995-06-23 1995-06-23 반도체 디바이스 트래이 KR200152648Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950014412U KR200152648Y1 (ko) 1995-06-23 1995-06-23 반도체 디바이스 트래이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950014412U KR200152648Y1 (ko) 1995-06-23 1995-06-23 반도체 디바이스 트래이

Publications (2)

Publication Number Publication Date
KR970003264U KR970003264U (ko) 1997-01-24
KR200152648Y1 true KR200152648Y1 (ko) 1999-07-15

Family

ID=19416285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950014412U KR200152648Y1 (ko) 1995-06-23 1995-06-23 반도체 디바이스 트래이

Country Status (1)

Country Link
KR (1) KR200152648Y1 (ko)

Also Published As

Publication number Publication date
KR970003264U (ko) 1997-01-24

Similar Documents

Publication Publication Date Title
KR101257950B1 (ko) 밀봉부재, 및 이것을 사용한 기판수납용기
JPS63117443A (ja) 回路モジュ−ル用のホルダ
KR20090086520A (ko) 기판 수납 용기
US6769549B2 (en) Embossed carrier tape for electronic devices
JP2006008209A (ja) 半導体装置用トレイ及び半導体装置
KR20030090703A (ko) 박형 웨이퍼 인서트
US4980635A (en) Integrated circuit package carrier
KR200152648Y1 (ko) 반도체 디바이스 트래이
US4760917A (en) Integrated circuit carrier
KR20020061158A (ko) 전기장치용 용기
US5437557A (en) IC socket
US5238110A (en) Secured PLCC package tray
US6793514B2 (en) IC socket
JPH05291389A (ja) 平面状基板の収納装置に用いる基板ガイド治具
JPH05338685A (ja) 平面状基板の収納装置
KR0119742Y1 (ko) 패키지 트레이
KR100374150B1 (ko) 반도체 패키지 운반용 캐리어
JP2682299B2 (ja) Icソケット
KR0137927Y1 (ko) 반도체 패키지의 트레이
KR200169136Y1 (ko) 메터리얼 볼 그리드 어레이 패키지 보트(Material ball grid array package boat)
KR200266736Y1 (ko) 웨이퍼 카세트
JPH0645483A (ja) Icキャリア
JPS5911658A (ja) 半導体装置
KR200203697Y1 (ko) 회로기판 보호용 쉴드케이스
KR930007178Y1 (ko) 반도체 집적회로 plcc 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050322

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee