KR20010114261A - 직교 디바이스의 부정합의 보상 - Google Patents

직교 디바이스의 부정합의 보상 Download PDF

Info

Publication number
KR20010114261A
KR20010114261A KR1020017014394A KR20017014394A KR20010114261A KR 20010114261 A KR20010114261 A KR 20010114261A KR 1020017014394 A KR1020017014394 A KR 1020017014394A KR 20017014394 A KR20017014394 A KR 20017014394A KR 20010114261 A KR20010114261 A KR 20010114261A
Authority
KR
South Korea
Prior art keywords
exchange
signals
orthogonal
mismatch
signal
Prior art date
Application number
KR1020017014394A
Other languages
English (en)
Other versions
KR100812941B1 (ko
Inventor
루시엔 요트. 브림스
아이제 체. 디지크만스
에릭 요트. 반데어즈반
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR20010114261A publication Critical patent/KR20010114261A/ko
Application granted granted Critical
Publication of KR100812941B1 publication Critical patent/KR100812941B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/008—Compensating DC offsets
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009—Compensating quadrature phase or amplitude imbalances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing
    • H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/326—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors
    • H03M3/338—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by averaging out the errors by permutation in the time domain, e.g. dynamic element matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/40—Arrangements for handling quadrature signals, e.g. complex modulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0016—Stabilisation of local oscillators

Abstract

예를 들면, 믹서 또는 시그마-델타 변조기일 수 있는 직교 디바이스의 I 및 Q 경로에서의 부정합의 효과를 감소시키기 위하여 상기 경로 상의 데이터는 빠른 속도로 스와핑된다(swap).

Description

직교 디바이스의 부정합의 보상{COMPENSATION OF MISMATCH IN QUADRATURE DEVICES}
이러한 직교 디바이스는 '완전히 집적된 수신기의 고성능 아날로그 프런트엔드를 위한 낮은-IF 토폴로지'(회로와 시스템-Ⅱ에 대한 IEEE 회보: 아날로그 및 디지털 신호 처리 Vol. 45, No. 3, 1998년 3월, PP 269-282, J. Crols와 M.S.J. Steyaert 공저)라는 제목의 아티클(article)에 알려져 있다. 예를 들면, IF 수신기, 특히 니어 제로 IF(Near Zero IF ; NZIF) 또는 제로 IF 수신기와 같은 RF 수신기에서는, 원하는 신호의 하측대파 및 상측대파가 제로 주파수에서 서로 스태킹되는(stack) 것을 방지하기 위하여 주파수 다운 변환이 직교 아키택쳐(quadrature architecture)에서 행해진다. 이 경우에서는 복조 경로인 I 및 Q 경로 모두에서의 신호 경로 성분의 정합(matching)이 원하는 신호에 대하여 반조되는(mirror) 신호가 얼마나 양호하게 억압되는(suppress)가를 결정한다. 특히 IF 수신기에서, 반조된 신호가 원하는 신호보다 진폭이 클 수 있기 때문에, 다상 필터와 같은, 더블 직교 구성(double quadrature configuration) 및/또는 영상 제거 필터의 형태인 추가적인 억압 수단(extra suppression means)이 필요할 수도 있다. 이동 전화와 같이 현재 사용되는 수신기에서 불량한 반조 억압으로부터 초래되는 크로스토그(crosstalk)는 매우 바람직하지 않은데, 그 이유는 수신기의 성능을 악화시키지 때문이다.
본 발명은 I 및 Q 신호 경로 및 부정합을 나타내는 대응하는 신호 경로 성분(component)을 포함하는 직교 디바이스(quadrature device)에 관한 것이다.
본 발명은 또한 상기 직교 디바이스를 포함하는 수신기, 송신기, 트랜시버, 변조기 또는 복조기 및 직교 디바이스에서의 I 및 Q 경로간의 부정합의 효과를 감소시키기 위한 방법에 관한 것이다.
도 1은 본 발명에 따른 방법을 설명하기 위해 본 발명의 직교 디바이스의 관련 부분을 나타내는 도면.
도 2는 본 발명에 따른 방법을 명백히 하기 위해 소위 ΣΔ 변조기로서 실현되고 예시되는 직교 디바이스를 나타내는 도면.
도 3a 및 3b는 DAC 샘플 주파수의 배수에 의해 생성된 데이터 비트 값을 나타내는 도면.
본 발명은 디바이스에 사용되는 해당 I 및 Q 신호 경로 성분의 있을 수 있는 부정합(mismatch)에 덜 영향을 받는 직교 디바이스를 제공하는 것이다.
게다가 본 발명에 따른 직교 디바이스는 I 및 Q 신호 경로에서 I 및 Q 신호를 교환하기 위한 스위칭 수단을 포함하는 것을 특징으로 한다. 따라서 본 발명에 따른 방법은 상기 부정합의 효과가 I 및 Q 신호 경로에서 I 및 Q 신호를 교환함으로써 감소되는 것을 특징으로 한다.
특히 I 및 Q 경로 각각에 있는 신호 경로 성분의 있을 수 있는 부정합으로부터 초래되는 불리한 진폭 및 위상 에러 효과는, 교대로 스위칭함으로써, 즉 I 및 Q 경로 각각에 인입되는 해당 I 및 Q 신호를 교환함으로써, 감소될 수 있다. 이러한 원리는 수신기, 송신기, 트랜시버, 전화기, 변조기 및 복조기와 같은 다양한 직교 통신 디바이스에 전용할 수 있는데, 이러한 원리에 따르면 상기 통신 디바이스의 특성은 스위칭 수단의 제조에 단지 응용함으로써 단순히 개선될 수 있다.
본 발명에 따른 직교 디바이스의 실시예는 신호 경로 성분이 증폭기, 감쇄기, 필터, 믹서, 디지털-아날로그 변환기(DAC) 또는 아날로그-디지털 변환기(ADC)등과 같은 변환기를 포함하는 것을 특징으로 한다.
이러한 신호 경로 성분 각각에서 일어나는 부정합 효과는 본 명세서에서 개시되는 스위칭 기술을 이용함으로써 감소될 수 있다.
본 발명에 따른 직교 디바이스의 다른 실시예는 직교 디바이스가 I 및 Q 피드백 경로와 I 및 Q 피드백 신호를 교환하기 위해 피드백 경로 상에 있는 D/A 변환기를 구비하는 시그마-델타 A/D 변환기라는 것을 특징으로 한다.
유리하게도 본 발명의 기술은 또한 시그마 델타 변조기에 응용될 수 있는데, 그러한 응용에 의하여 I 및 Q 피드백 경로 각각에 존재하는 진폭 및 위상 부정합 같은 부정합 효과가 이제 보상받게 된다.
본 발명은 또한 I 및 Q 데이터에 의존하는 I 및 Q 신호의 교환을 수행하기 위해 스위칭 수단을 갖춘 것을 특징으로 하는 직교 디바이스에 응용될 수 있다. 특히 시그마-델타 A/D 변환기에서 데이터에 의존하는 교환은 배타적 OR(exclusive OR)에 기초하여 수행된다.
배타적 OR에 기초한 I 및 Q 신호의 교환은 상기 부정합 효과를 감소시키는데, 유리하게도 상기 교환은 교환 주파수 주위에 존재하는 양자화 잡음의 신호 밴드에 다시 믹싱되는 것을 초래하지는 않는다. 따라서, 영상 밴드로부터 신호 밴드로의 어떠한 누설(leakage)도 존재하지 않는다. 데이터에 의존하는 신호 교환의 유일한 효과는 변조기의 출력 스펙트럼이 직교 경로 모두에서 동일한 작은 위상변이(phase turn)를 보인다는 것이다.
게다가 본 발명에 따른 방법은 상기 교환이 I 및 Q 신호의 대역폭을 초과하는 스위칭 주파수로 일어나는 것을 특징으로 한다.
이러한 방식에 따라 스위칭 주파수는 실제의 I 및 Q 신호 주파수와 간섭하지 않을 것이다.
본 발명의 기술은 또한 예컨대 아날로그-디지털 변환기에 응용될 수 있는데, 이에 의해 본 발명은, 직교 디바이스가 I 및 Q 출력 비트스트림(bitstream)을 생성하는 시그마 델타 변조기이고, 상기 출력 비트스트림으로부터의 I 및 Q 피드백 신호가 교환되는 것을 특징으로 한다.
일반적으로 본 발명에 따른 방법의 그 이외의 실시예는 상기 교환이 상기 비트스트림의 샘플링 주파수의 배수(multiple)인 속도를 갖는다는 것을 특징으로 한다.
이러한 배수는 디바이더(divider) 수단에 의해 샘플링 주파수 신호로부터 쉽게 생성될 수 있다.
데이터에 의존하는 스위칭은 본 발명에 따른 방법의 다른 실시예에서 가능한데, 이에 따르면 본 발명은 I 및 Q 신호의 교환은 각각의 I 및 Q 데이터 컨텐트(content)에 의존하여 일어나는 것을 특징으로 한다.
본 발명에 따른 방법의 바람직한 실시예는 I 및 Q 경로의 교환은 배타적 OR에 기초하여 일어나는 것을 특징으로 하는데, 이에 의해 I 및 Q 신호는, I 및 Q 데이터 비트 컨텐트에 따라 배타적 OR에서, 교대로 원래 상태로 피드백되거나 또는교환되어 피드백된다.
이제 본 발명에 따른 직교 디바이스 및 방법은 첨부된 도면을 참조하여 추가적인 유리한 점과 함께 설명될 것이다. 동일한 참조번호는 유사한 성분을 나타낸다.
도 1은 직교 디바이스(quadrature device)(1)의 일부분을 나타낸다. 이러한 직교 디바이스(1)는 I 신호 경로(I signal path)와 Q 신호 경로(Q signal path)를 각각 갖는 임의의 종류의 디바이스(1)일 수 있다. 이러한 직교 디바이스의 예는, 예컨대 전화기, 특히 이동 또는 휴대용 전화기와 같은 통신 디바이스에 응용이 가능한 변조기, 복조기, 믹서(mixer)를 들 수 있다. 통상 RF 직교 디바이스에서 주파수 변환이 일어난다. 상기 I 경로 및 Q 경로 각각에 포함된 성분의 전기적 특성의 부정합 때문에 영상 주파수의 결과적인 제거가 불량하다. 이러한 점이 특히 통신 디바이스에서 바람직하지 않은 신호 밴드간의 크로스토그(crosstalk)를 초래한다.
도 1에 도시된 I 및 Q 경로는 이득/변환 블록(2I 및 2Q)으로 각각 개략적으로 포함되도록 나타낸 증폭기, 감쇄기, 필터, 변환기 등을 포함한다. 원칙적으로 입력단(In)에서의 신호 입력은 동일하다. 그러나, 블록(2I 및 2Q)의 전기적 특성의 차이로 말미암아 직교 디바이스(1)의 나머지 부분에서 입력 신호의 진폭 부정합이 초래된다. 상기 블록(2I 및 2Q) 및 디바이스(1)가 잘 알려진 헤테로다인 IF 수신기(heterodyne IF receiver)에 응용된다면, 결과적인 입력 신호간의 진폭 부정합 및 위상 부정합은 신호 밴드로부터 신호 밴드의 영상 밴드로의, 그리고 그 반대로의 누설(leakage)을 초래할 것이다. 상기 디바이스 및 수신기의 다양한 가능한 실시예는 앞서 언급한 IEEE의 아티클(article)에서 발견할 수 있다.
도 1의 직교 디바이스(1)에는 개략적으로 도시된, 제어 가능한 스위치 배열 형태의 스위칭 수단(3)이 제공된다. 상기 제어 가능한 스위치는 상기 스위칭 수단(3)의 제어 입력단의 제어 신호(Fsw)에 의해 제어된다. 하나의 제어 위치에서 스위칭 수단(3)은 I 경로 및 Q 경로의 신호를 직접 왼쪽에서 오른쪽으로 연결시키며, 반면 다른 제어 위치에서는 I 신호는 Q 경로로 연결되고 Q 신호는 I 경로로 연결된다. 제어에 의한 위와 같은 I 및 Q 신호의 교환은 빠른 페이스로 일어나기 때문에 I 및 Q 신호의 컨텐트(content)는 그러한 교환에 의해 영향을 받지 않는다. 예를 들면, 신호가 이후에 기술할 ΣΔ 변조기와 같은 변조기에 인가될 때, 변조기의 영상 밴드로부터 신호 밴드로의, 그리고 그 반대로의 누설을 야기하는 I 및 Q 신호간의 임의의 진폭 부정합 및 위상 부정합은 이제 효과적으로 감소된다.
추가적으로 가능한 실시예에서, I 및 Q 경로 각각에는 두 개의 믹서(4I 및4Q)가 제공된다. 상기 믹서(4I 및 4Q)는 국부 발진기 입력단(5I 및 5Q)을 구비하는데, 상기 국부 발진기 입력단(5I 및 5Q)은 I 및 Q 제어 신호 스위칭 수단(6)을 통해 제어 신호 입력(Fsw)에 연결된다. 상기 믹서(4I 및 4Q)는 위상 및 진폭 에러를 발생시킬 수 있는데, 상기 에러는 I 및 Q 경로에 제어 가능한 스위칭 수단(3')을 삽입함으로써 또 다시 감소된다. 스위칭 수단(3')은, I 및 Q 신호 모두를, 교환되었다 하더라도, 각각의 적절한 제어 신호와 믹스하기 위하여, 제어 신호 스위칭 수단(6)과 동일한 신호(Fsw)에 의해 제어된다. 이러한 스위칭은 믹서(4I 및 4Q)에서의 위상 및 진폭 부정합의 효과를 감소시킨다. 이러한 감소의 적절한 기능을 위해서, 이득/변환 블록(2I 및 2Q)은 직교 믹서(4I 및 4Q)의 앞, 및/또는 후에 연결될 수 있음을 주목하여야 한다.
도 2는, 직교 디바이스에서의 신호 경로간의 임의의 부정합의 효과를 감소시키기 위한 방법 및 디바이스(1)를 더 명료하게 하기 위하여, 소위 시그마 델타(ΣΔ) 변조기로서 구현되고 예시된 직교 디바이스(1)를 도시한다. GSM 전화 채널에서 통신 디바이스의 A/D 변환을 위해 예로서 사용될 수 있는 직교 변조기 디바이스(1)는 직교 루프필터(7), 두 개의 AD 변환기(8I 및 8Q) 및 변조기의 피드백 루프에 연결된 두 개의 DA 변환기(9I 및 9Q)를 더 포함한다. 그 경우에 복합(complex) 데이터 출력 스트림(I 및 Q)은, 0Hz에서 200KHz의 신호 밴드를 예를 들면, 한정한다. 이 경우, 부정합의 두 가지 주된 원인, 즉 (도 1의 방법 및 디바이스에 의해 감소되는)입력단(Iin 및 Qin)의 I 및 Q 입력 신호간의 위상 및 진폭 부정합과 (도 2의 방법 및 디바이스에 의해 처리되는)변조기(1)의 피드백 루프에 있는 DA 변환기(9I및 9Q)로부터의 I 및 Q 피드백 신호의 위상 및 진폭 부정합은 구별될 수 있다. 도 1의 실시예의 출력단(Iout 및 Qout)이 도 2의 실시예의 입력단(Iin 및 Qin)에 연결되도록, 도 1 및 도 2의 실시예가 또한 결합될 수 있다는 것을 주목하여야 한다. 상기 부정합 모두는 바람직하지 않은 영상 밴드 신호의 신호 밴드로의 누설 및 양자화 잡음을 발생시킨다. 이처럼 도입되는 부정합 에러는, 뒤따르는 실제적인 예에서 설명되는 바와 같이, 심각할 수 있다. 대표적인 영상 제거는 1퍼센트 부정합에서 대략 -45dB이다. 변조기 입력 신호는 -90dB로 작지만, 영상 신호는 40dB에서 50dB로 더 강할 수 있다. 이 경우에, 신호 밴드로 누설된 영상 신호가 원하는 신호만큼 강하다.
DAC(9I 및 9Q)의 전과 후에 포함된 제어 가능한 스위칭 수단(3'' 및 3''')에 의하여 I 및 Q의 경로를 교환함으로써, 영상 제가가 개선될 수 있다. 이 경우에, DAC의 제어 입력(10' 및 10'') 상의 제어는 I 및 Q 디지털 데이터에 종속된다. 게다가 제어 입력(10' 및 10'')은 배타적 OR 수단(Exclusive OR means)(11)을 통하여 각각의 데이터 I 및 데이터 Q 출력에 연결된다. 예를 들면, 배타적 OR 수단(11)은 스위칭 수단(3'' 및 3''')을 제어하여, 디지털 데이터 I 및 Q 신호의 논리 레벨이 다르면 I 및 Q 피드백 경로가 교환되고, I 및 Q 신호의 논리 레벨이 동일하면 I 및 Q 피드백 경로가 교환되지 않는다. 그와 함께, DAC(9I 및 9Q)간의 부정합이 그 원인인 피드백 루프에서의 부정합은 변조된 데이터에 종속되어 영상 간섭 및 양자화 잡음 교란을 감소시킨다. DAC 부정합의 주된 원인은 DAC 내부 소자간의 부정합 때문인데, 이러한 부정합의 효과는 감소될 수 있다. 이러한 DAC 내부 소자의 예는 저항기, 축전기, 전류 소스 및/또는 전압 소스이다. 사용되는 소자의 종류는 고려되는 DAC의 특정 구현에 따라 다르다.
바람직하게는, 교환 속도(exchange rate)는 ADC의 샘플링 주파수의 배수일 수 있다. 실제적인 변형에서, I 및 Q 데이터비트 스트림의 샘플 주기(Ts)의 처음 반 동안 DAC(9I)는 I 피드백 경로에 있는 반면, DAC(9Q)는 Q 피드백 경로에 있도록, 교환 속도가 정해질 수 있다. 샘플 주기의 나머지 반 동안, DAC(9I)는 Q 피드백 경로에 있고 DAC(9Q)는 I 피드백 경로에 있다. 이러한 식으로 반 비트 주기 모두 동안 평균 비트 값은 동일하게 유지된다. 이런 상황은 도 3a에 도시되어 있다. 도 3b는 DAC가 리턴 투 제로 간격(Return to Zero interval; RTZ interval)을 갖는 경우와 유사한 상황을 도시한다. 물론 DAC는 단일 또는 멀티-비트 DAC일 수 있다.
본 발명은 이제까지 본질적으로 바람직한 실시예와 가장 그럴듯한 모드를 참조하여 기술하였지만, 첨부된 청구항의 기술적 범위를 일탈하지 않는 다양한 변경, 특징 및 특징들의 조합은 당업자가 추고해낼 수 있는 범위에 들기 때문에, 상기 실시예는 본 발명의 디바이스 및 방법을 제한하는 예로 해석될 수 없다.
상술한 바와 같이, 본 발명은 I 및 Q 신호 경로 및 부정합을 나타내는 대응하는 신호 경로 성분(component)을 포함하는 직교 디바이스(quadrature device)에 이용되고, 또한 상기 직교 디바이스를 포함하는 수신기, 송신기, 트랜시버, 변조기 또는 복조기 및 직교 디바이스에서의 I 및 Q 경로간의 부정합의 효과를 감소시키기 위한 방법에 이용된다.

Claims (12)

  1. I 및 Q 신호 경로(signal path) 및 부정합(mismatch)을 나타내는 해당 신호 경로 성분(component)(2I,2Q;4I,4Q;9I,9Q)을 포함하는 직교 디바이스(quadrature device)(1)로서,
    상기 경로에서 I 및 Q 신호를 교환하기(exchanging) 위한 스위칭 수단(3, 3', 6, 3'')을 포함하는 것을 특징으로 하는 직교 디바이스(1).
  2. 제 1항에 있어서, 상기 신호 경로 성분(2I,2Q;4I,4Q;9I,9Q)은 증폭기, 감쇄기, 필터, 믹서(4I,4Q), 디지털-아날로그(D/A) 변환기(9I,9Q) 또는 아날로그-디지털(A/D) 변환기(8I,8Q) 등과 같은 변환기를 포함하는 것을 특징으로 하는 직교 디바이스(1).
  3. 제 1항 또는 제 2항에 있어서, 상기 직교 디바이스(1)는 I 및 Q 피드백 경로와, 피드백 경로에 I 및 Q 피드백 신호를 교환하기 위한 D/A 변환기(9I,9Q)를 구비한 시그마-델타 A/D 변환기인 것을 특징으로 하는 직교 디바이스(1).
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서, I 및 Q 데이터에 의존하는 I 및 Q 신호의 교환을 수행하기 위해 상기 스위칭 수단(3, 3', 6, 3'')을 갖춘 것을 특징으로 하는 직교 디바이스(1).
  5. 제 3항을 인용하는 제 4항에 있어서, 상기 데이터에 의존하는 교환은 배타적 OR에 기초(exclusive OR basis)하여 일어나는 것을 특징으로 하는 직교 디바이스(1).
  6. 제 1항 내지 제 5항 중 어느 한 항에 기재된 직교 디바이스(1)를 포함하는, 통신 디바이스, 수신기, 송신기, 트랜시버, 전화기, 믹서, 변조기 또는 복조기.
  7. 직교 디바이스(1)에서 I 및 Q 신호 경로간의 부정합의 효과를 감소시키기 위한 방법으로서,
    상기 부정합 효과는 상기 경로에서 I 및 Q 신호의 교환에 의하여 감소되는 것을 특징으로 하는 부정합의 효과를 감소시키기 위한 방법.
  8. 제 7항에 있어서, 상기 교환은 I 및 Q 신호 대역폭을 초과하는 스위칭 주파수로 일어나는 것을 특징으로 하는 부정합의 효과를 감소시키기 위한 방법.
  9. 제 7항 또는 제 8항에 있어서, 상기 직교 디바이스(1)는 I 및 Q 출력 비트스트림(bitstream)을 생성하는 시그마 델타 변조기이고, 상기 출력 비트스트림으로부터의 I 및 Q 피드백 신호는 서로 교환되는 것을 특징으로 하는 부정합의 효과를 감소시키기 위한 방법.
  10. 제 7항 내지 제 9항 중 어느 한 항에 있어서, 상기 교환은 상기 비트스트림의 샘플링 주파수의 배수(multiple)의 속도(rate)를 갖는 것을 특징으로 하는 부정합의 효과를 감소시키기 위한 방법.
  11. 제 7항 내지 제 10항 중 어느 한 항에 있어서, 상기 I 및 Q 신호의 상기 교환은 각각의 I 및 Q 데이터 컨텐트(content)에 의존하여 일어나는 것을 특징으로 하는 부정합의 효과를 감소시키기 위한 방법.
  12. 제 7항 내지 제 11항 중 어느 한 항에 있어서, 상기 I 및 Q 경로의 상기 교환은 배타적 OR에 기초하여 일어나고, 이에 의해 상기 I 및 Q 신호는, 상기 I 및 Q 데이터 컨텐트에 따라 배타적 OR에서, 교대로 원래 상태로 피드백되거나 또는 교환되어 피드백되는 것을 특징으로 하는 부정합의 효과를 감소시키기 위한 방법.
KR1020017014394A 2000-03-15 2001-03-05 직교 디바이스와, 이 디바이스에서 ｉ 신호 경로와 ｑ 신호 경로 간의 부정합의 효과를 감소시키는 방법과, 직교 디바이스를 포함하는 통신 디바이스 및 회로 블록 KR100812941B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00200942.1 2000-03-15
EP00200942 2000-03-15

Publications (2)

Publication Number Publication Date
KR20010114261A true KR20010114261A (ko) 2001-12-31
KR100812941B1 KR100812941B1 (ko) 2008-03-11

Family

ID=8171208

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017014394A KR100812941B1 (ko) 2000-03-15 2001-03-05 직교 디바이스와, 이 디바이스에서 ｉ 신호 경로와 ｑ 신호 경로 간의 부정합의 효과를 감소시키는 방법과, 직교 디바이스를 포함하는 통신 디바이스 및 회로 블록

Country Status (7)

Country Link
US (1) US6909754B2 (ko)
EP (1) EP1183841B1 (ko)
JP (1) JP4817092B2 (ko)
KR (1) KR100812941B1 (ko)
AT (1) ATE259127T1 (ko)
DE (1) DE60101934T2 (ko)
WO (1) WO2001069876A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008820A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 Ｉ, ｑ 입력 경로 교환 회로를 포함하는 복호장치

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002082673A1 (en) * 2001-04-05 2002-10-17 Koninklijke Philips Electronics N.V. Radio frequency receiver
EP1271871A1 (en) * 2001-06-20 2003-01-02 Motorola, Inc. Compensation of mismatch between quadrature paths
KR100429329B1 (ko) * 2002-01-25 2004-04-29 인티그런트 테크놀로지즈(주) 부정합 보상에 의해 스퓨리어스 신호가 제거된 믹서 회로
DE10228757A1 (de) * 2002-06-27 2004-01-22 Infineon Technologies Ag Empfängeranordnung, insbesondere für den Mobilfunk
GB2396496B (en) * 2002-12-21 2005-11-16 Zarlink Semiconductor Ltd Multi-channel tuner apparatus
CN100576839C (zh) * 2003-05-30 2009-12-30 Nxp股份有限公司 用于估计i/q不平衡的方法和装置
DE60320117T2 (de) * 2003-12-10 2008-09-11 Telefonaktiebolaget Lm Ericsson (Publ) Mischervorrichtung
KR101051568B1 (ko) * 2003-12-10 2011-07-22 텔레폰악티에볼라겟엘엠에릭슨(펍) 혼합 장치
US7460612B2 (en) * 2004-08-12 2008-12-02 Texas Instruments Incorporated Method and apparatus for a fully digital quadrature modulator
CN101322316A (zh) * 2005-12-05 2008-12-10 Nxp股份有限公司 电子正交装置
US8059758B2 (en) * 2006-02-10 2011-11-15 Qualcomm, Incorporated Conversion of multiple analog signals in an analog to digital converter
US8099072B2 (en) * 2006-11-21 2012-01-17 Qualcomm Incorporated Frequency changer circuits
US7885625B2 (en) * 2007-03-13 2011-02-08 Texas Instruments Incorporated RF A/D converter with phased feedback to low noise amplifier
EP2339754A1 (en) * 2009-12-23 2011-06-29 Nxp B.V. A converter
US10637712B2 (en) * 2016-12-19 2020-04-28 Mitsubishi Electric Corporation Transceiver

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US703653A (en) * 1901-10-17 1902-07-01 John E Evans Ventilated clothes-drier.
FR2316788A1 (fr) * 1975-07-01 1977-01-28 Commissariat Energie Atomique Procede et dispositif d'elimination de la tension residuelle d'erreur d'un amplificateur
JPS62159518A (ja) * 1985-12-30 1987-07-15 Oki Electric Ind Co Ltd 多重化デルタ・シグマ（δς）形ａ／ｄ変換器
GB2254211A (en) * 1990-06-07 1992-09-30 Motorola Inc Current mirrors
KR100379048B1 (ko) * 1995-04-03 2003-06-11 코닌클리케 필립스 일렉트로닉스 엔.브이. 직교신호변환장치
JPH09247226A (ja) * 1996-03-14 1997-09-19 Hitachi Ltd 直交変調波復調装置
US5978823A (en) * 1997-01-27 1999-11-02 Hitachi America, Ltd. Methods and apparatus for implementing and controlling a digital modulator
JPH10242863A (ja) * 1997-02-28 1998-09-11 Nippon Columbia Co Ltd アナログディジタル変換器
JPH11340860A (ja) * 1998-05-25 1999-12-10 Toshiba Corp マルチバンド移動無線機
US6157235A (en) * 1999-06-01 2000-12-05 Motorola, Inc. Quadrature signal generator and method therefor
JP2007097070A (ja) * 2005-09-30 2007-04-12 Fujitsu Ten Ltd スピーカユニットの取付構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040008820A (ko) * 2002-07-19 2004-01-31 주식회사 하이닉스반도체 Ｉ, ｑ 입력 경로 교환 회로를 포함하는 복호장치

Also Published As

Publication number Publication date
EP1183841A1 (en) 2002-03-06
US6909754B2 (en) 2005-06-21
JP2003527043A (ja) 2003-09-09
JP4817092B2 (ja) 2011-11-16
WO2001069876A1 (en) 2001-09-20
US20020051497A1 (en) 2002-05-02
ATE259127T1 (de) 2004-02-15
KR100812941B1 (ko) 2008-03-11
DE60101934D1 (de) 2004-03-11
EP1183841B1 (en) 2004-02-04
DE60101934T2 (de) 2004-12-16

Similar Documents

Publication Publication Date Title
KR100812941B1 (ko) 직교 디바이스와, 이 디바이스에서 ｉ 신호 경로와 ｑ 신호 경로 간의 부정합의 효과를 감소시키는 방법과, 직교 디바이스를 포함하는 통신 디바이스 및 회로 블록
US9722647B2 (en) Calibration techniques for sigma delta transceivers
US5557642A (en) Direct conversion receiver for multiple protocols
KR100954705B1 (ko) 직접 컨버젼 수신기
US8521099B2 (en) Transceiver having multiple signal processing modes of operation
KR100681324B1 (ko) 라디오 수신기와 그것을 포함하는 집적 회로
US5841388A (en) A/D converter apparatus with frequency conversion function and radio apparatus using the same
KR20050115258A (ko) 라디오 주파수 수신기를 위한 튜너 및 그와 관련된 방법
US20040002318A1 (en) Apparatus and method for calibrating image rejection in radio frequency circuitry
US9698845B2 (en) High oversampling ratio dynamic element matching scheme for high dynamic range digital to RF data conversion for radio communication systems
US8174415B2 (en) Broadcast AM receiver, FM receiver and/or FM transmitter with integrated stereo audio codec, headphone drivers and/or speaker drivers
WO2016073940A1 (en) Dynamic range of wideband rf front end using delta sigma converters with envelope tracking and injected digitally equalized transmit signal
KR20010062641A (ko) 듀얼 디지털 저역 ｉｆ 복합 수신기
JP2004343753A (ja) 通信受信機および送信機
KR20020072986A (ko) 부정합 보상에 의한 영상 주파수 제거 특성을 갖는 믹서
KR20020027530A (ko) 대역 통과 및 기저 대역 혼성의 델타-시그마 변조기
US20160315794A1 (en) Software programmable, multi-segment capture bandwidth, delta-sigma modulators for flexible radio communication systems
WO2016073932A1 (en) Power efficient, variable sampling rate delta-sigma data converters for flexible radio communication systems
US20160315654A1 (en) Optimized data converter design using mixed semiconductor technology for flexible radio communication systems
US20060145900A1 (en) Analog-to-digital converter arrangement and method
US20050020217A1 (en) Communication terminal with low carrier feedthrough and communication system using such a terminal
US20050020205A1 (en) Apparatus and method for carrier feedthrough cancellation in RF upconverters
US7610026B2 (en) Transmitter non-data-related direct current (DC) offset cancellation scheme

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150302

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 12