KR20040008820A - Ｉ, ｑ 입력 경로 교환 회로를 포함하는 복호장치 - Google Patents

Ｉ, ｑ 입력 경로 교환 회로를 포함하는 복호장치 Download PDF

Info

Publication number
KR20040008820A
KR20040008820A KR1020020042532A KR20020042532A KR20040008820A KR 20040008820 A KR20040008820 A KR 20040008820A KR 1020020042532 A KR1020020042532 A KR 1020020042532A KR 20020042532 A KR20020042532 A KR 20020042532A KR 20040008820 A KR20040008820 A KR 20040008820A
Authority
KR
South Korea
Prior art keywords
signal
input
multiplexer
qpsk
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020020042532A
Other languages
English (en)
Inventor
노재승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020020042532A priority Critical patent/KR20040008820A/ko
Publication of KR20040008820A publication Critical patent/KR20040008820A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명의 Ｉ(In-phase), Ｑ(Quadrature) 입력 경로 교환 회로를 포함하는 복호장치는 아날로그디지털변환기와 QPSK 복호기 사이에 외부의 선택신호에 따라 디지털변환된 I 신호와 Q 신호의 경로를 교환하여 QPSK 복호기에 입력되도록 하는 경로 교환 회로를 구비한다. 이처럼, I 신호와 Q 신호의 경로를 선택적으로 교환하여 QPSK 복호기에 입력되도록 하여 서로 다른 I, Q 신호 핀 구조를 갖는 모든 RF 칩에 대해 크로스 노이즈가 발생하지 않는 최적의 배선이 가능하도록 함으로써 QPSK 복호장치의 성능향상과 시스템-보드 설계에 큰 유동성을 부여할 수 있으며, 멀티플렉서만을 이용하여 경로 교환 회로를 구성할 수 있어 칩 사이즈의 증가없이 복호장치를 하나의 칩으로 구현할 수 있다.

Description

Ｉ, Ｑ 입력 경로 교환 회로를 포함하는 복호장치{Demodulator including I, Q signal line Swapping circuit}
본 발명은 I(In-phase), Q(Quadrature) 신호를 입력 받아 처리하는 복호장치에 관한 것으로, 보다 상세하게는, I 신호와 Q 신호의 입력 경로를 외부 선택신호를 이용해 선택적으로 교환할 수 있는 복호장치에 관한 것이다.
직교위상변이변조(QPSK:Quadrature Phase Shift Keying, 이하 QPSK라 함) 복호기 칩의 앞 단에 위치하는 RF 칩의 두 출력인 I 신호와 Q 신호는 보드(board)위에 배선된 신호라인을 통해 QPSK 복호기에 입력된다. 그런데, 이 두 신호라인은 아날로그 성분 신호를 전송하는 매우 민감한 부분으로 외부 노이즈에 의한 성능저하를 일으킬 수 있는 부분이다.
일반적으로 다른 칩들의 집적과는 달리 성능에 영향을 주는 I, Q 신호의 배선은 매우 중요한 설계룰이 요구되기 때문에 보드위의 배선을 설계할 때, 두 신호라인이 최대한 동일한 패턴을 갖도록 설계되며 외부 컴포넌트에 의한 노이즈 성분을 최대한 제거하기 위해 노력하고 있다.
그러나, 현재 서로 다른 수많은 회사에서 RF 칩을 생산하고 있으며, 각 회사에서 생산하는 RF 칩들은 그 성능뿐만 아니라 핀(pin)의 배치도 각양각색이어서 RF 칩과 QPSK 복호기 칩간의 I, Q 신호 입력이 보드상에서 평행(Parallel)한 형태로 배선되지 못하는 경우가 자주 발생하며, 이로 인해 발생하는 노이즈는 복호기의 성능을 저하시키는 원인이 되고 있다.
도 1a 내지 도 1d는 종래 RF 칩 및 QPSK 복호기 칩간의 I, Q 신호 배선에 의해 발생되는 문제를 설명하기 위한 도면이다.
도 1a와 도 1b 및 도 1c와 도 1d의 경우는 동일한 타입의 QPSK 복호기에 대해 어느 RF 칩은 병렬관계의 배선을 가지나 다른 RF 칩과는 크로스되는 배선관계를 가지게 됨을 보여주고 있으며, 도 1a와 도 1c 및 도 1b와 도 1d는 동일한 제조사의 RF 칩에 대해 B타입에 대해서는 병렬관계의 배선관계를 얻을 수 있으나 A타입에 대해서는 크로스되는 배선관계를 가질 수 밖에 없음을 보여주고 있다.
물론, 최적의 배선 효과를 얻을 수 있는 RF 칩만을 채용하면 문제가 없겠지만, 시스템업체마다 채용하고 있는 RF 칩이 매우 매우 다양하다는 것이 문제이다.
QPSK 복호기 칩을 개발하는 입장에서는 각각의 RF 칩에 대응되는 칩을 각각 개발한다면 비용면에서 큰 손실을 갖고 올 것이 자명하다. 따라서, 특정 RF 칩과는 최적의 성능결과를 얻을 수 있느나 다른 RF 칩과는 성능의 손실을 피할 수 없게 되어 있는것이 현실이다.
따라서, 상술한 문제들을 해결하기 위한 본 발명의 목적은 QPSK 복호기에 입력되는 I 신호와 Q 신호의 입력 경로를 외부 선택신호를 이용해 선택적으로 교환할 수 있도록 하는데 있다.
도 1a 내지 도 1d는 종래 RF 칩 및 QPSK 칩간의 I, Q 신호 배선에 의해 발생되는 문제를 설명하기 위한 도면,
도 2는 본 발명에 따른 QPSK 복호장치의 실시예를 나타내는 블럭도,
도 3a 및 도 3b는 실시예에 서로 다른 선택신호를 적용한 예시도.
위와 같은 목적을 달성하기 위한 본 발명의 복호장치는 입력된 I 신호와 Q 신호를 각각 디지털신호로 변환하여 출력하는 신호변환수단, 선택신호의 설정상태에 따라 디지털 변환된 I 신호와 Q 신호의 경로를 변경하는 경로스와핑수단 및 경로스와핑부를 통해 디지털 변환된 I 신호와 Q 신호를 입력받아 정해진 복호동작을 수행하는 복호수단을 구비한다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 2는 본 발명에 따른 QPSK 복호장치의 구성을 나타내는 도면으로, 종래 QPSK 복호장치에서 아날로그디지털변화기와 QPSK 복호기 사이에 I, Q 신호 입력 경로 교환(swap) 회로를 포함시킨 구성이다.
아날로그디지털변화기(ADC:Analog-Digital Converter, 이하 ADC라 함)(11, 12)는 아날로그신호를 디지털신호로 변환하여 주며, 두 ADC(11, 12)는 동일한 입력신호에 대해 동일한 형태의 신호를 출력한다.
경로 교환부(20)는 각 ADC(11, 12)의 출력 비트수에 대응되는 멀티플렉서(21, 22)를 구비하며 각 멀티플렉서(21, 22)는 외부의 선택신호(iq_sel)에 따라 ADC(11, 12)의 출력신호 중 어느 하나의 신호만을 출력한다.
이때 선택신호는 I 신호와 Q 신호를 선택하기 위한 1 비트의 신호로 내부 레지스터의 값을 이용할 수 있으므로 I2C 나 병렬버스(Parallel bus) 등 어떤 방식으로든지 제어가 가능하다.
ADC(11, 12)의 출력신호는 각각 분기되어 경로 교환부(20)내 멀티플렉서(21, 22)의 서로 다른 입력단으로 입력된다. 즉, ADC(11)의 출력신호는 멀티플렉서(21)의 "0" 단자와 멀티플렉서(22)의 "1" 단자로 인가되며 ADC(12)의 출력신호는 멀티플렉서(21)의 "1" 단자와 멀티플렉서(22)의 "0" 단자로 인가된다.
선택신호는 입력신호(X, Y)로 I 신호와 Q 신호 중 어떤 신호가 입력되는지에 따라 그 값이 결정된다. 즉, 입력신호(X) 및 입력신호(Y)로 각각 I 신호와 Q 신호가 입력되면 선택신호(iq_sel)로 "0"이 각 멀티플렉서(21, 22)에 인가되고, 입력신호(X) 및 입력신호(Y)로 각각 Q 신호와 I 신호가 입력되면 선택신호(iq_sel)로 "1"이 각 멀티플렉서(21, 22)에 인가된다.
따라서, 입력신호(X, Y)의 변화에 따라 선택신호를 "0" 또는 "1"로 변경하여 멀티플렉서(21, 22)에 인가함으로써 입력신호(X, Y)의 변화에 무관하게 멀티플렉서(21)는 디지털 변환된 I 신호만을 출력하며, 멀티플렉서(22)는 디지털 변환된 Q 신호만을 출력하게 된다.
물론, 이러한 선택신호는 멀티플렉서(21, 22)와 ADC(11, 12)간의 연결관계가변동됨에 따라 반대로 인가될 수 있다.
I, Q 신호 처리부(30)는 I 신호와 Q 신호를 입력으로 받는 모든 방식의 복호회로를 총칭하며, QPSK 복호기 또는 QAM(Quadrature Amplitude Modulation) 등이 사용될 수 있다. 이하 실시예에서는 I, Q 신호 처리부(30)로 QPSK 복호기를 사용하는 경우에 대해 설명한다.
RF 칩으로부터 출력된 I 신호 및 Q 신호가 각각 ADC(11) 및 ADC(12)에 입력되는 경우, 각 신호는 ADC(11) 및 ADC(12)에서 디지털신호로 변환된 후 출력된다.
ADC(11)에서 출력된 I 신호는 분기되어 멀티플렉서(21)의 "0" 번 단자 및 멀티플렉서(22)의 "1" 번에 단자에 각각 입력되며, ADC(12)에서 출력된 Q 신호는 분기되어 멀티플렉서(21)의 "1" 번 단자 및 멀티플렉서(22)의 "0" 번에 단자에 각각 입력된다.
이러한 경우, 선택신호를 "0"으로 하면 멀티플렉서(21)에서는 I 신호가 출력되어 QPSK 복호기(30)의 I 단자에 입력되고, 멀티플렉서(22)에서는 Q 신호가 출력되어 QPSK 복호기(30)의 Q 단자에 입력된다.
Q 신호는 ADC(11)에 I 신호는 ADC(12)에 각각 입력되는 경우, I 신호와 Q 신호는 각각 디지털신호로 변환된 후 출력된다.
ADC(11)에서 출력되는 Q 신호는 분기되어 멀티플렉서(21)의 "0" 번 단자 및 멀티플렉서(22)의 "1" 번에 단자에 각각 입력되며, ADC(12)에서 출력되는 I 신호는 분기되어 멀티플렉서(21)의 "1" 번 단자 및 멀티플렉서(22)의 "0" 번에 단자에 각각 입력된다.
이러한 경우, 선택신호를 "1"로 하면 멀티플렉서(21)에서는 I 신호가 출력되어 QPSK 복호기(30)의 I 단자에 입력되고, 멀티플렉서(22)에서는 Q 신호가 출력되어 QPSK 복호기(30)의 Q 단자에 입력된다.
도 3a 및 도 3b는 이처럼 서로 다른 I, Q 신호 출력핀을 갖는 RF 칩에 따라 선택신호를 달리 설정하여 I, Q 신호의 경로를 선택적으로 제어하는 모습을 보여준다.
즉, 선택신호를 "0"으로 하느냐 아니면 "1"로 하느냐에 따라 ADC(11) 및 ADC(12)에 입력되는 신호의 종류에 상관없이 항상 QPSK 복호기(30)의 I 입력단에는 디지털 변환된 I 신호가 Q 입력단에는 디지털 변환된 Q 신호가 입력된다.
상술한 바와 같이, 본 발명은 I 신호와 Q 신호의 경로를 선택적으로 교환하여 QPSK 복호기에 입력되도록 하여 서로 다른 I, Q 신호 핀 구조를 갖는 모든 RF 칩에 대해 크로스 노이즈가 발생하지 않는 최적의 배선이 가능하도록 함으로써 QPSK 복호기의 성능향상과 시스템-보드 설계에 큰 유동성을 부여할 수 있으며, 멀티플렉서만을 이용하여 경로 교환이 가능하도록 함으로써 칩 사이즈의 증가없이 복호장치를 하나의 칩으로 구현할 수 있다.

Claims (5)

  1. 입력된 I(In-phase) 신호와 Q(Quadrature) 신호를 각각 디지털신호로 변환하여 출력하는 신호변환수단;
    선택신호의 설정상태에 따라 디지털 변환된 상기 I 신호와 Q 신호의 경로를 변경하는 경로스와핑수단; 및
    상기 경로스와핑부를 통해 디지털 변환된 상기 I 신호와 Q 신호를 입력받아 정해진 복호동작을 수행하는 복호수단을 구비하는 복호장치.
  2. 제 1 항에 있어서, 상기 경로스와핑수단은
    상기 선택신호의 설정상태에 따라 디지털신호로 변환된 상기 I 신호와 상기 Q 신호 중 I 신호만을 출력하는 제 1멀티플렉서; 및
    상기 선택신호의 설정상태에 따라 디지털신호로 변환된 상기 I 신호와 상기 Q 신호 중 Q 신호만을 출력하는 제 2멀티플렉서;
  3. 제 2 항에 있어서,
    상기 제 1멀티플렉서 및 제 2멀티플렉서는 상기 아날로그디지털변환부의 출력 신호 비트수에 해당하는 수만큼 구비되는 것을 특징으로 하는 복호장치.
  4. 제 2 항에 있어서,
    상기 제 1 멀티플렉서 및 제 2멀티플렉서에 대한 선택신호는 내부 레지스터의 값을 이용하는 것을 특징으로 하는 복호장치.
  5. 제 1 항에 있어서,
    상기 복호수단은 QPSK 복호기인 것을 특징으로 하는 복호장치.
KR1020020042532A 2002-07-19 2002-07-19 Ｉ, ｑ 입력 경로 교환 회로를 포함하는 복호장치 Ceased KR20040008820A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020042532A KR20040008820A (ko) 2002-07-19 2002-07-19 Ｉ, ｑ 입력 경로 교환 회로를 포함하는 복호장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020042532A KR20040008820A (ko) 2002-07-19 2002-07-19 Ｉ, ｑ 입력 경로 교환 회로를 포함하는 복호장치

Publications (1)

Publication Number Publication Date
KR20040008820A true KR20040008820A (ko) 2004-01-31

Family

ID=37317834

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020042532A Ceased KR20040008820A (ko) 2002-07-19 2002-07-19 Ｉ, ｑ 입력 경로 교환 회로를 포함하는 복호장치

Country Status (1)

Country Link
KR (1) KR20040008820A (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730604A (ja) * 1993-07-06 1995-01-31 Fujitsu Ltd 多値ｑａｍ信号の同期方式
KR970056502A (ko) * 1995-12-22 1997-07-31 양승택 의사잡음부호 추적회로
KR20010114261A (ko) * 2000-03-15 2001-12-31 요트.게.아. 롤페즈 직교 디바이스의 부정합의 보상
US6404802B1 (en) * 1998-09-22 2002-06-11 Samsung Electronics Co., Ltd. Flexible binary phase shift keying/quadrature phase shift keying modulator of wideband code division multiple access system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730604A (ja) * 1993-07-06 1995-01-31 Fujitsu Ltd 多値ｑａｍ信号の同期方式
KR970056502A (ko) * 1995-12-22 1997-07-31 양승택 의사잡음부호 추적회로
US6404802B1 (en) * 1998-09-22 2002-06-11 Samsung Electronics Co., Ltd. Flexible binary phase shift keying/quadrature phase shift keying modulator of wideband code division multiple access system
KR20010114261A (ko) * 2000-03-15 2001-12-31 요트.게.아. 롤페즈 직교 디바이스의 부정합의 보상

Similar Documents

Publication Publication Date Title
KR20010007195A (ko) 조정 가능한 아날로그-디지털 변환기 클록 위상을 갖는시스템
KR100354285B1 (ko) 패스트 하다마드 변환 디바이스
US7592942B2 (en) Circuit and method for A/D conversion processing and demodulation device
KR950005115B1 (ko) 디지탈 신호 전송 장치용 파형 정형 회로
KR20040008820A (ko) Ｉ, ｑ 입력 경로 교환 회로를 포함하는 복호장치
GB2245105A (en) Testing arrangement for an electrical assembly
US20020090036A1 (en) Waveform generator
KR100198939B1 (ko) 다단계 카운터의 시험회로
JP2000022072A (ja) マルチチップモジュール
US6904062B1 (en) Method and apparatus for efficient and flexible routing between multiple high bit-width endpoints
KR19990055984A (ko) 직렬 데이터의 전송속도 변환 장치
JP2735673B2 (ja) Ｐｎパターン検出器
CN113364449B (zh) 一种自校准分频器
US7933207B2 (en) Electronic stream processing circuit with test access
JP4410842B2 (ja) 演算装置
JPH07253872A (ja) プロセッサの入出力回路
JP2010160635A (ja) モジュール連接システム
JP3603753B2 (ja) 信号処理装置
JP5419651B2 (ja) モジュール連接システム
KR100316689B1 (ko) 멀티플렉서
JPH05291490A (ja) 集積回路
TWI411298B (zh) Frequency conversion device and conversion method and filter thereof
KR100325134B1 (ko) 스위칭 시스템의 용량 증설 방법
KR100447397B1 (ko) 통신시스템의 비트에러방지장치
JPH05223902A (ja) 半導体集積回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20020719

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20041006

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20070711

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20020719

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20090121

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20090330

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20090121

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I