KR20010097635A - 적층형 반도체 팩키지의 유니트 및, 적층형 반도체 팩키지 - Google Patents

적층형 반도체 팩키지의 유니트 및, 적층형 반도체 팩키지 Download PDF

Info

Publication number
KR20010097635A
KR20010097635A KR1020000021892A KR20000021892A KR20010097635A KR 20010097635 A KR20010097635 A KR 20010097635A KR 1020000021892 A KR1020000021892 A KR 1020000021892A KR 20000021892 A KR20000021892 A KR 20000021892A KR 20010097635 A KR20010097635 A KR 20010097635A
Authority
KR
South Korea
Prior art keywords
semiconductor package
semiconductor chip
lead frame
pad
lead
Prior art date
Application number
KR1020000021892A
Other languages
English (en)
Inventor
이상균
김한규
Original Assignee
이중구
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이중구, 삼성테크윈 주식회사 filed Critical 이중구
Priority to KR1020000021892A priority Critical patent/KR20010097635A/ko
Publication of KR20010097635A publication Critical patent/KR20010097635A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명에 따르면, 반도체 칩; 상기 반도체 칩이 부착되는 패드와, 다른 부분보다 두께가 두껍게 형성된 랜드와, 각 리이드가 절곡되어 연장되는 절곡부를 가지는 리이드 프레임; 상기 반도체 칩의 전극과 상기 리이드 프레임의 리이드 각각을 연결하는 와이어; 상기 반도체 칩과 와이어를 감싸며, 상기 패드 및, 상기 랜드의 저면이 외부로 노출되고 상기 각 리이드의 절곡부가 그 측부 및, 상부 표면을 따라 연장하도록 형성된 엔캡슐레이션;을 구비하는 적층형 반도체 팩키지의 유니트가 제공된다.

Description

적층형 반도체 팩키지의 유니트 및, 적층형 반도체 팩키지{Unit for stacking type semiconductor package and semiconductor package }
본 발명은 적층형 반도체 팩키지 유니트 및, 그것을 이용한 반도체 팩키지에 관한 것으로서, 보다 상세하게는 리이드 프레임을 절곡시킴으로써 상하간 반도체 팩키지 유니트를 전기적으로 연결시키는 적층형 반도체 팩키지에 관한 것이다.
반도체 팩키지 제조 분야에서, 마이크로 리이드 프레임을 이용한 반도체 팩키지가 공지되어 있다. 마이크로 리이드 프레임 반도체 팩키지는 하프 에칭된 리이드 프레임에 반도체 칩을 와이어 본딩시킨 후에 엔캡슐레이션(encapsulation)시킨 것이다. 이러한 마이크로 리이드 프레임 반도체 팩키지는 제조가 용이하고 취급이 편리하다는 장점을 가지고 있다.
도 1 에 도시된 것은 통상적인 마이크로 리이드 프레임 반도체 팩키지에 대한 개략적인 단면도이다.
도면을 참조하면, 리이드 프레임(11)의 상부에는 반도체 칩(12)이 탑재되며, 상기 반도체 칩(12)의 전극과 상기 리이드 프레임(11)에 구비된 각 리이드는 와이어(13)로써 연결된다. 리이드 프레임(11)에는 하프 에칭에 의해서 형성된 솔더 볼 접합부(15)가 형성된다. 상기 리이드 프레임(11)과 반도체 칩(12)이 엔캡슐레이션(14)에 의해서 감싸이게 되면, 상기 솔더 볼 접합부(15)는 엔캡슐레이션(14)의 외부로 노출됨으로써 그에 대한 솔더 볼의 접합이 가능하게 한다. 또한 도면 번호 16 은 반도체 칩(12)이 그 위에 탑재되는 패드이다.
도 1에 도시된 바와 같은 통상적인 마이크로 리이드 프레임 반도체 팩키지에서는 하부에 노출되는 솔더 볼 접합부(15)가 입출력 단자의 역할을 하게 되며, 그에 대하여 솔더 볼이 접합되게 된다. 또한 반도체 팩키지의 작동시에 발생하는 고열을 외부로 방출시키기기 위해 패드(16)의 저면을 외부로 노출시키고 있다.
위와 같은 구조를 가진 반도체 팩키지에서는 상기 솔더 볼 접합부(15)와, 상기 솔더 볼 접합부(15)에 접합되는 솔더 볼이 상이한 금속 재료로 형성되기 때문에 솔더볼에 미세한 크랙이 발생할 수 있다는 문제점이 있다. 예를 들면, 솔더 볼 접합부(15)는 통상적으로 구리 재료로 형성되는 반면에, 솔더 볼은 납 재료를 이용하여 형성된다. 이처럼 상이한 금속 재료가 접합되었을때, 그 계면에는 서로 다른 특성으로 인해서 솔더 볼에 미세한 크랙이 발생하는 것이다. 따라서, 상기와 같은 반도체 팩키지를 회로 기판상의 광범위한 면적에 걸쳐서 솔더 용접을 통해 전개시키는 것은 불리하다는 문제점이 있다. 또한, 회로 기판상에서 반도체 팩키지가 차지하는 면적이 너무 넓으면 회로 기판상의 공간 활용이 비효율적이라는 문제점이 있다.
본 발명은 위와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 솔더 용접을 최소화할 수 있도록 적층형 반도체 팩키지 유니트 및, 그것을 이용한 반도체 팩키지를 제공하는 것이다.
본 발명의 다른 목적은 회로 기판상의 공간 활용을 극대화할 수 있는 적층형 반도체 팩키지를 제공하는 것이다.
도 1은 통상적인 반도체 팩키지에 대한 개략적인 단면도.
도 2는 본 발명에 따른 적층형 반도체 팩키지 유니트에 대한 개략적인 단면도.
도 3은 본 발명에 따른 적층형 반도체 팩키지에 대한 개략적인 단면도.
< 도면의 주요 부호에 대한 간단한 설명 >
11. 리이드 프레임 12. 반도체 칩
13. 와이어 14. 엔캡슐레이션
15. 솔더 볼 접합부 21. 리이드 프레임
22. 반도체 칩 23. 와이어
24. 엔캡슐레이션 25. 랜드
26. 패드 27. 절연성 접착층
28. 절곡부
상기와 같은 목적을 달성하기 위하여, 본 발명에 따르면, 반도체 칩; 상기 반도체 칩이 부착되는 패드와, 다른 부분보다 두께가 두껍게 형성된 랜드와, 각 리이드가 절곡되어 연장되는 절곡부를 가지는 리이드 프레임; 상기 반도체 칩의 전극과 상기 리이드 프레임의 리이드 각각을 연결하는 와이어; 상기 반도체 칩과 와이어를 감싸며, 상기 패드 및, 상기 랜드의 저면이 외부로 노출되고 상기 각 리이드의 절곡부가 그 측부 및, 상부 표면을 따라 연장하도록 형성된 엔캡슐레이션;을 구비하는 적층형 반도체 팩키지의 유니트가 제공된다.
본 발명의 일 특징에 따르면, 상기 반도체 칩은 상기 패드에 대하여 절연성 접착층을 통해서 접착된다.
또한 본 발명에 따르면, 반도체 칩; 상기 반도체 칩이 부착되는 패드와, 다른 부분보다 두께가 두껍게 형성된 랜드와, 각 리이드가 절곡되어 연장되는 절곡부를 가지는 리이드 프레임; 상기 반도체 칩의 전극과 상기 리이드 프레임의 리이드 각각을 연결하는 와이어; 상기 반도체 칩과 와이어를 감싸며, 상기 패드 및, 상기 랜드의 저면이 외부로 노출되고 상기 각 리이드의 절곡부가 그 측부 및, 상부 표면을 따라 연장하도록 형성된 엔캡슐레이션;을 구비하는 반도체 팩키지 유니트를 하나 이상 구비하고, 하나의 반도체 팩키지 유니트의 랜드와, 다른 반도체 팩키지 유니트의 상부 표면에 연장되는 리이드 프레임의 절곡부와 상호 통전시킴으로써 형성되는 반도체 팩키지가 제공된다.
이하, 본 발명을 첨부된 도면에 도시된 일 실시예를 참고로 설명하기로 한다.
도 2 에 도시된 것은 본 발명에 따른 적층형 반도체 팩키지의 유니트에 대한 개략적인 단면도이다.
도면을 참조하면, 적층형 반도체 팩키지의 유니트는 일부가 절곡되어 형성된 리이드 프레임(21)과, 상기 리이드 프레임(21)에 대하여 부착된 반도체 칩(22)과, 상기 반도체 칩(22)의 전극과 상기 리이드 프레임(21)을 연결하는 와이어(23) 및, 상기 반도체 칩(22)과 와이어(23)를 감싸는 수지 재료의 엔캡슐레이션(24)을 구비한다.
리이드 프레임(21)은 도면에 도시된 바와 같이 그 저부 표면이 하프 에칭됨으로써, 랜드(25)가 형성된다. 상기 랜드(25)는 하프 에칭을 통해서 다른 부분에 비해 상대적으로 두께가 두껍게 형성된 부분이다. 상기 랜드(25)는 도 1 을 참고하여 설명된 솔더볼 접합부(15)와 같이 외부 회로에 대한 입출력 단자 역할을 한다. 또한 랜드(25)는 이후에 보다 상세하게 설명되는 바로서, 다수의 반도체 팩키지가 적층될때 상하간의 반도체 팩키지 사이를 전기적으로 연결하는 역할을 한다.
리이드 프레임(21)의 중앙에는 패드(26)가 구비되며, 상기 패드(26)에 대하여 반도체 칩(22)이 부착된다. 반도체 칩(22)은 패드(26)에 대하여 절연성 접착층(27)을 통하여 접착된다. 패드(26)의 저면은 엔캡슐레이션(24)의 외부로 노출됨으로써, 반도체 칩(22)의 작동시에 발생하는 열을 패키지의 외부로 효과적으로 방출시킬 수 있다.
리이드 프레임(21)의 각 리이드는 절곡부(28)로서 형성된다. 절곡부(28)는 도면에 도시된 바와 같이 리이드 프레임(21)의 각 리이드를 절곡시킴으로써 엔캡슐레이션(24)의 측부 표면 및, 상부 표면을 따라서 연장되도록 형성한 것이다. 엔캡슐레이션(24)의 상부 표면을 따라 연장되는 절곡부(28a)는 다수의 반도체 팩키지유니트들이 적층되었을때 상기에 설명된 랜드(25)와 접촉함으로써 상하간 반도체 팩키지 유니트들을 전기적으로 연결할 수 있게 한다.
도 3 에 도시된 것은 도 2 에 도시된 반도체 팩키지 유니트를 3 개 층으로 적층시켜서 형성된 반도체 팩키지의 개략적인 단면도이다.
도면을 참조하면, 적층형 반도체 팩키지는 제 1 층 유니트(31), 제 2 층 유니트(32) 및, 제 3 층 유니트(33)들이 차례로 적층됨으로써 구성된다. 각 층의 유니트(31,32,33)들에는 도 2 를 참조하여 설명된 구성들, 예를 들면 리이드 프레임(21), 반도체 칩(22), 와이어(23) 및, 엔캡슐레이션(24)들이 각각 구비되어 있다.
제 1 층 유니트(31)에서 엔캡슐레이션(24)의 상부 표면으로 연장된 절곡부(28a)는 제 2 층 유니트(32)의 엔캡슐레이션(24)의 하부에 배치된 랜드(25)와 접촉함으로써, 제 1 층 유니트(31)와 제 2 층 유니트(32)가 상호 전기적으로 연결될 수 있다. 마찬가지로, 제 2 층 유니트(31)의 엔캡슐레이션(24)의 상부 표면으로 연장된 절곡부(28a)는 제 3 층 유니트(33)의 엔캡슐레이션(24)의 하부에 배치된 랜드(25)와 상호 전기적으로 연결될 수 있다. 이와 같은 방식으로 반도체 팩키지의 제 1 층 유니트(31), 제 2 층 유니트(32) 및, 제 3 층 유니트(33)가 상호 전기적으로 연결되어 단일의 반도체 팩키지처럼 작동할 수 있는 것이다.
한편, 가장 하부에 배치된 제 1 층 유니트(31)의 랜드(26)에는 종래와 같은 방식으로 솔더 볼이 부착됨으로써 회로 기판상의 회로와 연결될 수 있다. 상기와 같이 구성된 적층형 반도체 팩키지를 사용함으로써, 동일한 갯수의 반도체 팩키지유니트를 회로 기판상에 장착할 경우에 솔더 볼의 사용이 억제될 수 있으며, 따라서 솔더 볼의 크랙이 상대적으로 덜 발생하게 된다.
도 3 에 도시된 예에서는 3 개의 유니트가 적층된 것이 예시되었으나, 다른 예에서는 상이한 갯수의 유니트가 적층될 수도 있을 것이다. 예를 들면, 2 개의 유니트가 2 층으로 적층되거나, 또는 4 개의 유니트가 4 층으로 적층될 수도 있는 것이다.
본 발명에 따른 적층형 반도체 팩키지는 다수의 반도체 팩키지 유니트가 적층될 수 있으므로 솔더 볼의 사용이 억제될 수 있으며, 그에 따라서 솔더 볼의 크랙 문제가 상대적으로 덜 발생한다는 장점이 있다. 또한 제한된 회로 기판의 면적내에서 상대적으로 많은 반도체 팩키지 유니트를 장착할 수 있으므로 공간 활용이 용이하다는 장점을 가진다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 알 수 있을 것이다. 따라서 본 발명의 진정한 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (3)

  1. 반도체 칩;
    상기 반도체 칩이 부착되는 패드와, 다른 부분보다 두께가 두껍게 형성된 랜드와, 각 리이드가 절곡되어 연장되는 절곡부를 가지는 리이드 프레임;
    상기 반도체 칩의 전극과 상기 리이드 프레임의 리이드 각각을 연결하는 와이어;
    상기 반도체 칩과 와이어를 감싸며, 상기 패드 및, 상기 랜드의 저면이 외부로 노출되고 상기 각 리이드의 절곡부가 그 측부 및, 상부 표면을 따라 연장하도록 형성된 엔캡슐레이션;을 구비하는 적층형 반도체 팩키지의 유니트.
  2. 제 1 항에 있어서, 상기 반도체 칩은 상기 패드에 대하여 절연성 접착층을 통해서 접착되는 것을 특징으로 하는 적층형 반도체 팩키지의 유니트.
  3. 반도체 칩;
    상기 반도체 칩이 부착되는 패드와, 다른 부분보다 두께가 두껍게 형성된 랜드와, 각 리이드가 절곡되어 연장되는 절곡부를 가지는 리이드 프레임;
    상기 반도체 칩의 전극과 상기 리이드 프레임의 리이드 각각을 연결하는 와이어;
    상기 반도체 칩과 와이어를 감싸며, 상기 패드 및, 상기 랜드의 저면이 외부로 노출되고 상기 각 리이드의 절곡부가 그 측부 및, 상부 표면을 따라 연장하도록 형성된 엔캡슐레이션;을 구비하는 반도체 팩키지 유니트를 하나 이상 구비하고,
    하나의 반도체 팩키지 유니트의 랜드와, 다른 반도체 팩키지 유니트의 상부 표면에 연장되는 리이드 프레임의 절곡부와 상호 통전시킴으로써 형성되는 반도체팩키지.
KR1020000021892A 2000-04-25 2000-04-25 적층형 반도체 팩키지의 유니트 및, 적층형 반도체 팩키지 KR20010097635A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000021892A KR20010097635A (ko) 2000-04-25 2000-04-25 적층형 반도체 팩키지의 유니트 및, 적층형 반도체 팩키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000021892A KR20010097635A (ko) 2000-04-25 2000-04-25 적층형 반도체 팩키지의 유니트 및, 적층형 반도체 팩키지

Publications (1)

Publication Number Publication Date
KR20010097635A true KR20010097635A (ko) 2001-11-08

Family

ID=19666755

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000021892A KR20010097635A (ko) 2000-04-25 2000-04-25 적층형 반도체 팩키지의 유니트 및, 적층형 반도체 팩키지

Country Status (1)

Country Link
KR (1) KR20010097635A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873039B1 (ko) * 2002-06-07 2008-12-09 삼성테크윈 주식회사 적층형 반도체 커넥터 및 이를 채용한 적층형 반도체팩키지와 이의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970018432A (ko) * 1995-03-07 1997-04-30 하라 세이지 리이드 온 칩(Lead on chip) 구조를 가지는 반도체 장치
JPH09153561A (ja) * 1995-11-30 1997-06-10 Toshiba Corp 半導体装置およびその実装方法
KR19980022527A (ko) * 1996-09-23 1998-07-06 김광호 클립 리드를 갖는 칩 스케일 패키지
US5801439A (en) * 1994-04-20 1998-09-01 Fujitsu Limited Semiconductor device and semiconductor device unit for a stack arrangement
KR20010054002A (ko) * 1999-12-02 2001-07-02 마이클 디. 오브라이언 적층형 반도체 패키지 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801439A (en) * 1994-04-20 1998-09-01 Fujitsu Limited Semiconductor device and semiconductor device unit for a stack arrangement
KR970018432A (ko) * 1995-03-07 1997-04-30 하라 세이지 리이드 온 칩(Lead on chip) 구조를 가지는 반도체 장치
JPH09153561A (ja) * 1995-11-30 1997-06-10 Toshiba Corp 半導体装置およびその実装方法
KR19980022527A (ko) * 1996-09-23 1998-07-06 김광호 클립 리드를 갖는 칩 스케일 패키지
KR20010054002A (ko) * 1999-12-02 2001-07-02 마이클 디. 오브라이언 적층형 반도체 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873039B1 (ko) * 2002-06-07 2008-12-09 삼성테크윈 주식회사 적층형 반도체 커넥터 및 이를 채용한 적층형 반도체팩키지와 이의 제조방법

Similar Documents

Publication Publication Date Title
US6303997B1 (en) Thin, stackable semiconductor packages
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
KR100265566B1 (ko) 칩 스택 패키지
KR100606295B1 (ko) 회로 모듈
JP2001156251A (ja) 半導体装置
KR100664796B1 (ko) 사이드 브레이즈 패키지
US20050040512A1 (en) Circuit device
KR100649869B1 (ko) 반도체 패키지
KR100788341B1 (ko) 칩 적층형 반도체 패키지
JP2018190882A (ja) 半導体装置
KR20010097635A (ko) 적층형 반도체 팩키지의 유니트 및, 적층형 반도체 팩키지
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
JP3850712B2 (ja) 積層型半導体装置
JP2007141947A (ja) 半導体装置およびその製造方法
JP2001118954A (ja) 半導体装置
JP2000183275A (ja) 半導体装置
KR100260996B1 (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법
JP3127948B2 (ja) 半導体パッケージ及びその実装方法
KR100379092B1 (ko) 반도체패키지 및 그 제조 방법
KR20030054066A (ko) 적층 패키지 및 그 제조 방법
KR100400827B1 (ko) 반도체패키지
KR100525450B1 (ko) 반도체 칩 적층형 반도체 패키지
KR20000040734A (ko) 적층형 마이크로 비지에이 패키지
KR20030058843A (ko) 형상이 서로 다른 반도체 칩의 적층 패키지
JPH09181248A (ja) 積層用リードフレーム及びそれを用いた半導体集積回路装置並びにその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application