KR20010095275A - 전자 소자 내의 고주파 전류 흐름을 억제할 수 있는라디에이터 - Google Patents

전자 소자 내의 고주파 전류 흐름을 억제할 수 있는라디에이터 Download PDF

Info

Publication number
KR20010095275A
KR20010095275A KR1020010017665A KR20010017665A KR20010095275A KR 20010095275 A KR20010095275 A KR 20010095275A KR 1020010017665 A KR1020010017665 A KR 1020010017665A KR 20010017665 A KR20010017665 A KR 20010017665A KR 20010095275 A KR20010095275 A KR 20010095275A
Authority
KR
South Korea
Prior art keywords
frequency current
radiator
high frequency
magnetic material
composition
Prior art date
Application number
KR1020010017665A
Other languages
English (en)
Other versions
KR100789051B1 (ko
Inventor
시게요시 요시다
요시오 아와쿠라
히로시 오노
Original Assignee
도낀 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도낀 가부시끼가이샤 filed Critical 도낀 가부시끼가이샤
Publication of KR20010095275A publication Critical patent/KR20010095275A/ko
Application granted granted Critical
Publication of KR100789051B1 publication Critical patent/KR100789051B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Toxicology (AREA)
  • Thermal Sciences (AREA)
  • Thin Magnetic Films (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

전자 소자(5)에 의해 발생된 열을 방사할 때 사용되는 라디에이터(1)에서, 고주파 전류 억제기(2)는 전자 소자에 면하는 라이에이터의 주 표면에 부착된다. 고주파 전류 억제기는 라디에이터를 통과하며 수십 MHz 내지 수 GHz 사이의 주파수 대역 내의 주파수를 가지는 고주파 전류를 감쇄시킨다. 열 도전성 시트는 고주파 전류 억제기상에 형성되는 것이 바람직하다. 절연 시트는 고주파 전류 억제기 상에 형성될 수 있다.

Description

전자 소자 내의 고주파 전류 흐름을 억제할 수 있는 라디에이터 {RADIATOR CAPABLE OF CONSIDERABLY SUPPRESSING A HIGH-FREQUENCY CURRENT FLOWING IN AN ELECTRIC COMPONENT}
본 발명은 전자 소자의 온도 증가를 방지하기 위해 전류를 흘릴 때 전자 소자에 의해 발생된 열을 방사하기 위한, 전자 소자 자체 또는 회로기판, 또는 그 위에 장착된 전자 소자를 가지는 하우징에 부착되는 라디에이터에 관한 것이다.
전자 통신 분야에서, 전자 장치 및 그 위에 장착된 여러 전자 소자를 가진 데이터 처리 장치가 사용된다. 이러한 전자 소자는 일반적으로 도전 패턴이 제공되는 회로기판 상에 장착된다.
이러한 전자 소자는 랜덤 액세스 메모리(RAM), 리드-온리 메모리(ROM), 마이크로프로세서(MPU), 중앙 처리 장치(CPU), 및 이미지 프로세서 연산 논리 장치(IPALU)를 포함하는 다양한 반도체 능동 소자일 수 있다. 일반적으로, 이러한 반도체 능동 소자는 고주파에서 사용되며 고속으로 동작된다. 따라서, 반도체 능동 소자는 회로 설계에 따라 고밀도로 집적되며 집적 회로 소자(IC) 또는 반도체 대용량 집적 회로 소자(LSI)의 칩 내에 형성되도록 신호 처리시 사용되는 다수의 단자(일반적으로, 리드 프레임이라 지칭됨)가 제공된다.
전술한 타입의 반도체 능동 소자는 각각 매우 높은 동작 속도와 신호 처리 속도를 갖는다. 더욱 집적화된 구조에서 고속 동작을 수행하기 위하여, 소자는 수십 MHz 내지 수 GHz 사이의 주파수 대역 내의 고주파수로 사용되도록 설계된다. 따라서, 반도체 능동 소자에 부착된 라디에이터는 방사 효율이 더욱 향상될 필요가 있다.
반면에, 수십 MHz 내지 수 GHz 사이의 주파수 대역 내의 고주파수가 반도체 능동 소자에서 사용되면, 고주파(고조파) 전류는 반도체 능동 소자 및 라디에이터자체의 단자를 통과한다. 고주파 전류는 다른 전자 소자, 단자를 포함하는 신호 경로, 또는 그 위에 장착된 전기/전자 소자를 가지는 장치 및 소자에 도전될 수 있다. 고주파 전류는 전자 소자에 악영향을 주어 동작 에러를 발생시키거나 전자 소자의 기본 기능을 악화시키는 전자기 간섭을 초래하는 요인이 된다. 따라서, 상기 고주파 전류는 제거되거나 억제되야 한다.
그러나, 현재의 전자 소자 또는 라디에이터에서, 고주파 전류에 대한 대응책이 충분히 고려되지 않고 있다. 따라서, 고주파 전류로부터 발생한 전자기 간섭의 발생을 방지하는 것은 어렵다.
따라서, 본 발명의 목적은 전자 소자가 수십 MHz 내지 수 GHz 사이의 주파수 대역 내의 고주파수에서 사용되더라도 고주파 전류를 충분히 그리고 상당히 억제하여 전자기 간섭의 발생을 방지할 수 있는고주파 전류 억제형 라디에이터를 제공하는 것이다.
본 발명의 다른 목적은 상세한 설명으로 명확해질 것이다.
도 1A는 본 발명의 제 1 실시예에 따른 고주파 전류 억제형 라디에이터의 측면도.
도 1B는 회로기판 상에 장착된 상태의 도 1A에서 도시된 라디에이터의 측면도.
도 2는 회로기판 상에 장착된 상태의 본 발명의 제 2 실시예에 따른 고주파 전류 억제형 라디에이터의 측면도.
도 3은 본 발명의 제 3 실시예에 따른 고주파 전류 억제형 라디에이터의 측면도.
도 4는 본 발명의 제 4 실시예에 따른 고주파 전류 억제형 라디에이터의 측면도.
도 5는 M-X-Y 자기 조성물의 그레인(granular) 구조를 도시한 개략도.
도 6A는 실시예에서 사용된 스퍼터링 장치 구조를 도시한 개략 단면도.
도 6B는 실시예에서 사용된 기상 증착 장치 구조를 도시한 개략 단면도.
도 7는 실시예 1의 막 표본 1의 투자율 주파수 응답을 도시한 그래프.
도 8는 실시예 2의 막 표본 2의 투자율 주파수 응답을 도시한 그래프.
도 9은 비교 실시예 1의 비교 표본 1의 투자율 주파수 응답을 도시한 그래프.
도 10은 자기 표본의 잡음 억제 효과 테스트 장치의 개략 사시도.
도 11A는 막 표본 1의 전송 특성을 도시한 그래프.
도 11B는 합성 자기 물질 시트의 비교 표본의 전송 특성을 도시한 그래프.
도 12A는 잡음 억제기로서 자기 물질을 나타내는 길이 l의 분포 정수 회로.
도 12B는 도 9A의 분포 정수 회로의 단위 길이 △l의 등가 회로.
도 12C는 도 9A의 분포 정수 회로의 길이 l의 등가 회로.
도 13A는 실시예 1의 막 표본 1의 등가 저항 R의 주파수 응답을 도시한 그래프.
도 13B는 합성 자기 물질 시트의 비교 표본의 등가 저항 R의 주파수 응답을 도시한 그래프.
*도면의 주요부분에 대한 부호 설명*
1 : 라디에이터 1a : 핀
1b : 베이스 판 2, 3 : 고주파 전류 억제기
4 : 인쇄회로기판 5 : 반도체 집적회로 소자
본 발명의 견지에 따르면, 전자 소자에 의해 발생된 열을 방사할 때 사용되는 라디에이터가 제공되며, 상기 라디에이터는 전자 소자에 면하는 주 표면을 가지며, 라디에이터는 라디에이터를 통과하며 수십 MHz 내지 수 GHz 사이의 주파수 대역 내의 고주파수를 가지는 고주파 전류를 감쇄시키기 위해 주 표면에 부착된 고주파 전류 억제기를 포함한다.
본 발명의 다른 견지에 따르면, 전자 소자에 의해 발생된 열을 방사할 때 사용되는 라디에이터가 제공되며, 상기 라디에이터는 전자 소자에 면하는 주 표면을 가지며, 라디에이터는 라디에이터를 통과하며 수십 MHz 내지 수 GHz 사이의 주파수 대역 내의 고주파수를 가지는 고주파 전류를 감쇄시키기 위해 주 표면에 부착된 고주파 전류 억제기 및 우수한 열 전도성을 가지며 고주파 전류 억제기 상에 형성된 열 도전성 시트를 포함한다.
본 발명의 또 다른 견지에 따르면, 전자 소자에 의해 발생된 열을 방사할 때 사용되는 라디에이터가 제공되며, 상기 라디에이터는 전자 소자에 면하는 주 표면을 가지며, 라디에이터는 라디에이터를 통과하며 수십 MHz 내지 수 GHz 사이의 주파수 대역 내의 고주파수를 가지는 고주파 전류를 감쇄시키기 위해 주 표면에 부착된 고주파 전류 억제기 및 우수한 전기 절연성을 가지며 고주파 전류 억제기 상에 형성된 절연 시트를 포함한다.
본 발명의 또 다른 견지에 따르면, 전자 소자에 의해 발생된 열을 방사할 때 사용되는 라디에이터가 제공되며, 상기 라디에이터는 전자 소자에 면하는 주 표면을 가지며, 라디에이터는 라디에이터를 통과하며 수십 MHz 내지 수 GHz 사이의 주파수 대역 내의 고주파수를 가지는 고주파 전류를 감쇄시키기 위해 주 표면에 부착된 고주파 전류 억제기를 포함하며, 고주파 전류 억제기는 M, X 및 Y로 구성된 자기 조성물의 자기 물질로 이루어지는데, 여기서 M은 Fe, Co 및 Ni로 구성되는 금속 자기 물질이며, X는 M 및 Y와는 다른 구성 요소 또는 구성 요소들이며, Y는 F, N, 및/또는 O이며, M-X-Y 자기 조성물은 상기 조성물의 포화 자화율이 M으로만 구성된자기 물질의 금속 벌크(bulk) 농도의 35-80%가 되도록 조성물에서 M 농도를 가지며, 자기 조성물은 0.1-10 기가헤르쯔(GHz)의 주파수 범위에서 상대 투자율의 허수부 μ"의 최대값 μ"max을 가진다.
도 1에는 본 발명의 제 1 실시예에 따른 고주파 전류 억제형 라디에이터가 기술될 것이다.
도 1A에서 도시된 라디에이터(1)는 서로 소정의 간격으로 배치된 다수의 핀(1a), 핀(1a)의 한 단부에 고정된 주 표면 또는 상부면을 가지는 베이스 판(1b), 및 베이스 판(1b)의 대향 면 또는 하부면 상에 형성된 막의 형태의 고주파 전류 억제기(2)를 포함한다.
도 1B에는 도 1A의 라디에이터(1)가 인쇄회로기판(4) 상에 장착되어 있다. 인쇄회로기판(4)은 주 표면 또는 상부면을 가지며, 반도체 집적 회로 소자(5)는 전자 소자로서 그 위에 장착된다. 반도체 집적 회로 소자(5) 주위에, 고주파 전류 억제기(3)가 막으로서 형성된다. 라디에이터(1)는 고주파 전류 억제기(2)가 반도체 집적 회로 소자(5) 및 고주파 전류 억제기(3)와 접촉되도록 회로기판(4) 상에 장착된다. 그 결과, 라디에이터(1)가 인쇄회로기판(4)에 부착되며 반도체 집적 회로 소자(5)의 상부면과 측면은 고주파 전류 억제기(2, 3)로 덮인다.
고주파 전류 억제기(2)는 접착제 또는 양면 접착 테이프를 이용하여 반도체 집적 회로 소자(5) 및 고주파 전류 억제기(3)에 각각 부착된다. 고주파 전류 억제기(2, 3)는 각각 박막 자기 물질이며 수십 MHz 이하의 주파수 범위 내에서 도전성을 갖는다.
이러한 구조에서, 반도체 집적 회로 소자(5)가 수십 MHz 내지 수 GHz 사이의 주파수 대역 내의 고주파수로 사용되더라도, 고주파 전류 억제기(2, 3)는 반도체 집적 회로 소자(5)의 단자 및 라디에이터(1)를 통과하는 고주파 전류를 충분히 그리고 상당히 감쇄시킨다. 따라서, 전자기 간섭의 발생을 방지하고 전자기 간섭의 악영향을 제거하는 것이 가능하다. 따라서, 고주파 전류 억제기(2, 3)의 결합은 라디에이터(1) 자체를 통과하며 수십 MHz 내지 수 GHz 사이의 주파수 대역 내의 주파수를 가지는 고주파 전류를 감쇄시킨다.
도 2에는 본 발명의 제 2 실시예에 따른 고주파 전류 억제형 라디에이터가 기술된다. 유사한 부분은 동일한 도면 부호로 표시되어 더 이상 설명되지 않을 것이다.
도 2에서 도시된 라이에이터(1)에서, 베이스 판(1b)에는 반도체 집적 회로 소자(5)를 수용하도록 하부면 상에 형성된 리세스 부분(6)이 제공된다. 리세스 부분(6)을 포함하는 베이스 판(1b)의 하부면 상에서, 고주파 전류 억제기(2)는 막으로서 형성된다. 라디에이터(1)가 회로 기판(4)에 부착될 때, 리세스 부분(6)은 반도체 집적 회로 소자(5)에 면한다. 그 결과, 반도체 집적 회로 소자(5)의 상부면 및 측면은 고주파 전류 억제기(2)로만 덮인다. 따라서, 회로기판(4) 상에 고주파 전류 억제기가 형성될 필요는 없다.
고주파 전류 억제기(2)는 접착제 또는 양면 접착 테이프를 이용하여 반도체 집적 회로 소자(5) 및 회로기판(4)에 각각 부착된다.
이 구조에서, 반도체 집적 회로 소자(5)가 수십 MHz 내지 수 GHz 사이의 주파수 대역 내의 고주파수에서 사용되더라도, 고주파 전류 억제기(2)는 반도체 집적 회로 소자(5)의 단자와 라디에이터(1) 자체를 통과하는 고주파 전류를 충분히 그리고 상당히 감쇄시킨다. 따라서, 전자기 간섭의 발생을 방지하고 전자기 간섭의 악영향을 제거하는 것이 가능하다. 따라서, 고주파 전류 억제기(2)만으로 라디에이터(1) 자체를 통과하며 수십 MHz 내지 수 GHz 사이의 주파수 대역 내의 주파수를 가지는 고주파 전류가 감쇄된다.
도 3에는 본 발명의 제 3 실시예에 따른 고주파 전류 억제형 라디에이터가 기술된다. 유사한 부분은 동일한 도면 부호로 표시되며 더 이상 설명되지 않을 것이다.
도 3에서 도시된 라디에이터(1)에서, 베이스 판(1b)의 하부면 상에 형성된 고주파 전류 억제기(2)는 고주파 전류 억제기(2)의 하부면에 부착되며 우수한 열 도전성을 갖는 열 도전성 시트(7)가 제공된다. 열 도전성 시트(7)는 접착제 또는 양면 접착 테이프를 사용하여 고주파 전류 억제기(2)에 부착된다.
이 구조에서도 역시, 전술한 효과가 얻어진다. 또한, 열 도전성 시트(7)가 제공되기 때문에, 라디에이터(1)로의 열의 이동이 촉진된다. 따라서, 열 방사 특성이 향상된다.
도 4에는 본 발명의 제 4 실시예에 따른 고주파 전류 억제형 라디에이터가 기술된다. 유사한 부분은 동일한 도면 부호로 표시되며 더 이상 설명되지 않을 것이다.
도 4에서 도시된 라디에이터(1)에서, 베이스 판(1b)의 하부면 상에 형성된 고주파 전류 억제기(2)는 고주파 전류 억제기(2)의 하부면에 부착되며 우수한 전기 절연 성질을 가지는, 폴리이미드 막과 같은, 절연 시트(8)가 제공된다. 절연 시트(8)는 접착제 또는 양면 접착 테이프를 사용하여 부착된다.
고주파 전류 억제기(2, 3)는 스퍼터링 또는 기상 증착에 의해 형성될 수 있다. 전술한 스퍼터링 또는 기상 증착 이외에, 화학 기상 증착(CVD), 이온 빔 증착, 가스 증착, 및 패턴 이동은 고주파 전류 억제기(2, 3)를 형성할 때 사용될 수 있다.
각각의 고주파 전류 억제기(2, 3)는 0.3 내지 20μm 사이의 두께를 갖는 박막 자기 물질 또는 부재이며 수십 MHz 이하의 주파수 범위 내에서 도전성질을 띤다.
각각의 고주파 전류 억제기(2, 3)용 물질로서, M(M은 Fe, Co, 및 Ni 중 적어도 하나이다), Y(Y는 F, N, 및 O 중 적어도 하나이다), 및 X(X는 M과 Y에 포함된 성분과는 다른 적어도 하나의 성분이다) 성분의 혼합으로서 M-X-Y 조성물을 가지며, 주파수 및 상대 투자율의 실수부 μ'에 대한 허수부 μ" 사이의 관계로서 주어진, 투자율 특성을 가지는 협대역 자기 손실 물질이 사용될 수 있으며, 허수부 μ"(자기 손실 기간이라고도 불림)의 최대값 μ"max은 100 MHz와 10GHz 사이의 주파수 범위 내에 존재하고 상대 대역폭 bwr은 200% 정도이며, 상대 대역폭 bwr은 μ" 값이 최대값 μ"max의 50%인 2개의 주파수 사이의 주파수 대역을 추출하고 중심 주파수에서 주파수 대역폭을 정상화시킴으로써 얻어진다. 협대역 자기 손실 물질은 M 성분으로만 구성된 금속 자기 물질의 60% 내지 80% 사이의 포화 자화율 및 100μΩcm 및 700μΩcm 사이의 d.c. 전기 저항을 갖는다.
각각의 고주파 전류 억제기(4a, 4b, 및 5)용 물질로서, M(M은 Fe, Co, 및 Ni 중 적어도 하나이다), Y(Y는 F, N, 및 O 중 적어도 하나이다), 및 X(X는 M과 Y에 포함된 성분과는 다른 적어도 하나의 성분이다) 성분의 혼합으로서 M-X-Y 조성물을 가지며, 주파수 및 상대 투자율의 실수부 μ'에 대한 허수부 μ" 사이의 관계로서 주어진, 투자율 특성을 가지는 협대역 자기 손실 물질이 사용될 수 있으며, 허수부 μ"(자기 손실 기간이라고도 불림)의 최대값 μ"max은 100 MHz와 10GHz 사이의 주파수 범위 내에 존재하고 상대 대역폭 bwr은 200% 정도이며, 상대 대역폭 bwr은 μ" 값이 최대값 μ"max의 50%인 2개의 주파수 사이의 주파수 대역을 추출하고 중심 주파수에서 주파수 대역폭을 정상화시킴으로써 얻어진다. 협대역 자기 손실 물질은 M 성분으로만 구성된 금속 자기 물질의 35% 내지 60% 사이의 포화 자화율 및 500μΩcm 이상의 d.c. 전기 저항을 갖는다.
고주파 전류 억제기(4a, 4b, 및 5)로서 사용된 각각의 협대역 자기 손실 물질 및 광대역 자기 손실 물질에서, X 성분은 C, B, Si, Al, Mg, Ti, Zn, Hf, Sr, Nb, Ta, 및 히토류 중 적어도 하나이다. M 성분은 상기 성분의 입자 또는 그레인 X와 Y 성분을 혼합한 행렬에서 분산되는 그레인 구조로 존재한다. 입자는 1nm 내지 40nm 사이의 평균 입자 크기를 가진다. 협대역 또는 광대역 자기 손실 물질은47400 A/m 이하의 이방성 자계를 가진다. 바람직하게, 광대역 또는 협대역 자기 손실 물질의 M-X-Y 조성물은 Fe-Al-O 조성물 또는 Fe-Si-O 조성물이다.
상기에서는, 반도체 집적 회로 소자가 전자 소자로서 사용될 경우에 대해 기술되었다. 그러나, 본 발명은 전자 소자가 반도체 대용량 집적 회로 소자, 마이크로프로세서와 같은 논리 회로 소자, 중앙 처리 장치, 및 이미지 프로세서 연산 논리 장치 등을 포함하는 상이한 반도체 능동 소자일 때에도 적용될 수 있다.
라디에이터는 전자 소자가 장착되는 회로기판 또는 하우징에 부착될 수 있다.
다른 경우에, 각각의 고주파 전류 억제기(2, 3)로서, 소형이며 상대 투자율의 큰 허수부(즉, "자기 손실 기간") μ"을 가지는 자기 손실 물질인 박막 자기 물질이 사용된다. 자기 손실 기간에서 증가될 수 있는 자기 물질로서, 그레인 자기 물질이 공지되어 있다. 특히, 그레인 자기 물질에서 자기 금속 입자의 농도가 특정 범위 내로 감소되는 경우에, 우수한 자기 손실 특성은 고주파수 영역 내에서 얻어질 수 있다.
다음으로, 그레인 구조와 M-X-Y 자기 합성 방법이 기술될 것이다.
M-X-Y 자기 합성의 그레인 구조를 개략적으로 도시한 도 5에서, 금속 자기 물질M의 입자(11)는 X 및 Y로 구성된 매트릭스(12)에서 균일하게 또는 고르게 분포되어 있다.
도 6A에서, 도시된 스퍼터링 장치는 이하의 실시예와 비교 실시예에서 표본을 형성하기 위해 사용되었다. 스퍼터링 장치는 통상적인 구조를 가지며 진공 용기(20), 셔터(21), 가스원(22), 기판 또는 유리판(23), 칩(24)(X 또는 X-Y), 타겟(25)(M), RF 전력원, 및 진공 펌프(27)로 구성된다. 가스원(22) 및 진공 펌프(27)는 진공 용기(20)에 접속된다. 기판(23)은 칩(24)이 배치되는 타겟(25)과 맞선다. 셔터(21)는 기판(23)의 전면에 배치된다. RF 전력원(26)은 타겟(25)에 접속된다.
도 6B에서, 도시된 증착 장치는 다음의 실시예 및 비교 실시예에서 표본을 형성하기 위해 사용된 다른 장치이다. 증착 장치는 통상적인 구조를 가지며 진공 용기(20), 가스원(22), 및 스퍼터링 장치와 유사한 진공 펌프(27)를 포함하지만, 칩(24), 타겟(25) 및 RF 전력원(26)을 대신해서, 물질(X-Y)을 포함하는 도가니(crucible)로 구성된다.
실시예 1
M-X-Y 자기 합성 박막은 도 6A에서 도시된 스퍼터링 장치를 사용하여 표 1에서 도시된 스퍼터링 조건으로 유리판 상에 형성된다.
표 1
스퍼터링 전의 진공도 <1×10-6Torr
기체 Ar 가스
전력원 RF
타겟 Fe(직경 100mm) 및 Al2O3칩(120개)(칩 크기:5mm×5mm×2mm)
형성된 막 표본 1은 형광 X-레이 분광기에 의해 분석되고 조성물 Fe72Al11O17의 막으로서 확인되었다. 막 표본 1은 2.0 마이크로미터(μm)의 두께, 530 마이크로 오옴 센티미터(μΩ·cm)의 DC 고유 저항, 18 Oe의 비등방성 필드(Hk), 및16,800 가우스의 포화 자화율(Ms)을 포함한다.
막 표본 1의 포화 자화율 및 금속 물질 M의 백분율, {Ms(M-X-Y)/Ms(M)}×100은 72.2%이다.
투자율 주파수 응답을 측정하기 위하여, 막 표본(1)은 리본 형태로 형성되어 코일에 삽입된다. 바이어스 자계의 응용 하에서, 코일의 임피던스 변동은 코일에 사용되는 AC 전류의 주파수 변화에 반응하여 측정된다. 상기 측정은 바이어스 자계의 상이한 값을 얻기 위해 여러 번 측정된다. 주파수 변동에 반응하여 측정된 임피던스 변동으로부터, 투자율 주파수 응답(μ"-주파수 응답)이 계산되며 이것은 도 4에서 도시되어 있다. 상대 투자율의 허수부는 높은 피크치 또는 최대 값(μ"max)을 가지며 피크의 다른 쪽으로 급속하게 감소된다는 것이 도 4로부터 주지될 것이다. 최대 값(μ"max)을 나타내는 자연 공진 주파수(f(μ"max))는 약 700 MHz이다. μ"-주파수 응답으로부터, 상대 대역폭 bwr은 상기 대역폭의 중심 주파수에 최대 값(μ"max)의 절반 값(μ"50)으로서 상대 투자율의 허수부를 도시하는 2개의 주파수 점들 사이의 대역폭의 백분율로서 결정된다. 상대 대역폭 bwr은 148%이다.
실시예 2
150 Al2O3칩을 사용하지만, 실시예 1과 유사한 조건으로, 막 표본 2는 유리판 상에 형성된다.
형성된 막 표본 2는 형광 X-레이 분광기에 의해 분석되고 조성물 Fe44Al22O34의 막으로서 확인된다. 막 표본 2는 1.2 마이크로미터(μm)의 두께, 2400 마이크로 오옴 센티미터(μΩ·cm)의 DC 고유 저항, 120 Oe의 비등방성 필드(Hk), 및 9600 가우스의 포화 자화율(Ms)을 포함한다. 막 표본 2는 고유 저항에서 막 표본 1보다 높다.
막 표본 2의 포화 자화율 및 금속 물질 M의 백분율, {Ms(M-X-Y)/Ms(M)}×100은 44.5%이다.
막 표본 2의 μ"-주파수 응답은 실시예 1과 유사한 방식으로 얻어지며 이것은 도 5에서 도시된다. 피크치도 막 표본 1과 유사한 높은 값을 가진다. 그러나, 피크에서의 주파수 지점, 또는 자연 공진 주파수는 약 1 GHz 이고 상대 투자율의 허수부는 피크의 다른 쪽에서 점차적으로 떨어져 μ"-주파수 응답은 광대역 특성을 갖는다.
막 표본 2의 상대 대역폭 또한 실시예 1과 유사한 방식에 의해 181%로서 확인된다.
비교 실시예 1
90 Al2O3칩을 사용하지만, 실시예 1과 유사한 조건으로, 비교 표본 1은 유리판 상에 형성된다.
형성된 막 표본 1은 형광 X-레이 분광기에 의해 분석되고 조성물 Fe88Al6O8의 막으로서 확인된다. 비교 표본 1은 1.2 마이크로미터(μm)의 두께, 74 마이크로 오옴 센티미터(μΩ·cm)의 DC 고유 저항, 22 Oe의 비등방성 필드(Hk), 및 18,800가우스의 포화 자화율(Ms)을 가지며, 비교 표본 1의 포화 자화율과 금속 물질 M의 자화율의 백분율, {Ms(M-X-Y)/Ms(M)}×100 은 85.7%이다.
비교 표본 1의 μ"-주파수 응답은 실시예 1과 유사한 방식으로 얻어지며 이것은 도 6에서 도시된다. 비교 표본 1의 상대 투자율 μ"의 허수부는 약 10 MHz의 주파수에서 높은 피크치를 가지지만 10 MHz 이상의 주파수 범위에서 급속히 감소된다는 것이 도 6으로부터 주지될 것이다. 이 감소는 낮은 고유 저항으로 인해 와전류(eddy current)의 발생에 의해 초래된다고 판단될 수 있다.
비교 실시예 2
200 Al2O3칩을 사용하지만, 실시예 1과 유사한 조건으로, 비교 표본 2는 유리판 상에 형성된다.
형성된 막 표본 2는 형광 X-레이 분광기에 의해 분석되고 조성물 Fe19Al34O47의 막으로서 확인된다. 비교 표본 2는 1.3 마이크로미터(μm)의 두께, 10,500 마이크로 오옴 센티미터(μΩ·cm)의 DC 고유 저항을 포함한다.
비교 표본 1의 자기 특성은 초상자성체(superparamagnetism)를 나타낸다.
실시예 4
M-X-Y 자기 합성 박막은 도 6A에서 도시된 스퍼터링 장치를 사용하여 반응성 스퍼터링 방법에 의해 표 2에서 도시된 스퍼터링 조건으로 유리판 상에 형성된다. N2의 부분 압력 비율은 20%이다. 박막은 자계 및 얻어진 막 표본 4의 진공 상태에서 2 시간 동안 300℃의 온도로 열-처리된다.
표 2
스퍼터링 전의 진공도 <1×10-6Torr
기체 Ar+N2가스
전력원 RF
타겟 Fe(직경 100mm) 및 Al칩(150개)(칩 크기:5mm×5mm×2mm)
막 표본 4의 특성은 표 3에서 나타나 있다.
표 3
막 두께 1.5μm
{Ms(M-X-Y)/Ms(M)}×100 51.9%
μ"max 520
f(μ"max) 830MHz
bwr 175%
실시예 5
M-X-Y 자기 합성 박막은 도 6A에서 도시된 스퍼터링 장치를 사용하여 반응성 스퍼터링 방법에 의해 표 4에서 도시된 스퍼터링 조건으로 유리판 상에 형성된다. 박막은 자계 및 얻어진 막 표본 5의 진공 상태에서 2 시간 동안 300℃의 온도로 열-처리된다.
표 4
스퍼터링 전의 진공도 <1×10-6Torr
기체 Ar 가스
전력원 RF
타겟 Co(직경 100mm) 및 Al2O3칩(130개)(칩 크기:5mm×5mm×2mm)
막 표본 5의 특성은 표 5에서 나타나 있다.
표 5
막 두께 1.1μm
{Ms(M-X-Y)/Ms(M)}×100 64.7%
μ"max 850
f(μ"max) 800MHz
bwr 157%
실시예 6
M-X-Y 자기 합성 박막은 도 6A에서 도시된 스퍼터링 장치를 사용하여 반응성 스퍼터링 방법에 의해 표 6에서 도시된 스퍼터링 조건으로 유리판 상에 형성된다. N2의 부분 압력 비율은 10%이다. 박막은 자계 및 얻어진 막 표본 6의 진공 상태에서 2 시간 동안 300℃의 온도로 열-처리된다.
표 6
스퍼터링 전의 진공도 <1×10-6Torr
기체 Ar+N2가스
전력원 RF
타겟 Co(직경 100mm) 및 Al칩(170개)(칩 크기:5mm×5mm×2mm)
막 표본 6의 특성은 표 7에서 나타나 있다.
표 7
막 두께 1.2μm
{Ms(M-X-Y)/Ms(M)}×100 32.7%
μ"max 350
f(μ"max) 1GHz
bwr 191%
실시예 7
M-X-Y 자기 합성 박막은 도 6A에서 도시된 스퍼터링 장치를 사용하여 반응성 스퍼터링 방법에 의해 표 8에서 도시된 스퍼터링 조건으로 유리판 상에 형성된다. 박막은 자계 및 얻어진 막 표본 7의 진공 상태에서 2 시간 동안 300℃의 온도로 열-처리된다.
표 8
스퍼터링 전의 진공도 <1×10-6Torr
기체 Ar 가스
전력원 RF
타겟 Ni(직경 100mm) 및 Al2O3칩(140개)(칩 크기:5mm×5mm×2mm)
막 표본 4의 특성은 표 9에서 나타나 있다.
표 9
막 두께 1.7μm
{Ms(M-X-Y)/Ms(M)}×100 58.2%
μ"max 280
f(μ"max) 240MHz
bwr 169%
실시예 8
M-X-Y 자기 합성 박막은 도 6A에서 도시된 스퍼터링 장치를 사용하여 반응성 스퍼터링 방법에 의해 표 10에서 도시된 스퍼터링 조건으로 유리판 상에 형성된다. N2의 부분 압력 비율은 10%이다. 박막은 자계 및 얻어진 막 표본 8의 진공 상태에서 2 시간 동안 300℃의 온도로 열-처리된다.
표 10
스퍼터링 전의 진공도 <1×10-6Torr
기체 Ar+N2가스
전력원 RF
타겟 Ni(직경 100mm) 및 Al칩(100개)(칩 크기:5mm×5mm×2mm)
막 표본 10의 특성은 표 11에서 나타나 있다.
표 11
막 두께 1.3μm
{Ms(M-X-Y)/Ms(M)}×100 76.2%
μ"max 410
f(μ"max) 170MHz
bwr 158%
실시예 9
M-X-Y 자기 합성 박막은 도 6A에서 도시된 스퍼터링 장치를 사용하여 반응성 스퍼터링 방법에 의해 표 12에서 도시된 스퍼터링 조건으로 유리판 상에 형성된다. 박막은 자계 및 얻어진 막 표본 9의 진공 상태에서 2 시간 동안 300℃의 온도로 열-처리된다.
표 12
스퍼터링 전의 진공도 <1×10-6Torr
기체 Ar 가스
전력원 RF
타겟 Fe(직경 100mm) 및 TiO2칩(150개)(칩 크기:5mm×5mm×2mm)
막 표본 9의 특성은 표 13에서 나타나 있다.
표 13
막 두께 1.4μm
{Ms(M-X-Y)/Ms(M)}×100 43.6%
μ"max 920
f(μ"max) 1.5GHz
bwr 188%
실시예 10
M-X-Y 자기 합성 박막은 도 6A에서 도시된 스퍼터링 장치를 사용하여 반응성 스퍼터링 방법에 의해 표 14에서 도시된 스퍼터링 조건으로 유리판 상에 형성된다. O2의 부분 압력 비율은 15%이다. 박막은 자계 및 얻어진 막 표본 10의 진공 상태에서 2 시간 동안 300℃의 온도로 열-처리된다.
표 14
스퍼터링 전의 진공도 <1×10-6Torr
기체 Ar+O2가스
전력원 RF
타겟 Fe(직경 100mm) 및 Si칩(130개)(칩 크기:5mm×5mm×2mm)
막 표본 10의 특성은 표 15에 나타나 있다.
표 15
막 두께 1.5μm
{Ms(M-X-Y)/Ms(M)}×100 55.2%
μ"max 920
f(μ"max) 1.2GHz
bwr 182%
실시예 11
M-X-Y 자기 합성 박막은 도 6A에서 도시된 스퍼터링 장치를 사용하여 반응성 스퍼터링 방법에 의해 표 16에서 도시된 스퍼터링 조건으로 유리판 상에 형성된다. 박막은 자계 및 얻어진 막 표본 11의 진공 상태에서 2 시간 동안 300℃의 온도로 열-처리된다.
표 16
스퍼터링 전의 진공도 <1×10-6Torr
기체 Ar 가스
전력원 RF
타겟 Fe(직경 100mm) 및 HfO3칩(100개)(칩 크기:5mm×5mm×2mm)
막 표본 11의 특성은 표 17에 나타나 있다.
표 17
막 두께 1.8μm
{Ms(M-X-Y)/Ms(M)}×100 77.4%
μ"max 1800
f(μ"max) 450MHz
bwr 171%
실시예 12
M-X-Y 자기 합성 박막은 도 6A에서 도시된 스퍼터링 장치를 사용하여 반응성 스퍼터링 방법에 의해 표 18에서 도시된 스퍼터링 조건으로 유리판 상에 형성된다.박막은 자계 및 얻어진 막 표본 12의 진공 상태에서 2 시간 동안 300℃의 온도로 열-처리된다.
표 18
스퍼터링 전의 진공도 <1×10-6Torr
기체 Ar 가스
전력원 RF
타겟 Fe(직경 100mm) 및 BN칩(130개)(칩 크기:5mm×5mm×2mm)
막 표본 19의 특성은 표 19에 나타나 있다.
표 19
막 두께 1.9μm
{Ms(M-X-Y)/Ms(M)}×100 59.3%
μ"max 950
f(μ"max) 680MHz
bwr 185%
실시예 13
M-X-Y 자기 합성 박막은 도 6A에서 도시된 스퍼터링 장치를 사용하여 반응성 스퍼터링 방법에 의해 표 20에서 도시된 스퍼터링 조건으로 유리판 상에 형성된다. 박막은 자계 및 얻어진 막 표본 13의 진공 상태에서 2 시간 동안 300℃의 온도로 열-처리된다.
표 20
스퍼터링 전의 진공도 <1×10-6Torr
기체 Ar 가스
전력원 RF
타겟 Fe50Co50(직경 100mm) 및 Al2O3칩(130개)(칩 크기:5mm×5mm×2mm)
막 표본 13의 특성은 표 21에 나타나 있다.
표 21
막 두께 1.6μm
{Ms(M-X-Y)/Ms(M)}×100 59.3%
μ"max 720
f(μ"max) 1.1GHz
bwr 180%
실시예 14
M-X-Y 자기 합성 박막은 도 6B에서 도시된 스퍼터링 장치를 사용하여 반응성 스퍼터링 방법에 의해 표 22에서 도시된 스퍼터링 조건으로 유리판 상에 형성된다. 박막은 자계 및 얻어진 막 표본 14의 진공 상태에서 2 시간 동안 300℃의 온도로 열-처리된다.
표 22
스퍼터링 전의 진공도 <1×10-6Torr
가스 유입 속도 3.0 sccm의 O2
도가니(28, 29) 내의 성분 Fe 및 Al
막 표본 14의 특성은 표 23에 나타나 있다.
표 23
막 두께 1.1μm
{Ms(M-X-Y)/Ms(M)}×100 41.8%
μ"max 590
f(μ"max) 520MHz
bwr 190%
이제, 도 7에서 도시된 테스트 장치를 이용하여, 표본 막 효과를 억제하는 잡음과 비교 표본에 관한 테스트가 기술될 것이다.
테스트 피스(piece)는 20mm×20mm×2.0μm 치수의 막 표본 1이다. 비교를 위해, 공지된 합성 자기 물질 시트는 20mm×20mm×1.0mm 치수를 갖는다. 합성 자기 물질은 중합체와 중합체에서 분산되는 평판 자기 금속 파우더로 구성된다. 자기 금속 파우더는 Fe, Al 및 Si로 구성된다. 합성 자기 물질은 의사(quasi)-마이크로웨이브 범위 내에서 투자율 분포를 가지며 약 700 MHz의 주파수에서 상대 투자율의 허수부의 최대값을 가진다. 표 24는 테스트 피스 및 비교 테스트 피스 모두의 자기 특성을 가진다.
표 24
막 표본 1 비교 테스트 피스
μ"/700MHz 약 1800 약 3.0
bwr 148 196
표 24에서 나타난 바와 같이, 막 표본 1은 상대 투자율의 허수부의 최대값에서 비교 테스트 피스의 약 600배이다. 잡음 억제 효과는 일반적으로 상대 투자율의 허수부의 최대 값(μ"max)과 피스 δ의 두께의 적(積)(μ"max×δ)의 값으로부터 평가되기 때문에, 합성 자기 물질 시트의 비교 테스트 피스의 두께는 두 테스트 피스 모두가 (μ"max×δ)의 유사한 값을 가진다.
도 7에서, 테스트 장치는 2개의 단자를 가지는 마이크로-스트립 라인(61), 2개의 단자에 접속되는 동축 케이블(62), 및 2개의 단자 사이에 접속되는 네트워크 분석기(도시되지 않음)를 포함한다. 마이크로-스트립 라인(61)은 75mm의 라인 길이 및 50 오옴의 특성 임피던스를 가진다. 테스트 피스(63)는 마이크로-스트립 라인(61) 상의 영역(64)에 배치되며 전송 특성(S21)과 S21의 주파수 특성이 측정된다. S21의 주파수 응답은 막 표본 1과 비교 표본에 대해 각각 도 8A 및 8B에 도시되어 있다.
막 표본 1의 사용에 대하여, S21이 100MHz 이상을 감소시키며, 2GHz의 주파수에서 최소 -10dB가 된 후에 2GHz 이상으로 증가한다. 반면에, 비교 표본의 사용에 대하여, S21은 점차 감소되며 3GHz의 주파수에서 최소 -10dB가 된다.
상기 결과는 S21이 투자율의 주파수 분포에 의존하며 잡음 억제 효과는 (μ"max×δ) 적에 의존한다는 것을 설명한다.
이제, 자기 표본이 도 9A에서 도시된 바와 같이 길이가 l인 분포 정수 회로를 형성하면, 등가 회로는 도 9B에서 도시된 바와 같이, 전송 특성 S11 및 S21로부터 단위 길이 △l에 대해 계산된다. 이 때, 길이 l에 대한 등가 회로는 도 9C에서 도시된 바와 같이, 단위 길이 △l에 대한 등가 회로로부터 얻어진다. 자기 표본 등가 회로는 도 9C에서 도시된 바와 같이, 직렬 인덕턴스 L과 직렬 레지스턴스 R 및 병렬 캐패시턴스 C와 병렬 컨덕턴스 G로 구성된다. 이로부터, 마이크로-스트립 라인 상의 자기 물질의 배치로 인해 초래된 마이크로-스트립 라인의 전송 특성의 변화는 직렬로 부가된 등가 레지스턴스 R에 의해 주로 결정된다.
상기의 관점에서, 등가 레지스턴스 R의 주파수 응답이 측정된다. 측정된 데이터는 도 10A 및 10B에서 막 표본 1과 비교 표본에 대해 각각 도시되어 있다. 등가 레지스턴스 R이 의사-마이크로웨이브 범위 내에서 점차 감소하여 약 3GHz에서 약 60 오옴이라는 것이 이러한 숫자로부터 주지될 것이다. 등가 저항 R의 주파수 의존도는 약 1GHz에서 최대값을 가지는 상대 투자율의 허수부의 주파수 의존도와 다르다. 이러한 차이는 적의 비율과 파장의 표본 길이의 점진적 증가에 기초할 것이다.
본 발명은 고주파 전류 억제형 라디에이터를 제공하여 고주파 전류를 충분히 그리고 상당히 억제하여 전자기 간섭의 발생을 방지하는 효과를 가진다.

Claims (22)

  1. 전자 소자에 의해 발생된 열을 방사할 때 사용되는 라디에이터로서,
    상기 라디에이터는 상기 전자 소자에 면하는 주 표면을 가지며, 상기 라디에이터는 상기 라디에이터를 통과하며 수십 MHz 내지 수 GHz 사이의 주파수 대역 내의 주파수를 가지는 고주파 전류를 감쇄시키기 위해 상기 주 표면에 부착된 고주파 전류 억제기를 포함하는 라디에이터.
  2. 제 1항에 있어서,
    상기 주 표면 및 상기 주 표면에 대향하는 대향 표면을 가지는 베이스 판을 더 포함하는 것을 특징으로 하는 라디에이터.
  3. 제 1 또는 2항에 있어서,
    상기 주파수 전류 억제기는 스퍼터링에 의해 상기 주 표면 상에 증착되는 것을 특징으로 하는 라디에이터.
  4. 제 1 또는 2항에 있어서,
    상기 고주파 전류 억제기는 기상 증착에 의해 상기 주 표면 상에 증착되는 것을 특징으로 하는 라디에이터.
  5. 제 1 내지 4항 중 어느 한 항에 있어서,
    상기 전자 소자는 고주파수 대역 내에서 사용되며 고속으로 동작 가능한 반도체 능동 소자이며, 반도체 집적 회로 소자, 반도체 대용량 집적 회로 소자, 및 논리 회로 소자 중 하나의 소자를 포함하는 것을 특징으로 하는 라디에이터.
  6. 제 1 내지 5항 중 어느 한 항에 있어서,
    우수한 열 도전성을 가지며 상기 고주파 전류 억제기 상에 형성되는 열 도전성 시트를 더 포함하는 것을 특징으로 하는 라디에이터.
  7. 제 1 내지 5항 중 어느 한 항에 있어서,
    우수한 전기 절연 성질을 가지며 상기 고주파 전류 억제기 상에 형성되는 절연 시트를 더 포함하는 것을 특징으로 하는 라디에이터.
  8. 제 1 내지 7항 중 어느 한 항에 있어서,
    접착을 위해 배치된 양면 접착 테이프를 더 포함하는 것을 특징으로 하는 라디에이터.
  9. 제 1 내지 8항 중 어느 한 항에 있어서,
    상기 고주파 전류 억제기는 0.3μm 내지 20μm 사이의 두께를 가지는 것을 특징으로 하는 라디에이터.
  10. 제 1 내지 9항 중 어느 한 항에 있어서,
    상기 고주파 전류 억제기는 박막 자기 물질인 것을 특징으로 하는 라디에이터.
  11. 제 1 내지 10항 중 어느 한 항에 있어서,
    상기 고주파 전류 억제기는 M, X 및 Y로 구성된 자기 조성물의 자기 물질로 구성되며, M은 Fe, Co 및 Ni로 구성되는 금속 자기 물질이며, X는 M 및 Y와는 다른 구성 요소 또는 구성 요소들이며, Y는 F, N, 및/또는 O이며, 상기 M-X-Y 자기 조성물은 상기 조성물이 M으로만 구성된 자기 물질의 금속 벌크의 포화 자화율의 35-80%의 포화 자화율이 되도록 상기 조성물에서 M 농도를 가지며, 상기 자기 조성물은 0.1-10 기가헤르쯔(GHz)의 주파수 범위에서 상대 투자율의 허수부 μ"의 최대값 μ"max을 가지는 것을 특징으로 하는 라디에이터.
  12. 제 11항에 있어서,
    상기 자기 물질은 상기 M 성분으로만 구성된 금속 자기 물질의 포화 자화율의 80% 내지 60% 사이의 포화 자화율을 가지는 것을 특징으로 하는 라디에이터.
  13. 제 11 또는 12항에 있어서,
    상기 자기 물질은 100μΩ·cm 내지 700μΩ·cm 사이의 d.c. 전기 저항을 가지는 것을 특징으로 하는 라디에이터.
  14. 제 11항에 있어서,
    상대 대역폭 bwr이 150% 이상인 비교적 광대역의 투자율 주파수 응답을 가지며, 상기 상대 대역폭 bwr이 상기 최대 주파수μ"max의 절반 값 μ"50에서 상기 대역폭의 중심 주파수까지로서 상대 투자율의 허수부를 나타내는 2개의 주파수 지점들 사이에서 대역폭의 백분율로서 결정되는 것을 특징으로 하는 라디에이터.
  15. 제 14항에 있어서,
    상기 자기 물질은 상기 성분 M으로만 구성된 금속 자기 물질의 60% 내지 35% 사이의 포화 자화율을 가지는 것을 특징으로 하는 라디에이터.
  16. 제 14 또는 15항에 있어서,
    상기 자기 물질은 500μΩ·cm 이상의 d.c. 전기 저항을 가지는 것을 특징으로 하는 라디에이터.
  17. 제 11 내지 16항 중 어느 한 항에 있어서,
    상기 자기 물질 성분 X는 C, B, Si, Al, Mg, Ti, Zn, Hf, Sr, Nb, Ta, 및 히토류로부터 선택된 것 중 적어도 하나인 것을 특징으로 하는 라디에이터.
  18. 제 11 내지 17항 중 어느 한 항에 있어서,
    상기 자기 물질의 성분 M은 상기 성분 M의 입자 또는 그레인 구조가 성분 X 및 Y의 화합물의 매트릭스로 분산되는 그레인 구조로 존재하는 것을 특징으로 하는 라디에이터.
  19. 제 18항에 있어서,
    상기 자기 물질은 상기 그레인 구조의 상기 입자가 1nm 내지 40nm 사이의 평균 입자 크기를 가지도록 형성되는 것을 특징으로 하는 라디에이터.
  20. 제 11 내지 19항 중 어느 한 항에 있어서,
    상기 자기 물질은 47400A/m 이하의 비등방성 자계를 가지는 것을 특징으로 하는 라디에이터.
  21. 제 11 내지 20항 중 어느 한 항에 있어서,
    상기 M-X-Y 조성물은 Fe-Al-O 조성물인 것을 특징으로 하는 라디에이터.
  22. 제 11 내지 20항 중 어느 한 항에 있어서,
    상기 M-X-Y 조성물은 Fe-Si-O 조성물인 것을 특징으로 하는 라디에이터.
KR1020010017665A 2000-04-05 2001-04-03 전자 부품 내의 고주파 전류 흐름을 상당히 억제할 수 있는 라디에이터 KR100789051B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-103171 2000-04-05
JP2000103171A JP4287020B2 (ja) 2000-04-05 2000-04-05 高周波電流抑制型放熱板

Publications (2)

Publication Number Publication Date
KR20010095275A true KR20010095275A (ko) 2001-11-03
KR100789051B1 KR100789051B1 (ko) 2007-12-26

Family

ID=18616931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010017665A KR100789051B1 (ko) 2000-04-05 2001-04-03 전자 부품 내의 고주파 전류 흐름을 상당히 억제할 수 있는 라디에이터

Country Status (10)

Country Link
US (1) US6624714B2 (ko)
EP (1) EP1143777B1 (ko)
JP (1) JP4287020B2 (ko)
KR (1) KR100789051B1 (ko)
CN (1) CN1222034C (ko)
DE (1) DE60109343T2 (ko)
MY (1) MY123590A (ko)
NO (1) NO325816B1 (ko)
SG (1) SG102619A1 (ko)
TW (1) TWI248780B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI266591B (en) * 2005-05-05 2006-11-11 Amulaire Thermal Technology In Heat dissipation apparatus having low-melting point alloy coating-layer and its manufacturing method
JPWO2008035540A1 (ja) * 2006-09-19 2010-01-28 日本電気株式会社 電子装置搭載機器とその共振抑制方法
CN101653056B (zh) * 2007-02-15 2011-08-31 日本电气株式会社 电子器件安装设备及其噪声抑制方法
JP2009253253A (ja) * 2008-04-11 2009-10-29 Fuji Electric Holdings Co Ltd 冷却フィン
EP2725612A1 (en) * 2012-10-29 2014-04-30 TP Vision Holding B.V. Heat conductor device and method of forming a heat conductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5291064A (en) * 1991-04-16 1994-03-01 Nec Corporation Package structure for semiconductor device having a flexible wiring circuit member spaced from the package casing
US5164683A (en) * 1991-10-21 1992-11-17 Motorola, Inc. RF amplifier assembly
US5303113A (en) * 1992-03-30 1994-04-12 General Electric Company Digital circuit interrupter with RFI and EMI shielding
JP2828059B2 (ja) * 1996-08-28 1998-11-25 日本電気株式会社 ヒートシンクの実装構造
US5956576A (en) * 1996-09-13 1999-09-21 International Business Machines Corporation Enhanced protection of semiconductors with dual surface seal
TW571373B (en) * 1996-12-04 2004-01-11 Seiko Epson Corp Semiconductor device, circuit substrate, and electronic machine
US5880930A (en) 1997-06-18 1999-03-09 Silicon Graphics, Inc. Electromagnetic interference shielding enclosure and heat sink with compression coupling mechanism
JP3012867B2 (ja) * 1998-01-22 2000-02-28 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュ―タ用ヒ―トシンク装置
KR100302986B1 (ko) * 1999-07-08 2001-09-22 이종석 사출성형용 금형
US6390475B1 (en) 1999-08-31 2002-05-21 Intel Corporation Electro-mechanical heat sink gasket for shock and vibration protection and EMI suppression on an exposed die

Also Published As

Publication number Publication date
KR100789051B1 (ko) 2007-12-26
US20010040790A1 (en) 2001-11-15
CN1222034C (zh) 2005-10-05
DE60109343T2 (de) 2006-02-09
MY123590A (en) 2006-05-31
JP2001291981A (ja) 2001-10-19
EP1143777B1 (en) 2005-03-16
DE60109343D1 (de) 2005-04-21
NO20011706D0 (no) 2001-04-04
JP4287020B2 (ja) 2009-07-01
SG102619A1 (en) 2004-03-26
CN1316775A (zh) 2001-10-10
NO20011706L (no) 2001-10-08
US6624714B2 (en) 2003-09-23
TWI248780B (en) 2006-02-01
NO325816B1 (no) 2008-07-21
EP1143777A1 (en) 2001-10-10

Similar Documents

Publication Publication Date Title
KR20010095270A (ko) 고주파 전류를 억제할 수 있는 커넥터
KR20010095325A (ko) 케이블 외장상에 형성된 잡음 흡수 고손실 자성막을 가진신호 전송 케이블
KR100908356B1 (ko) 전자기 노이즈 억제체 및 그것을 이용한 전자기 노이즈 억제방법
KR20010095273A (ko) 전자회로 소자를 포함하는 수지 몰딩 장치
KR20010095320A (ko) 과립형 자기막을 포함하는 배선기판
TW503495B (en) Electronic component of a high frequency current suppression type and bonding wire for the same
KR100789051B1 (ko) 전자 부품 내의 고주파 전류 흐름을 상당히 억제할 수 있는 라디에이터
KR100749679B1 (ko) 준마이크로파 대역에서 최대의 복합 투자율을 가진자성체와 그 제조방법
JP4398057B2 (ja) 高周波電流抑制型電子部品
JP4191888B2 (ja) 電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法
JP4243000B2 (ja) 電子部品用高周波電流抑制型ボンディングワイヤ及びそれを含む電子部品
JP2001284755A (ja) 配線基板
JP4481478B2 (ja) 電磁雑音抑制体およびそれを用いた電磁雑音の抑制方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101208

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee